CN103779328A - 一种半导体器件的测试结构及测试方法 - Google Patents
一种半导体器件的测试结构及测试方法 Download PDFInfo
- Publication number
- CN103779328A CN103779328A CN201210398728.5A CN201210398728A CN103779328A CN 103779328 A CN103779328 A CN 103779328A CN 201210398728 A CN201210398728 A CN 201210398728A CN 103779328 A CN103779328 A CN 103779328A
- Authority
- CN
- China
- Prior art keywords
- test
- block
- suite
- broach
- test block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Resistance To Weather, Investigating Materials By Mechanical Methods (AREA)
Abstract
本发明涉及一种半导体器件的测试结构及测试方法,所述测试结构,包括:半导体衬底,所述半导体衬底包含有源区;测试结构区,位于所述半导体衬底上,所述测试结构区包括至少两个测试件,其中至少一第一测试件呈梳状结构;至少一第二测试件呈梳状结构或者蛇形弯曲结构,并且所述两个测试件相对交错设置,并与所述有源区相连接;虚拟金属区,位于所述测试结构区的周围,用于聚集湿度。本发明所述测试结构能更好的对器件制备过程中腐蚀程度进行评价,以消除腐蚀以及空隙所带来的影响,提高产品的良率。
Description
技术领域
本发明涉及半导体领域,具体地,本发明涉及一种半导体器件的可靠性测试结构及测试方法。
背景技术
随着集成电路技术的持续发展,芯片上将集成更多器件,芯片也将采用更快的速度。在这些要求的推进下,器件的几何尺寸将不断缩小,在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。
后段制程(The back end of line,BEOL)中焊接线结合技术是一种广泛使用的方法,用于将具有电路的半导体管芯连接到原件封装上的引脚。由于半导体制造技术的进步,半导体的几何尺寸不断缩小,因此线结合焊盘的尺寸变得较小。
铜引线材料以及铜引线结合过程由于良好的机械性能、导电性能以及相对于贵金属金更加便宜的价格,而被广泛用于集成电路封装领域中进行高端集成电路的包装。但是由于金属铜在潮湿的环境中很被氧化、腐蚀,生成铜的氧化物,而且铜的氧化物是非自限性(is not self-limiting)。化学机械抛光(Chemical mechanical polishing,CMP)是金属铜镶嵌工艺的关键步骤之一,由于CMP制程中的湿化学处理过程,更加容易引起金属铜的腐蚀,已经成为铜金属化的关键问题。
此外,由于金属铜被腐蚀氧化后会产生空隙(void),使器件的稳定性以及性能均受到影响,特别是当金属和通过的尺寸变得更小和更小的先进的技术节点(如28nm节点),已经成为影响器件性能的主要因素之一,带来很大隐患。
由于金属铜的腐蚀以及腐蚀后产生间隙使得器件的性能降低,但是如何检测金属铜的腐蚀以及存在空隙,现有技术中没有相关的方法,更不能找出腐蚀位置以及空隙存在的位置,给器件检测以及维修带来很多不便,因此需要找到一种能够检测所述腐蚀和控制的测试结构以及测试方法,以消除腐蚀以及空隙所带来的影响,以便提高产品的良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题,提供了一种半导体器件的测试结构,包括:
半导体衬底,所述半导体衬底包含有源区;
测试结构区,位于所述半导体衬底上,所述测试结构区包括至少两个测试件,其中至少一第一测试件呈梳状结构;至少一第二测试件呈梳状结构或者蛇形弯曲结构,并且所述两个测试件相对交错设置,并与所述有源区相连接;
虚拟金属区,位于所述测试结构区的周围,用于聚集湿度。
作为优选,所述测试结构区包含两梳状结构的测试件,每个测试件具有多个导电梳齿,所述导电梳齿通过通孔与所述有源区连接。
作为优选,所述两个梳状结构的测试件位于同一平面上,所述两个测试件的导电梳齿相互交错,形成梳状对梳状的测试组件。
作为优选,所述测试结构区包括至少两组所述测试件,所述两组所述测试件为分别位于上下两个平面上的上测试组件和下测试组件,所述上测试组件与所述下测试组件通过通孔相连接,且所述上测试组件中的测试件与所述下测试组件中相应的测试件左右相错设置。
作为优选,所述上测试组件中第一测试件与所述下测试组件中第一测试件水平方向上错开一个梳齿,所述上测试组件中第二测试件与所述下测试组件中第二测试件水平方向上错开一个梳齿。
作为优选,所述上测试组件中第一测试件中的梳齿与所述下测试组件中第二测试件中的梳齿相对设置且上下重叠,所述上测试组件中第二测试件中的梳齿与所述下测试组件中第一测试件中的梳齿相对设置且上下重叠。
作为优选,所述测试结构区包含位于同一平面的一个梳状结构的测试件和一个蛇形弯曲结构的测试件,两测试件相对设置,所述梳状结构测试件具有多个导电梳齿,所述蛇形弯曲的测试件弯曲环绕所述导电梳齿,所述导电梳齿嵌于所述蛇形弯曲的测试件中。
作为优选,所述两测试件的一端分别设置有金属端子,用于连接测试仪器进行检测。
作为优选,所述测试结构还包括位于所述测试结构区与虚拟金属区之间的密封环,所述具有密封环的测试结构用于与不具备密封环的测试结构作对比,来检测所述密封环的湿度保护功能。
作为优选,所述密封环与所述检测件之间的距离为50-500um。
作为优选,所述测试件周围设有若干方形虚拟金属块。
作为优选,所述虚拟金属区的宽度为10-1000um。
本发明还提供了一种基于上述测试结构的测试方法,所述方法为:分别电连接所述两测试件,测试两测试件之间的电容,以此确定所述器件上是否存在因腐蚀产生的空隙,来衡量制备工艺中存在湿度腐蚀的可能性。
作为优选,所述方法用于检测由栅击穿电压、与时间相关电介质击穿引起的空隙,以及两测试件之间存在的空隙。
本发明所述测试结构能更好的对器件制备过程中腐蚀程度进行评价,所述测试结构可以为梳状和梳状交错(Comb to comb structure)结构、梳状结构和蛇形弯曲(comb to serpentine)形成的测试结构以及梳状上下交错设置(Stack via comb structure)结构,选用所述结构来检测两测试件之间的电容,根据电容的大小以及是否存在异常,以此来确定所述器件上是否存在因腐蚀产生的空隙,来衡量制备工艺中存在湿度腐蚀的可能性,以消除腐蚀以及空隙所带来的影响,提高产品的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
图1为本发明中Comb to comb测试结构俯视图;
图2为本发明所提供的Comb to serpentine测试结构俯视图;
图3为本发明所提供的不同层之间的梳状测试结构俯视图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的描述,以说明本发明所述半导体器件测试结构以及测试方法。显然,本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应予以注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,夸大了层和区域的厚度,并且使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
本发明提供了一种半导体器件的测试结构,包括:
半导体衬底,所述半导体衬底包含有源区;
测试结构区,位于所述半导体衬底上,所述测试结构区包括至少两个测试件,其中至少一第一测试件呈梳状结构;至少一第二测试件呈梳状结构或者蛇形弯曲结构,并且所述两个测试件相对交错设置,并与所述有源区相连接;
虚拟金属区,位于所述测试结构的周围,用于聚集湿度。
在本发明中所述测试结构具有三种具体的实施方式,下面结合图1-3分别对这三种实施方式进行说明。
首先,第一种测试结构包含两梳状结构的测试件,每个测试件具有多个导电梳齿,所述导电梳齿通过通孔与所述有源区连接,所述两个梳状结构的测试件位于同一平面上,所述两个测试件的导电梳齿相对设置并且相互交错,形成测试组件。
如图1所示,所述测试结构由至少两个导电的梳状结构的测试件形成,每个梳状结构均由横杠以及梳齿组成,并且所述两个导电的梳状结构相对设置,其中的梳齿相互交错但不接触,形成梳状和梳状交错(Comb to combstructure)结构,具体地,所述测试结构中包括由第一导电梳状结构由第一横杠101和第一导电梳齿102组成,第二导电梳状结构由第二横杠103和第二导电梳齿104组成,所述第一导电梳齿102和第二导电梳齿104相互交错,所述第一导电梳齿102和第二导电梳齿104的数目可以根据实际情况进行设置,并不局限于某一数值范围,本发明的图示仅仅是示例性的。
其中,所述半导体衬底与所述第一导电梳齿电连接,在本发明中所述衬底与所述第一导电梳齿102通过位于两者之间的第一通孔105电连接,同样,所述衬底与所述第二导电梳齿104通过位于两者之间的第二通孔106电连接。
在第二种测试结构中包含两个第一种实施例中的所述的测试组件,在该实施例中密封环以及虚拟金属层的设置相同,为了更加直观,在该图中示出所述测试件结构,如图3所示,所述测试结构区包括至少两组所述测试件,所述两组所述测试件为分别位于上下两个平面上的上测试组件和下测试组件,所述上测试组件与所述下测试组件通过通孔105或106相连接,且所述上测试组件中的测试件与所述下测试组件中相应的测试件左右相错设置。
如图3中所述上测试组件由第一测试件I和第二测试件II组成,其中上测试组件组成方式为第一种实施方式,所述下测试组件跟上测试组件的组成方式类似,其中所述上测试组件中第一测试件与所述下测试组件中第一测试件水平方向上错开一个梳齿,所述上测试组件中第二测试件与所述下测试组件中第二测试件水平方向上错开一个梳齿。
进一步,所述上测试组件中第一测试件中的梳齿与所述下测试组件中第二测试件中的梳齿相对且上下重叠设置,所述上测试组件中第二测试件中的梳齿与所述下测试组件中第一测试件中的梳齿相对且上下重叠设置,如图3中的梳齿10和10ˊ。
在该实施例中所述两个梳状结构的测试件位于上下两个平面中,呈上下交错设置(Stack via comb structure),所述两测试件之间通过通孔连接。
在第三种测试结构中包含位于同一平面的一个梳状结构的测试件和一个蛇形弯曲的测试件,两测试件相对设置,所述梳状结构测试件具有多个导电梳齿,所述蛇形弯曲的测试件弯曲环绕所述导电梳齿,所述导电梳齿嵌于所述弯曲中。
具体地,如图2所示,在该实施方式中密封环以及虚拟金属层的设置相同,为了更加直观,在该图中示出所述测试件结构,所述测试结构为梳状结构和蛇形弯曲(comb to serpentine)形成的检测结构,其中所述梳状结构和第一种测试结构中相同,由横杠以及梳齿组成,并且每个梳齿均通过通孔与下方的有源区形成电连接;其中所述蛇形测试件由导电层107弯曲设置,如图2中所示,所述导电层在弯曲过程中环绕所述导电梳齿,例如在弯曲过程中在左右方向上形成弯曲的凸起和凹陷108,其中,所述蛇形弯曲中的凹陷108将所述梳状结构的梳齿包含,所述导电梳齿嵌于所述蛇形弯曲的测试件中。
上述三种结构为所述测试件之间形状和设置不同,但是下述构件的组成以及设置方式均适用于上述三种情况。
作为优选,在本发明中所述两测试件的一端分别设置有金属端子,用于连接测试仪器进行检测,如图2中所示的金属端子109。
在所述测试结构中还可以进一步包括位于所述测试结构区与虚拟金属区20之间的密封环21,所述具有密封环的测试结构用于与不具备密封环的测试结构作对比,来检测所述密封环的湿度保护功能。其中,所述密封环与所述检测件之间的距离D为50-500um,如图1中箭头所示之间的距离。
作为进一步的优选,所述测试件周围设有若干方形虚拟金属块110。
在所述测试结构中,所述虚拟金属区20位于所述测试结构的周围,所述虚拟金属区20的宽度为L,如图1所示所述L为10-1000um。
此外,本发明还提供了基于上述测试结构的半导体器件的测试方法,分别电连接所述两测试件,测试两测试件之间的电容,以此确定所述器件上是否存在因腐蚀产生的空隙,来衡量制备工艺中存在湿度腐蚀的可能性。
本发明所述的检测结构以及方法并不仅仅局限于所述列举的示例,还可以进一步扩展到其他测试领域,具体地,所述方法用于检测由栅击穿电压(gatebreakdown voltage)、与时间相关电介质击穿(Time dependent dielectricbreakdown,TDDB)引起的空隙,以及两测试件之间存在的空隙。
本发明所述测试结构能更好的对期间制备过程中腐蚀程度进行评价,所述测试结构可以为梳状和梳状交错(Comb to comb structure)结构、梳状结构和蛇形弯曲形成的comb to serpentine结构以及梳状下交错设置(Stack viacomb structure),选用所述结构来检测两测试件之间的电容,根据电容的大小以及是否存在异常来确定所述器件上是否存在因腐蚀产生的空隙,来衡量制备工艺中存在湿度腐蚀的可能性,以消除腐蚀以及空隙所带来的影响,提高产品的良率。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种半导体器件的测试结构,包括:
半导体衬底,所述半导体衬底包含有源区;
测试结构区,位于所述半导体衬底上,所述测试结构区包括至少两个测试件,其中至少一第一测试件呈梳状结构;至少一第二测试件呈梳状结构或者蛇形弯曲结构,并且所述两个测试件相对交错设置,并与所述有源区相连接;
虚拟金属区,位于所述测试结构区的周围,用于聚集湿度。
2.根据权利要求1所述的测试结构,其特征在于,所述测试结构区包含两梳状结构的测试件,每个测试件具有多个导电梳齿,所述导电梳齿通过通孔与所述有源区连接。
3.根据权利要求2所述的测试结构,其特征在于,所述两个梳状结构的测试件位于同一平面上,所述两个测试件的导电梳齿相互交错,形成梳状对梳状的测试组件。
4.根据权利要求3所述的测试结构,其特征在于,所述测试结构区包括至少两组所述测试件,所述两组所述测试件为分别位于上下两个平面上的上测试组件和下测试组件,所述上测试组件与所述下测试组件通过通孔相连接,且所述上测试组件中的测试件与所述下测试组件中相应的测试件左右相错设置。
5.根据权利要求4所述的测试结构,其特征在于,所述上测试组件中第一测试件与所述下测试组件中第一测试件水平方向上错开一个梳齿,所述上测试组件中第二测试件与所述下测试组件中第二测试件水平方向上错开一个梳齿。
6.根据权利要求4所述的测试结构,其特征在于,所述上测试组件中第一测试件中的梳齿与所述下测试组件中第二测试件中的梳齿相对设置且上下重叠,所述上测试组件中第二测试件中的梳齿与所述下测试组件中第一测试件中的梳齿相对设置且上下重叠。
7.根据权利要求1所述的测试结构,其特征在于,所述测试结构区包含位于同一平面的一个梳状结构的测试件和一个蛇形弯曲结构的测试件,两测试件相对设置,所述梳状结构测试件具有多个导电梳齿,所述蛇形弯曲的测试件弯曲环绕所述导电梳齿,所述导电梳齿嵌于所述蛇形弯曲的测试件中。
8.根据权利要求1所述的测试结构,其特征在于,所述两测试件的一端分别设置有金属端子,用于连接测试仪器进行检测。
9.根据权利要求1所述的测试结构,其特征在于,所述测试结构还包括位于所述测试结构区与虚拟金属区之间的密封环,所述具有密封环的测试结构用于与不具备密封环的测试结构作对比,来检测所述密封环的湿度保护功能。
10.根据权利要求9所述的测试结构,其特征在于,所述密封环与所述检测件之间的距离为50-500um。
11.根据权利要求1所述的测试结构,其特征在于,所述测试件周围设有若干方形虚拟金属块。
12.根据权利要求1所述的测试结构,其特征在于,所述虚拟金属区的宽度为10-1000um。
13.一种基于权利要求1-12之一所述的测试结构的测试方法,其特征在于,分别电连接所述两测试件,测试两测试件之间的电容,以此确定所述器件上是否存在因腐蚀产生的空隙,来衡量制备工艺中存在湿度腐蚀的可能性。
14.根据权利要求13所述方法,其特征在于,所述方法用于检测由栅击穿电压、与时间相关电介质击穿引起的空隙,以及两测试件之间存在的空隙。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210398728.5A CN103779328B (zh) | 2012-10-18 | 2012-10-18 | 一种半导体器件的测试结构及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210398728.5A CN103779328B (zh) | 2012-10-18 | 2012-10-18 | 一种半导体器件的测试结构及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103779328A true CN103779328A (zh) | 2014-05-07 |
CN103779328B CN103779328B (zh) | 2016-08-31 |
Family
ID=50571414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210398728.5A Active CN103779328B (zh) | 2012-10-18 | 2012-10-18 | 一种半导体器件的测试结构及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103779328B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105244342A (zh) * | 2014-06-18 | 2016-01-13 | 上海华力微电子有限公司 | 电击穿测试结构 |
CN107978537A (zh) * | 2016-10-25 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试单元 |
WO2018103760A1 (zh) * | 2016-12-09 | 2018-06-14 | 惠科股份有限公司 | 一种检测端子腐蚀状态的设备及方法 |
CN110246773A (zh) * | 2018-03-09 | 2019-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件测试结构、形成方法以及测试方法 |
CN111524875A (zh) * | 2020-04-27 | 2020-08-11 | 上海华力微电子有限公司 | 半导体测试结构及其制作方法 |
CN111584387A (zh) * | 2020-05-29 | 2020-08-25 | 长江存储科技有限责任公司 | 测试结构、测试方法以及半导体结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1636274A (zh) * | 2001-08-31 | 2005-07-06 | Pdf技术公司 | 用于评价凹陷和/或空穴的产量影响的测试结构和模型 |
US20070145364A1 (en) * | 2005-12-28 | 2007-06-28 | Park Chan H | Test Pattern for Analyzing Delay Characteristic of Interconnection Line and Method for Analyzing Delay Characteristic of Interconnection Line Using the Same |
CN101459044A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 化学机械抛光中凹陷现象检测单元、制作方法及检测方法 |
JP2010098111A (ja) * | 2008-10-16 | 2010-04-30 | Fujitsu Microelectronics Ltd | 配線間不良箇所特定方法 |
CN102034794A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试半导体衬底的方法 |
-
2012
- 2012-10-18 CN CN201210398728.5A patent/CN103779328B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1636274A (zh) * | 2001-08-31 | 2005-07-06 | Pdf技术公司 | 用于评价凹陷和/或空穴的产量影响的测试结构和模型 |
US20070145364A1 (en) * | 2005-12-28 | 2007-06-28 | Park Chan H | Test Pattern for Analyzing Delay Characteristic of Interconnection Line and Method for Analyzing Delay Characteristic of Interconnection Line Using the Same |
CN101459044A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 化学机械抛光中凹陷现象检测单元、制作方法及检测方法 |
JP2010098111A (ja) * | 2008-10-16 | 2010-04-30 | Fujitsu Microelectronics Ltd | 配線間不良箇所特定方法 |
CN102034794A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试半导体衬底的方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105244342A (zh) * | 2014-06-18 | 2016-01-13 | 上海华力微电子有限公司 | 电击穿测试结构 |
CN105244342B (zh) * | 2014-06-18 | 2019-02-22 | 上海华力微电子有限公司 | 电击穿测试结构 |
CN107978537A (zh) * | 2016-10-25 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试单元 |
WO2018103760A1 (zh) * | 2016-12-09 | 2018-06-14 | 惠科股份有限公司 | 一种检测端子腐蚀状态的设备及方法 |
CN110246773A (zh) * | 2018-03-09 | 2019-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件测试结构、形成方法以及测试方法 |
CN110246773B (zh) * | 2018-03-09 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件测试结构、形成方法以及测试方法 |
CN111524875A (zh) * | 2020-04-27 | 2020-08-11 | 上海华力微电子有限公司 | 半导体测试结构及其制作方法 |
CN111524875B (zh) * | 2020-04-27 | 2023-06-09 | 上海华力微电子有限公司 | 半导体测试结构及其制作方法 |
CN111584387A (zh) * | 2020-05-29 | 2020-08-25 | 长江存储科技有限责任公司 | 测试结构、测试方法以及半导体结构 |
Also Published As
Publication number | Publication date |
---|---|
CN103779328B (zh) | 2016-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103779328A (zh) | 一种半导体器件的测试结构及测试方法 | |
CN102473699B (zh) | 具有降低的编程电压的鳍片反熔丝 | |
CN104979342B (zh) | 具有静电放电保护结构的半导体器件 | |
JP2008258258A (ja) | 半導体装置 | |
CN106843625B (zh) | 降低可视性之金属网格结构及其制造方法 | |
CN106415837A (zh) | 半导体装置 | |
CN101650399B (zh) | 用于检测集成电路上的攻击的设备 | |
CN105097847B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN107195628A (zh) | 半导体器件 | |
CN104391610A (zh) | 一种触摸屏及触摸显示装置 | |
CN103902092B (zh) | 触摸屏 | |
CN102169955A (zh) | 用于测量磁场的传感器元件、磁场传感器和用于制造传感器元件的方法 | |
TW200514484A (en) | Substrate for electrical device and methods of fabricating the same | |
CN103515330A (zh) | 封装基板暨半导体封装件及其制法 | |
CN102254952B (zh) | 双多晶硅闪存的堆叠式电容器及其制造方法 | |
JP2017502496A5 (zh) | ||
CN103887280A (zh) | 对层间电介质进行可靠性分析的测试结构及测试方法 | |
CN109422234A (zh) | 测试结构及其制造方法 | |
CN104752247A (zh) | 一种金属桥连缺陷的检测结构以及制备方法 | |
CN104733326B (zh) | 半导体基板及其制法 | |
CN103579193B (zh) | 一种半导体器件的漏电测试结构及测试方法 | |
CN211879333U (zh) | 一种测试结构 | |
JP5414219B2 (ja) | ウエハレベルcspにおける絶縁性テスト方法及びこれに用いるtegパターン | |
CN104345253B (zh) | 一种tddb的测试结构及测试方法 | |
CN113097087A (zh) | 一种半导体器件及其测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |