CN101650399B - 用于检测集成电路上的攻击的设备 - Google Patents

用于检测集成电路上的攻击的设备 Download PDF

Info

Publication number
CN101650399B
CN101650399B CN200910162606.4A CN200910162606A CN101650399B CN 101650399 B CN101650399 B CN 101650399B CN 200910162606 A CN200910162606 A CN 200910162606A CN 101650399 B CN101650399 B CN 101650399B
Authority
CN
China
Prior art keywords
bar
carrying part
current
track
attack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910162606.4A
Other languages
English (en)
Other versions
CN101650399A (zh
Inventor
帕斯卡·弗纳拉
克里斯蒂安·里弗罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN101650399A publication Critical patent/CN101650399A/zh
Application granted granted Critical
Publication of CN101650399B publication Critical patent/CN101650399B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/576Protection from inspection, reverse engineering or tampering using active circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种用于检测集成电路上的攻击的设备,包括侵入式攻击检测设备的集成电路。该设备包括由导电材料形成并由绝缘材料包围的单个部件,并包括至少一个蚀刻的或压缩的伸长的导电轨道,其中该导电轨道连接至移动元件,该设备还包括至少一个远离所述部件的导电部分以及检测该部件和导电部分之间电连接的电路。由于移除绝缘材料,在攻击中所述轨道的长度变化,使得移动元件移动,直到它接触该导电部分。

Description

用于检测集成电路上的攻击的设备
技术领域
本公开文本涉及一种用于检测通过接触集成电路的攻击的设备。该种攻击通常是指“侵入攻击”,包括向集成电路的区域上直接施加导电探针以从集成电路采集信号。在集成电路中,有源区包括用于处理机密数据的电路,例如银行卡芯片或收费电视应用中访问控制芯片中的电路。
背景技术
为了保护位于有源区内的电路免受任何非法侵入,公知的是使用覆盖整个或部分电路表面的面罩。该面罩通常由一个或多个导电路径形成,其中该导电路径在要保护的有源区上部的一个或几个金属层中形成。
该导电路径的目的是检测它们的属性(例如它们的电阻或电容)的不连续性或任何电气改性。该导电路径以不规则和随机的方式沿要保护的电路的整个表面或仅一个区域延伸。如果“黑客”试图通过引入一个或几个探针而跨过包括该路径的金属层,那么检测电路会检测出导电路径中的断裂。
该解决方案的缺点在于它不能检测覆盖导电路径的绝缘层的移除。一旦导电路径暴露,那么“黑客”可能在外部将该导电路径翻倍以模仿电气连续性。那么,在没有被检测到的情况下,该导电路径会中断。
发明内容
本发明的至少一种实施方式的目的在于通过检测覆盖集成电路的绝缘层的移除,来改进对于侵入集成电路的攻击的检测。
这样,本发明的实施方式提供一种包括侵入攻击检测设备的集成电路。该设备包括由导电材料形成并由绝缘材料包围的单个部件,该单个部件包括至少一个蚀刻的或压缩的伸长的导电轨道,其中该导电轨道连接至移动元件,该设备还包括至少一个远离所述部件的导电部分,以及用于检测该部件和导电部分之间电连接的电路。这会导致由于移除绝缘材料,在攻击中所述轨道长度变化,使得移动元件移动,直到所述移动元件接触该导电部分。
根据本发明的实施方式,该单个部件包括沿第一方向延伸的第一杆,沿第二方向延伸的第二杆,该第二方向相对于第一方向倾斜,并在第一结合区处连接至第一杆的第一侧面,以及沿第三方向延伸的第三杆,该第三方向相对于第一方向倾斜,并在第二结合区处连接至与第一侧面相对的第一杆的第二侧面,第一和第二结合区沿第一方向移位。至少一个导电部分远离第一、第二和第三杆,并布置为与第一或第二侧面相对。这会导致由于移除绝缘材料,在攻击中第二和第三杆的长度变化,使得第一杆旋转,直到所述第一杆接触该导电部分。
根据本发明的实施方式,第一杆包括第一和第二端部。该导电部分布置为在第一端部处与第一侧面相对,该电路包括在第二端部处布置为与第二侧面相对,并远离第一、第二和第三杆的附加的导电部分。这会导致由于移除绝缘材料,在攻击中第二和第三杆的长度变化,使得第一杆旋转,从而所述第一端部与所述导电部分接触,所述第二端部与所述附加的导电部分接触。
根据本发明的实施方式,第二杆在导电材料上具有更大横截面的第一轨道上继续延伸,第三杆导电材料上在具有更大横截面的第二轨道上继续延伸。
根据本发明的实施方式,第二和第三杆属于导电路径。
根据本发明的实施方式,第二杆的横截面在第一结合区处减小,以及第三杆的横截面在所述第二结合区处减小。
根据本发明的实施方式,第一杆包括锥形表面,用于在所述第一杆旋转期间支撑所述导电部分。
根据本发明的实施方式,第二和第三方向彼此平行并与第一方向垂直。
本发明的实施方式也提供了一种用于制造集成电路的方法,该集成电路包括用于检测通过接触的攻击的设备,该方法包括步骤:形成由导电材料形成,并由绝缘材料包围的单个部件,该单个部件包括至少一个伸长的并连接至移动元件的导电轨道,形成至少一个远离该部件的导电部分,以及形成用于检测所述部件和所述导电部分之间产生电连接的电路,并包括退火步骤。这会导致在导电轨道中产生拉伸应力或压缩应力,以及由于移除绝缘材料,在攻击中所述轨道长度变化,使得所述移动元件一直移动,直到所述移动元件接触导电部分。
结合附图,将在下述特定实施方式的非限制性描述中,详细描述本发明的前述目的,特征和优势。
附图说明
图1意在示出现有技术的状态;
图2是根据本发明实施方式的用于通过和集成电路接触来检测攻击的设备的简化俯视图;
图3是图2的检测设备的简化横截面视图;
图4是与图3类似的横截面视图,示出了通过接触的攻击的原理;
图5是与图2类似的视图,示出了根据本发明的该实施方式的检测设备在通过接触的攻击中的运行;
图6示出了根据检测设备特征尺寸,图2的检测设备的运行参数的变化;以及
图7和8是根据本发明实施方式的检测设备的细节的俯视图。
具体实施方式
为了清楚起见,在不同的附图中,相同的元件被指定了和集成电路表示中通常使用的相同的附图标记,各种附图不依比例绘制。在下述描述中,考虑包括基底(例如,固态半导体基底,绝缘体上硅结构基底(SOI),等)的集成电路,其中该基底由堆叠的绝缘材料层覆盖,其中在该绝缘材料层处提供不同金属层的金属轨道。给定金属层上的金属轨道可被布置在绝缘层的表面上或形成于绝缘层中,并和该表面位于同一水平面上。距离基底最远的金属轨道被称为指最后的金属层或上金属层上的金属轨道。最后的金属层上的金属轨道被绝缘层覆盖,通常该绝缘层被称为钝化层。
根据本发明的实施方式,至少部分地通过给定金属层的金属轨道形成一种设备,该设备用于检测覆盖给定金属层的金属轨道的绝缘层的移除。有利的是,根据一种实施方式,形成检测设备的金属轨道也可属于保护面罩的导电路径。本发明的实施方式基于下述事实:用于制造集成电路的传统方法在不同金属层的金属轨道上引起拉伸应力的出现。这是由于下述事实:一旦已经形成金属轨道和绝缘层,通常执行退火。退火使得金属轨道的晶粒生长,晶界密度降低。假设包围金属轨道的绝缘材料强制金属轨道保持它们的形状,那么这会在金属轨道中产生拉伸应力。移除包围金属轨道的绝缘材料会释放这些轨道中的应力。本发明的实施方式提供了一种用于在侵入攻击中检测绝缘材料移除的设备。该设备包括机械开关,该机械开关包括移动元件,其在释放应力时被移动以建立电接触。检测该电接触的产生,该电接触代表绝缘材料移除。
图1是传统的具有保护面罩的集成电路的立体图。该电路包括由堆叠的绝缘层覆盖的基底S,其中所述绝缘层与不同的金属层M1...Ms相关联。在这些金属层的一层(例如上金属层Ms)中形成由端子V和W划定的导电路径L。导电路径L在其端部连接至能够检测导电路径L中断的电路(未示出)。
图2示出了根据本发明实施方式的检测设备5。设备5包括连接至检测电路C的机械开关10。更具体地,图2是根据本发明实施方式的集成电路的同一金属层的金属轨道的部分简化俯视图,其中该金属轨道形成开关10,检测电路C由方框示意性地表示。开关10可在同一金属层的层上几个位置被复制。它还可以在同一集成电路的几个金属层上被复制。
在导电路径L所在层上形成开关10,其中导电路径包括第一和第二金属轨道12、14。它包括与长为L1,宽为l1的金属轨道对应且沿直线中心轴Δ1延伸的臂16。臂16将轨道12继续延伸,并具有比轨道12的横截面小的横截面。开关10进一步包括与长度为L2,宽度为l2的金属轨道对应且沿直线中心轴Δ2延伸的臂18。臂18将轨道14继续延伸,并具有比轨道14的横截面小的横截面。轴Δ1和Δ2例如是平行的。在该实施方式中,臂16、18基本具有恒定的横截面。
开关10进一步包括与长度为L3,宽度为l3的金属轨道对应且沿着垂直于轴Δ1和Δ2的直线中心轴Δ3延伸的杆20。杆20包括中心部分22和两个自由端23、24。中心部分22包括两个相对的侧面25、26。开关10相对于对称平面P对称,其中该对称平面P距离端部23和24等距且对应于与轴Δ3垂直的平面。将平面P和轴Δ3之间的交点称为O。将与轴Δ1和Δ2垂直并包含轴Δ3的平面称为P’。在与轨道12相对的端部,臂16在结合区27处连接至中心部分22的表面25。在与导电轨道14相对的端部,臂18在结合区28处连接至中心部分22的表面26。这样,臂16、18布置在杆20的两侧。并且,臂16、18位于平面P的两侧。将结合区27的中部和结合区28的中部之间(即在该实施方式中,轴Δ1和Δ2之间)的距离称为间隙ec,该距离沿方向Δ3被测量。
开关10进一步包括金属轨道29、30。轨道29和臂16布置在杆20相同的一侧,其中该轨道29在中心部分22的表面25上紧邻端部23一部分的反方向延伸。轨道30和臂18布置在杆20相同的一侧,该轨道30延伸到中心部分22的表面26上的在端部24一侧的一部分的前方。轨道29和30连接至电路C,该电路C能够检测轨道29,30是否彼此电连接。
在图2示出的实施方式中,臂16、18,轨道12、14以及杆20由单个部件构成。
图3示出了沿A-A的开关10的部分简化的横截面图。开关10在集成电路31处形成,该集成电路包括半导体基底32(例如由硅形成的基底),其中该基底覆盖堆叠的绝缘层,在该绝缘层处布置不同金属层的金属轨道。例如,已经示出金属层Ms-1的金属轨道34、36,其和绝缘层38的表面位于同一水平面。已经进一步示出覆盖绝缘层38和金属轨道36和34的绝缘层40。金属层Ms 20、29的金属轨道在绝缘层40上延伸。例如,金属轨道34、36由铜制成,金属轨道20、29由铝制成。被称为钝化层的绝缘层46覆盖金属轨道20、29和绝缘层40。层40、46由相同的绝缘材料(例如二氧化硅)制成。
用于制造集成电路31的方法包括退火步骤,该退火步骤包括下述步骤,在形成覆盖金属轨道20、29的绝缘层46之后,在几十分钟,例如50分钟内,将集成电路31加热至某个温度(例如为几百度数量级例如400℃),例如400℃的温度并持续几十分钟(例如50分钟)。退火步骤使得金属轨道的金属晶粒度增加,尤其是由于晶界密度减小,而使得臂16、18中金属晶粒度增加。晶粒度的增加会在臂16、18的金属晶粒中产生可拉伸的应力。该可拉伸的应力不能被释放,这是由于存在绝缘层40、46,其中该绝缘层包围臂16、18并强制它们保持它们初始的形状。
图4是与图3类似的视图,并说明了通过接触的攻击的原理。该攻击包括在集成电路31的表面上期望发生接触的位置蚀刻开口50的初始步骤,其中理想地是考虑触点。开口50由蚀刻绝缘层46形成。由于绝缘层40和46由相同的绝缘材料形成,因此,不可能精确地控制开口50的深度。如果在电路31中包含开关10的区域内执行攻击(例如,复制导电路径L),那么开口50会至少部分穿入绝缘层40。在形成开口50之后,杆20完全脱离,臂16和18至少部分脱离。
移除围绕臂16、18的绝缘材料会导致释放臂16、18的可拉伸的应力,即,长度L1和L2减小。由于臂16、18在一个端部固定至轨道12、14,因此,它们的缩短使得棒杆20围绕中心O旋转,且轴Δ3基本保持在与平面P垂直的平面中。棒杆20的旋转程度旋转的足够多以接触到金属轨道29、30。
图5是图2的详细视图,其示出了在蚀刻开口50之后,开关10的状态。由于臂16和18彼此不伸长,因此,它们的缩短已经引起杆20的旋转。可以观察到由于弯曲而引起的臂16、18的轻微变形。应力释放后,端部24距离平面P’最近的边缘和平面P’之间的距离被称为杆20的空隙D。
连接至轨道29、30的检测电路C检测杆20与金属轨道29、30的接触。这可以解释为与接触攻击对应,并使得集成电路3l停止运行。
图6示出了在没有轨道29、30的情况下,根据间隙ec观测到的空隙D的变化曲线51的实例。对于开关10来说,在长度L1、L2和L3等于100μm,宽度l1、l2、l3等于2μm,金属层Ms的金属轨道的厚度例如在0.3μm的数量级的情况下,获得曲线51。理想地是,杆20的空隙D尽可能的大,以保证在攻击的情况下,在杆20和金属轨道29、30之间总是存在接触。在前述的实例中,对于间隙ec在4μm数量级的情况下,可以获得4.5μm数量级的空隙D。
在该实施方式中,在属于保护面罩的导电路径L处形成开关10。臂16、18和杆20一起电连接至轨道12、14。轨道12和14连接至能够检测导电路径L中断的电路。这样除了开关10提供的保护外,还提供了额外的保护。根据替换实施方式,仅存在金属轨道29。在这种情况下,该电路能够检测在金属轨道29和轨道12或14中的一个之间是否已经产生了电接触。根据另一变形,轨道29和30对应于金属垫。这对于几个开关10彼此相邻布置时可以是有利的。
图7示出了根据本发明另一实施方式的开关52的详细视图。开关52和开关10具有相同的结构,除了臂16在连接至杆20的端部处包括具有减小了的横截面的部分54,使得结合区27具有相对于臂16减小了的宽度l4的横截面。类似地,臂18在连接至杆20的端部处包括具有减小了横截面的部分56,使得结合区28相对于臂18具有减小了的宽度l5的横截面。开关52的结合区27,28在杆20的旋转期间比开关10的结合区27,28更容易变形,其中开关10的结合区27,28具有更大的横截面。对于相同的间隙来说,这样能够获得比臂16,18具有恒定横截面的情况更大的空隙D。例如,在没有轨道29、30,间隙ec在4μm数量级的情况下,对于开关52来说,在长度L1、L2和L3等于100μm,宽度l1、l2、l3等于2μm,且金属层Ms的金属轨道的厚度在0.3μm的数量级,宽度l4和l5在0.2μm的数量级的情况下,可以获得10μm数量级的空隙D。
通常,按下述原则确定结合区27、28的形状:在保证开关10足够的机械电阻的情况下,在没有轨道29、30时获得杆20最大可能的空隙D。根据一个实例,每个结合区27、28在与平面P垂直的平面中可具有漏斗的形状。根据另一实例,每个结合区27、28可包括通孔。
图8示出了根据本发明另一实施方式的开关60。开关60在杆20的每个端部23包括定向的锥形表面62,这种定向使得在杆20的旋转中,锥形表面62最终支撑金属轨道29。这能够改进杆20和金属轨道29之间的接触。
在前述实施方式中,开关10、52、60由导电材料的部分形成,在集成电路制造方法的退火步骤期间,所述导电材料的部分产生拉伸应力。作为一种变形,该开关可以由导电材料的部分形成,其中在退火步骤中,所述导电材料的部分出现压缩应力。例如,该材料是半导体材料,如多晶硅。由此,当应力释放时,开关的臂16、18易于拉长。在这种情况下,与图2中示出的开关10相比,臂16布置在平面P的右侧,臂18布置在平面P的左侧,使得当应力释放时,杆20在右侧方向上旋转,以保证金属轨道29,30之间的电连接。
已经描述了本发明的特定实施方式。本领域技术人员能够想到各种替换方式和变形。尤其是,在前述的实施方式中,开关10具有对称的形状。但是,这不是必须的。此外,在前述的实施方式中,在旋转前,臂16、18和杆20是直线形。但是,在旋转前,臂16、18和杆20也可以是曲线形。

Claims (9)

1.一种包括侵入攻击检测设备(5)的集成电路(31),所述设备包括:
由导电材料形成并由绝缘材料(40,46)包围的单个部件,所述单个部件包括至少一个拉伸的或压缩的伸长的导电轨道(16,18),所述导电轨道连接至移动元件(20);
至少一个远离所述部件的导电部分(29,30);及
用于检测所述部件和所述导电部分之间电连接的电路(C),
由于移除绝缘材料,在攻击中所述轨道的长度(L1,L2)变化,使得所述移动元件一直移动,直到所述移动元件接触所述导电部分。
2.根据权利要求1所述的集成电路,其中所述单个部件包括:
沿第一方向(Δ3)延伸的第一杆(20);
沿第二方向(Δ1)延伸的第二杆(16),所述第二方向相对于第一方向倾斜,并在第一结合区(27)处连接至所述第一杆的第一侧面(25);以及
沿第三方向(Δ2)延伸的第三杆(18),所述第三方向相对于第一方向倾斜,并在第二结合区(28)处连接至与第一侧面相对的第一杆的第二侧面(26),所述第一和第二结合区沿第一方向移位,
其中所述至少一个导电部分(29,30)远离所述第一、第二和第三杆,并布置为与第一或第二侧面相对,这会导致由于移除绝缘材料,在攻击中所述第二和第三杆的长度(L1,L2)变化,使得所述第一杆一直旋转,直到所述第一杆接触所述导电部分。
3.根据权利要求2所述的电路,其中所述第一杆(20)包括第一和第二端部(23,24),其中所述导电部分(29)布置为在第一端部处与第一侧面(25)相对,所述电路包括在第二端部处布置为与第二侧面(26)相对,并远离第一、第二和第三杆(20,16,18)的附加的导电部分(30),这会导致由于去除绝缘材料,在攻击中所述第二和第三杆的长度(L1,L2)变化,使得所述第一杆旋转,从而所述第一端部与所述导电部分接触,所述第二端部与所述附加的导电部分接触。
4.根据权利要求2所述的电路,其中所述第二杆(16)在导电材料上的具有更大横截面的第一轨道(12)上继续延伸,其中所述第三杆(18)在导电材料上的具有更大横截面的第二轨道(14)上继续延伸。
5.根据权利要求2所述的电路,其中所述第二和第三杆(16,18)属于导电路径(L)。
6.根据权利要求2所述的电路,其中所述第二杆(16)的横截面在所述第一结合区(27)处减小,其中所述第三杆(18)的横截面在所述第二结合区(28)处减小。
7.根据权利要求2所述的电路,其中所述第一杆(20)包括锥形表面(62),用于在所述第一杆旋转期间支撑所述导电部分(29)。
8.根据权利要求2所述的电路,其中所述第二和第三方向(Δ1,Δ2)彼此平行并与所述第一方向(Δ1)垂直。
9.一种用于制造集成电路的方法,所述集成电路包括用于检测通过接触的攻击的设备(5),所述方法包括步骤:
形成由导电材料形成,并由绝缘材料(40,46)包围的单个部件,所述单个部件包括至少一个延长的并连接至移动元件(20)的导电轨道(16,18),并形成至少一个远离所述部件的导电部分(29,30),以及形成用于检测所述部件和所述导电部分之间产生电连接的电路;及
退火,
这导致在所述导电轨道中产生拉伸应力或压缩应力,以及由于去除绝缘材料,在攻击中所述轨道长度(L1,L2)变化,使得所述移动元件一直移动,直到所述移动元件接触所述导电部分。
CN200910162606.4A 2008-08-13 2009-08-13 用于检测集成电路上的攻击的设备 Expired - Fee Related CN101650399B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0855552A FR2935061A1 (fr) 2008-08-13 2008-08-13 Dispositif de detection d'une attaque d'un circuit integre
FR0855552 2008-08-13

Publications (2)

Publication Number Publication Date
CN101650399A CN101650399A (zh) 2010-02-17
CN101650399B true CN101650399B (zh) 2013-12-25

Family

ID=40427907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910162606.4A Expired - Fee Related CN101650399B (zh) 2008-08-13 2009-08-13 用于检测集成电路上的攻击的设备

Country Status (5)

Country Link
US (2) US8610256B2 (zh)
EP (1) EP2154635B1 (zh)
CN (1) CN101650399B (zh)
AT (1) ATE525707T1 (zh)
FR (1) FR2935061A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2984009B1 (fr) * 2011-12-09 2014-01-03 St Microelectronics Rousset Dispositif mecanique de commutation electrique integre
FR2988712B1 (fr) 2012-04-02 2014-04-11 St Microelectronics Rousset Circuit integre equipe d'un dispositif de detection de son orientation spatiale et/ou d'un changement de cette orientation.
FR3006808B1 (fr) * 2013-06-06 2015-05-29 St Microelectronics Rousset Dispositif de commutation integre electriquement activable
FR3022691B1 (fr) 2014-06-23 2016-07-01 Stmicroelectronics Rousset Dispositif capacitif commandable integre
FR3034567B1 (fr) 2015-03-31 2017-04-28 St Microelectronics Rousset Dispositif metallique a piece(s) mobile(s) ameliore loge dans une cavite de la partie d'interconnexion (" beol ") d'un circuit integre
US9466452B1 (en) 2015-03-31 2016-10-11 Stmicroelectronics, Inc. Integrated cantilever switch
FR3041814A1 (fr) * 2015-09-30 2017-03-31 Stmicroelectronics Rousset Circuit integre securise
US9853001B1 (en) 2016-06-28 2017-12-26 International Business Machines Corporation Prevention of reverse engineering of security chips
FR3058567B1 (fr) * 2016-11-08 2019-01-25 Stmicroelectronics (Rousset) Sas Circuit integre comportant une structure antifusible, et procede de realisation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW471144B (en) * 1995-03-28 2002-01-01 Intel Corp Method to prevent intrusions into electronic circuitry
FR2792440B1 (fr) * 1999-04-19 2001-06-08 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire
FR2801999A1 (fr) * 1999-12-01 2001-06-08 Gemplus Card Int Procede de protection physique de puces electroniques et dispositifs electroniques ainsi proteges
CN100547678C (zh) * 2002-12-18 2009-10-07 Nxp股份有限公司 用于磁性存储单元的硬件安全装置及方法
US6946960B2 (en) * 2002-12-28 2005-09-20 Pitney Bowes Inc. Active tamper detection system for electronic modules
US7868441B2 (en) * 2007-04-13 2011-01-11 Maxim Integrated Products, Inc. Package on-package secure module having BGA mesh cap
JP5194932B2 (ja) * 2008-03-26 2013-05-08 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
EP2300953B1 (en) * 2008-06-13 2013-01-23 Nxp B.V. Intrusion protection using stress changes
US8288857B2 (en) 2010-09-17 2012-10-16 Endicott Interconnect Technologies, Inc. Anti-tamper microchip package based on thermal nanofluids or fluids

Also Published As

Publication number Publication date
EP2154635B1 (fr) 2011-09-21
US8610256B2 (en) 2013-12-17
ATE525707T1 (de) 2011-10-15
US20100052128A1 (en) 2010-03-04
US8426234B2 (en) 2013-04-23
EP2154635A1 (fr) 2010-02-17
US20120009774A1 (en) 2012-01-12
CN101650399A (zh) 2010-02-17
FR2935061A1 (fr) 2010-02-19

Similar Documents

Publication Publication Date Title
CN101650399B (zh) 用于检测集成电路上的攻击的设备
CN101197348B (zh) 多用途多晶硅边缘测试结构
KR101470530B1 (ko) 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
CN110718532B (zh) 半导体元件及其制作方法
KR100475075B1 (ko) 반도체 메모리 소자 및 그 제조방법
US10431593B2 (en) Three-dimensional semiconductor memory devices
US7808248B2 (en) Radio frequency test key structure
KR100967037B1 (ko) 퓨즈 박스 및 그 형성 방법
CN102759677B (zh) 芯片测试结构以及测试方法
CN109309058B (zh) 电子芯片
US20090212794A1 (en) Test key for semiconductor structure
KR101093246B1 (ko) 반도체 소자 및 그 제조방법
CN102779810B (zh) 金属氧化物半导体测试结构及其形成方法
CN104425455B (zh) 浅沟槽隔离结构边沟问题的测试结构和方法
US6784011B2 (en) Method for manufacturing thin-film structure
KR101164956B1 (ko) 반도체 소자
US9691671B2 (en) Test key array
KR100275964B1 (ko) 반도체장치의 테스트 패턴
CN103943609A (zh) 栅边界氧化层完整性测试结构
US8860177B2 (en) Semiconductor device and method for manufacturing the same
CN100361286C (zh) 半导体元件缺陷的检测方法
KR100753390B1 (ko) 산화막 연마 공정의 두께 모니터링 패턴
KR20090026619A (ko) 반도체 소자 및 그 제조방법
US6774394B2 (en) Inline detection device for self-aligned contact defects
US20230301074A1 (en) Programmable read-only memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: French Hu Xi

Applicant after: STMICROELECTRONICS (ROUSSET) S.A.S.

Address before: French Hu Xi

Applicant before: STMicroelectronics (Rousset) S.A.S.

C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: French ruse

Applicant after: STMICROELECTRONICS (ROUSSET) S.A.S.

Address before: French Hu Xi

Applicant before: STMICROELECTRONICS (ROUSSET) S.A.S.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131225

Termination date: 20210813