CN105244342B - 电击穿测试结构 - Google Patents
电击穿测试结构 Download PDFInfo
- Publication number
- CN105244342B CN105244342B CN201410274268.4A CN201410274268A CN105244342B CN 105244342 B CN105244342 B CN 105244342B CN 201410274268 A CN201410274268 A CN 201410274268A CN 105244342 B CN105244342 B CN 105244342B
- Authority
- CN
- China
- Prior art keywords
- metallic region
- layer
- grid
- metal
- several
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种电击穿测试结构,包括:栅极层;金属层,位于所述栅极层的上方;层间介电质层,位于所述栅极层和所述金属层之间;其中,所述金属层包括相互独立的第一金属区域和第二金属区域,所述第一金属区域通过若干位于所述层间介电质层中的接触孔与位于其下方的所述栅极层连接,且所述第一金属区域与所述第二金属区域分别与两个金属衬垫连接。通过本发明的新设计的测试结构能准确反映该层间介质垂直方向的工艺问题,为工艺改善提供更为全面的参考数据。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种电击穿测试结构。
背景技术
随着摩尔定律的推进,集成电路尺寸不断在减小,电路中栅极和第一层金属导线层间绝缘介质(Inter Layer Dielectrics,简称:ILD)的厚度也越来越薄,层间绝缘介质的电击穿变得更容易发生。常规的层间绝缘介质测试结构一般包含上下层金属导线和层间绝缘介质,仅适用于上下层金属导线的层间介质的性能评估,其结构如图1所示。
图1中,下层金属导线层为12,上层金属导线层为13,两层金属导线层分别连接下层金属衬垫11和上层金属衬垫11’;a和b分别表示上层、下层金属导线同层之间的距离,电应力通过金属衬垫施加到层间绝缘介质上进行测试;c和d分别表示上层、下层金属导线的宽度。设计时要求他们能够同时满足设计规范(Design Rule)。图2为图1中A处的局部放大剖面图,绝缘介质层为15。上述设计可用于金属导线层间绝缘介质的电击穿测试(chargeto breakdown,简称:Vbd或Qbd)和经时击穿测试(Time Dependent DielectricBreakdown,简称:TDDB)等,但该结构不包含栅极,不能用于栅极和第一层金属导线层间介质的可靠性评估。
中国专利(CN 102820241A)公开了一种氧化物介质层经时绝缘击穿可靠性测试方法,根据该发明的氧化物介质层经时绝缘击穿可靠性测试方法包括:在多个测试期期间,对测试结构施加应力加速电压,并且测试氧化物介质的漏电流监测值;以及在多个注入期期间,不对测试结构施加应力加速电压,而是向待测试的氧化物介质层注入应力加速电流;其中,所述多个测试期与多个注入期相互交错。在所述多个测试期期间对测试结构施加的应力加速电压在各自的测试期内保持恒定,并且之前的测试期期间对测试结构施加的应力加速电压小于后续的测试期期间对测试结构施加的应力加速电压。该发明提供了一种更精确的氧化物介质层经时绝缘击穿可靠性测试方法。
中国专利(CN 103594453A)公开了一种集成电路中介质击穿可靠性分析的测试结构,该测试结构包括:下层金属线结构,包括间隔排布的第一金属线结构和第二金属线结构;上层金属线结构;通孔结构及电介质。该发明还揭示了该测试结构的测试方法,包括:提供一衬底,根据所述的测试结构在所述衬底上形成实际待测结构;测量所述实际待测结构中下层金属线结构的相邻金属线之间的介质击穿可靠性、所述实际待测结构中上层金属线结构和下层金属线结构之间的介质击穿可靠性、所述实际待测结构中通孔与相邻第二金属线结构之间的介质击穿可靠性。本发明的测试结构,能准确评估实际电路中电介质耐电压能力需要评估的地方,从而保证互连线可靠性分析的准确性。
上述两项专利主要公开了有效地金属层间氧化物介质层经时绝缘击穿可靠性测试方法,但并未涉及到在栅极与金属与第一导线层之间的电击穿测试结构。
发明内容
鉴于上述问题,本发明提供一种电击穿测试结构。
本发明解决技术问题所采用的技术方案为:
栅极层;
金属层,位于所述栅极层的上方;
层间介电质层,位于所述栅极层和所述金属层之间;
其中,所述金属层包括相互独立的第一金属区域和第二金属区域,所述第一金属区域通过若干位于所述层间介电质层中的接触孔与位于其下方的所述栅极层连接,且所述第一金属区域与所述第二金属区域分别与两个金属衬垫连接。
所述的测试结构,其中,所述栅极层为若干在平面内呈梳齿状分布的栅极,所述第二金属区域为若干在平面内呈梳齿状分布的金属线,且若干呈梳齿状分布的栅极与所述若干呈梳齿状分布的金属线在竖直方向上对应重合。
所述的测试结构,其中,所述栅极层为若干在平面内呈梳齿状分布的栅极,所述第二金属区域为若干在平面内呈蜿蜒曲折状分布的金属线,且若干呈梳齿状分布的栅极与所述若干呈蜿蜒曲折状分布的金属线在竖直方向上对应重合。
所述的测试结构,相邻两个栅极之间的距离、相邻两个金属线之间的距离和第一金属区域与所述第二金属区域的最小水平距离均满足其各自的设计规范。
所述的测试结构,所述栅极的最大长度为50微米。
所述的测试结构,所述第一金属区域与所述第二金属区域的最小水平距离为相邻两个金属线之间的距离的两倍。
所述的测试结构,其中,所述金属层为第一层金属层,且其上方还设置有若干层第一金属区域和第二金属区域,位于下方的第一金属区域与其上方相邻的第一金属区域通过若干通孔连接,位于下方的第二金属区域与其上方相邻的第二金属区域通过若干通孔连接。
所述的测试结构,其中,所述栅极层的材质为多晶硅或金属。
上述技术方案具有如下优点或有益效果:
通过本发明的新设计的测试结构,利用设置接触孔是第一金属区域与栅极相连,使测试栅极与第一金属区域之间的绝缘介质层垂直方向的电学性能成为可能,并且,通过上述的接触孔设计方案,使栅极能有效的与任意金属层相互连接,结构灵活。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1是现有技术中绝缘介质层测试结构设计的俯视结构示意图;
图2是图1中A处的局部放大剖面图;
图3是本发明方法实施例一中绝缘介质层测试结构设计的俯视结构示意图;
图4是图3中B处的局部放大剖面图;
图5是图3中C处的局部放大剖面图;
图6是本发明方法实施例二中绝缘介质层测试结构设计的俯视结构示意图。
具体实施方式
本发明提供一种电击穿测试结构,可应用于技术节点为90nm、65/55nm、45/40nm、32/28nm、大于等于130nm以及小于等于22nm的工艺中;可应用于以下技术平台中:Logic、Memory、RF、HV、Analog/Power、MEMS、CIS、Flash以及eFlash。
本发明的核心思想是通过设置互不连接的第二金属区域和第一金属区域,然后利用接触孔将第一金属区域和栅极层连接,在测试过程中,将上述结构视为一个平板电容,其中栅极层为电容的下极板,第二金属区域为电容的上极板。电压、电流通过金属衬垫分别施加到栅极和第二金属区域上,在二者之间的层间介电质层上形成电应力,实现对层间介电质层垂直方向的特性测试。
下面结合附图对本发明方法进行详细说明。
实施例一:
本实施例所述结构如图3-5所示,包括:
栅极层24;金属层,位于所述栅极层的上方;层间介电质层25,位于所述栅极层和所述金属层之间;
优选的,栅极层24的材质为多晶硅或金属。
其中,所述金属层包括相互独立的第一金属区域22’和第二金属区域22,所述第一金属区22’域通过若干位于所述层间介电质层中的接触孔23与位于其下方的所述栅极层连接,且所述第一金属区域22’与所述第二金属区域22分别与两个金属衬垫连接。
上述的栅极层24为在平面内呈梳齿状分布的栅极,包括一个主干栅极与若干个梳齿栅极;主干栅极与第一金属区域22’在水平面投影方向上互相重合,并通过接触孔23相互连接,如图4所示;梳齿栅极与主干栅极垂直,且相邻的梳齿栅极之间相互平行、等间距分布。
上述的第二金属区域22结构优选为在平面内呈梳齿状分布的金属线,包括一个主干金属线与若干个第一金属区域22’;主干金属线平行于第一金属区域22’;梳齿金属线与主干金属线垂直,且相邻的梳齿金属线之间相互平行、等间距分布。
第一金属区域22’为单根金属线,平行于主干栅极。
第一金属区域22’与所述第二金属区域22分别与第一金属衬垫11’和第二金属衬垫11连接,且第一金属衬垫11’和第二金属衬垫11互不连接。
优选的,上述的梳齿栅极与梳齿金属线的长度方向上的中线在水平面投影方向上互相重合,如图5所示,以使第二金属区域为22与栅极层24有最大的投影重合面积,从而保证对层间介电质层25垂直方向的电性能的测试数据的准确。
在本发明中,电击穿测试结构需要满足设计规范。如图3所示,栅极层24中梳齿栅极之间的间距e、第二金属区域22的梳齿金属线之间的间距f、栅极层24中梳齿栅极的设计宽度g、第二金属区域22的梳齿金属线的设计宽度h、第二金属区域22到第一金属区域22’的距离i和栅极层24中梳齿栅极的长度j均满足其各自的设计规范。
在本实施例中,e由设计规范确定,以保证栅极层24中梳齿栅极之间的绝缘;f由设计规范确定,以保证第二金属区域22的梳齿金属线之间的绝缘;g与h由器件的具体生产设计要求确定;i由设计规范确定,以保证第二金属区域22与第一金属区域22’之间的绝缘;j由设计规范确定优选最大值为50微米,以保证栅极的长度方向上不产生过大的电场梯度,保证最终测试结果的精确度。
此外,本实施例中,上述的金属层上方还设置有若干层金属层,并通过若干通孔进行连接,使栅极层能与多层金属层导通。
实施例二:
本实施例与实施例一的不同之处在于:本实施例中的第二金属区域并非是梳齿状,而是弯折状。
如图6所示,本实施例中的第二金属区域31的设计为由单根金属线呈S型的蜿蜒曲折状,具体包括:若干与梳齿栅极方形平行的平行金属线,若干连接相邻平行金属线的纵向金属线。
其中,相邻的平行金属线彼此平行且等距分布,纵向金属线平行于第一金属区域22’。第一金属区域22’的设置雷同于实施例一,在此不予赘述。
优选的,梳齿栅极与平行金属线的长度方向上的中线在水平面投影方向上互相重合,以使第二金属区域为31与栅极层有最大的投影重合面积,从而保证对层间介电质层垂直方向的电性能的测试数据的准确。
综上所述,本发明的电击穿测试结构通过设计互相独立的第二金属区域与第一金属区域,使栅极与金属衬垫层连接到通,从而可对栅极与第二金属区域施加电流电压,是栅极与第二金属区域之间的层间介电质层上产生电应力,达到对层间介电质层垂直方向上电性能测试的目的,新设计的测试结构能准确反映该层间介电质层垂直方向的工艺问题,为工艺改善提供更为全面的参考数据。且本发明中通过现有的技术工艺即可制作提供第一金属区域与接触孔,并可进一步拓展各层金属导线与栅极的连接,工艺结构简单灵活,实用性强。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (7)
1.一种电击穿测试结构,其特征在于,包括:
栅极层;
金属层,位于所述栅极层的上方;
层间介电质层,位于所述栅极层和所述金属层之间;
其中,所述金属层包括相互独立的第一金属区域和第二金属区域,所述第一金属区域通过若干位于所述层间介电质层中的接触孔与位于其下方的所述栅极层连接,且所述第一金属区域与所述第二金属区域分别与两个金属衬垫连接;
所述栅极层为若干在平面内呈梳齿状分布的栅极,所述第二金属区域为若干在平面内呈梳齿状分布的金属线,且若干呈梳齿状分布的栅极与所述若干呈梳齿状分布的金属线在竖直方向上对应重合。
2.如权利要求1所述的测试结构,其特征在于,所述栅极层为若干在平面内呈梳齿状分布的栅极,所述第二金属区域为若干在平面内呈蜿蜒曲折状分布的金属线,且若干呈梳齿状分布的栅极与所述若干呈蜿蜒曲折状分布的金属线在竖直方向上对应重合。
3.如权利要求1所述的测试结构,相邻两个栅极之间的距离、相邻两个金属线之间的距离和第一金属区域与所述第二金属区域的最小水平距离均满足其各自的设计规范。
4.如权利要求1所述的测试结构,所述栅极的最大长度为50微米。
5.如权利要求3所述的测试结构,所述第一金属区域与所述第二金属区域的最小水平距离为相邻两个金属线之间的距离的两倍。
6.如权利要求1所述的测试结构,其特征在于,所述金属层为第一层金属层,且其上方还设置有若干层第一金属区域和第二金属区域,位于下方的第一金属区域与其上方相邻的第一金属区域通过若干通孔连接,位于下方的第二金属区域与其上方相邻的第二金属区域通过若干通孔连接。
7.如权利要求1所述的测试结构,其特征在于,所述栅极层的材质为多晶硅或金属。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410274268.4A CN105244342B (zh) | 2014-06-18 | 2014-06-18 | 电击穿测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410274268.4A CN105244342B (zh) | 2014-06-18 | 2014-06-18 | 电击穿测试结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105244342A CN105244342A (zh) | 2016-01-13 |
CN105244342B true CN105244342B (zh) | 2019-02-22 |
Family
ID=55041919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410274268.4A Active CN105244342B (zh) | 2014-06-18 | 2014-06-18 | 电击穿测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105244342B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112002651A (zh) * | 2020-06-18 | 2020-11-27 | 上海华力集成电路制造有限公司 | Mom结构及金属层间电介质击穿测试方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103594453A (zh) * | 2012-08-15 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 集成电路中介质击穿可靠性分析的测试结构及其测试方法 |
CN103779327A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | Imd测量电路结构和imd性能测试方法 |
CN103779328A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的测试结构及测试方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10261457B3 (de) * | 2002-12-31 | 2004-03-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit einem Transistorarray aus vertikalen FET-Auswahltransistoren |
-
2014
- 2014-06-18 CN CN201410274268.4A patent/CN105244342B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103594453A (zh) * | 2012-08-15 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 集成电路中介质击穿可靠性分析的测试结构及其测试方法 |
CN103779327A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | Imd测量电路结构和imd性能测试方法 |
CN103779328A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的测试结构及测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105244342A (zh) | 2016-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203631539U (zh) | 硅通孔测试结构 | |
CN106920795A (zh) | 存储器结构及其制备方法、存储器的测试方法 | |
CN104218027B (zh) | 半导体测试结构及其测试方法 | |
US20150115982A1 (en) | Structures and Methds for Monitoring Dielectric Reliability With Through-Silicon Vias | |
CN103594453B (zh) | 集成电路中介质击穿可靠性分析的测试结构及其测试方法 | |
CN206148425U (zh) | 后段工艺可靠性测试结构 | |
CN106684008A (zh) | 半导体器件的可靠性测试结构及其测试方法 | |
CN105244342B (zh) | 电击穿测试结构 | |
CN104658940A (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
CN103887283B (zh) | 多晶硅残留监测结构 | |
CN101770965B (zh) | 接触孔与栅极之间电容的测试结构与测试方法 | |
CN104051427B (zh) | 一种接触孔电阻测试结构及方法 | |
CN102759677B (zh) | 芯片测试结构以及测试方法 | |
CN101635292B (zh) | 用于测量栅介质层的电学厚度的接触焊盘及其测量结构 | |
CN103779327A (zh) | Imd测量电路结构和imd性能测试方法 | |
RU166142U1 (ru) | Тестовый элемент для контроля качества планаризации | |
CN104835802A (zh) | 电迁移结构和电迁移测试方法 | |
CN205248238U (zh) | 一种可靠性测试结构 | |
CN204257633U (zh) | 一种层间金属可靠性测试结构 | |
CN104183574B (zh) | 半导体测试结构及测试方法 | |
CN203026497U (zh) | 漏电测试结构 | |
CN104701300B (zh) | 一种金属层间介质测试结构及测试方法 | |
CN105206600B (zh) | 半导体测试结构 | |
CN104142459B (zh) | 半导体检测电路及检测方法 | |
CN104345253B (zh) | 一种tddb的测试结构及测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |