CN106684008A - 半导体器件的可靠性测试结构及其测试方法 - Google Patents

半导体器件的可靠性测试结构及其测试方法 Download PDF

Info

Publication number
CN106684008A
CN106684008A CN201510746428.5A CN201510746428A CN106684008A CN 106684008 A CN106684008 A CN 106684008A CN 201510746428 A CN201510746428 A CN 201510746428A CN 106684008 A CN106684008 A CN 106684008A
Authority
CN
China
Prior art keywords
metal
test
conductive plunger
layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510746428.5A
Other languages
English (en)
Other versions
CN106684008B (zh
Inventor
冯军宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510746428.5A priority Critical patent/CN106684008B/zh
Publication of CN106684008A publication Critical patent/CN106684008A/zh
Application granted granted Critical
Publication of CN106684008B publication Critical patent/CN106684008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Abstract

一种半导体器件的可靠性测试结构及其测试方法，包括：第一金属结构和第二金属结构；与第一金属结构相连的第一导电插塞和第二导电插塞，与第二金属结构相连的第三导电插塞；横跨第一金属结构和第二金属结构并与第一导电插塞、第二导电插塞和第三导电插塞相连的金属线；所述第一金属结构、第一导电插塞、第二导电插塞和金属线构成金属互连线电迁移测试结构，所述第二金属结构、第三导电插塞和金属线构成金属互连线应力迁移测试结构。本发明通过将金属互连线电迁移测试结构和金属互连线应力迁移测试结构整合成一个测试结构，从而可以评估电迁移及应力迁移对金属互连线相互作用下的失效时间，进而提高半导体器件的可靠性测试的效率。

Description

半导体器件的可靠性测试结构及其测试方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体器件的可靠性测试结构及其测试方法。
背景技术
随着集成电路技术的发展，集成电路的特征尺寸不断减小，为了保证半导体器件的可靠性，半导体器件的制造工艺对实现器件之间电连接的金属互连线提出了更高的要求。
在半导体制造中，金属电迁移失效(Electron-Migration,EM)和金属应力迁移失效(Stress-Migration,SM)是影响半导体器件可靠性性能的主要因素。
其中，所述金属电迁移失效指的是：在器件工作时，金属互连线内有一定电流通过并产生电场，在所述电场的作用下，金属离子会沿着导体产生质量的输运，形成金属离子的迁移，金属离子的迁移容易在金属互连线的局部区域产生空洞。当所述空洞达到一定程度时，金属互连线的电阻大大增加，容易导致半导体器件的性能退化或失效。
所述金属应力迁移失效指的是：器件在一定温度下工作时，金属互连线与其它材料层的热膨胀系数不一致，所以在金属互连线与其它材料层之间形成应力，从而使金属互连线或者后段通孔中晶粒间的小空隙向应力集中的地方聚集形成空洞。所述空洞达到一定程度后容易使所述金属互连线发生断路，进而容易导致半导体器件的性能退化或失效。
为了判断所形成的金属互连线的可靠性，电迁移测试和应力迁移测试成为了评估半导体器件可靠性的重要测试项目，进而检验半导体器件的性能。
但是，现有技术半导体器件的可靠性测试结构的测试效率较低。
发明内容
本发明解决的问题是提供一种半导体器件的可靠性测试结构及其测试方法，提高半导体器件的可靠性测试的效率。
为解决上述问题，本发明提供一种半导体器件的可靠性测试结构。所述测试结构包括：半导体衬底；覆盖所述半导体衬底的第一介质层；位于所述第一介质层内且贯穿其厚度的第一金属结构和第二金属结构，所述第一件金属结构和第二金属结构通过所述第一介质层相互隔离，所述第一金属结构包括分立的第一金属层和第二金属层，所述第二金属结构位于所述分立的第一金属层和第二金属层之间；覆盖所述第一介质层、第一金属结构和第二金属结构的第二介质层；位于所述第二介质层中的第一导电插塞、第二导电插塞以及位于第一导电插塞与第二导电插塞之间的多个第三导电插塞，所述第一导电插塞与所述第一金属层相连，所述第二导电插塞与所述第二金属层相连，所述第三导电插塞与所述第二金属结构相连；位于所述第二介质层表面的金属线，所述金属线横跨所述第一金属结构和第二金属结构，且与所述第一导电插塞、第二导电插塞和第三导电插塞均相连；所述第一金属结构、第一导电插塞、第二导电插塞和金属线构成金属互连线电迁移测试结构，所述第二金属结构、第三导电插塞和金属线构成金属互连线应力迁移测试结构。
可选的，所述第一金属结构、第二金属结构和金属线的材料为Cu、Al或W。
可选的，所述第一导电插塞、第二导电插塞和第三导电插塞的材料为Cu或W。
可选的，所述第二金属结构包括：平行于半导体衬底方向间隔排列的多个第三金属层，所述多个第三金属层通过所述第一介质层相互隔离，所述第三金属层包括第一端和第二端；与所述第三金属层相垂直的第一连接金属层和第二连接金属层，所述多个第三金属层位于所述第一连接金属层和第二连接金属层之间，所述第一连接金属层与所述第三金属层的第一端相连接，所述第二连接金属层与所述第三金属层的第二端相连接。
可选的，所述第三金属层与所述金属线相垂直，且所述第三金属层的第一端和第二端位于所述金属线的两侧。
可选的，所述第一导电插塞的数量为一个，所述第二导电插塞的数量为一个；所述第三导电插塞的数量为多个，所述第三导电插塞与所述多个第三金属层一一对应。
可选的，所述第二金属结构包括：平行于半导体衬底方向间隔排列的多个第三金属层，所述多个第三金属层通过所述第一介质层相互隔离，所述第三金属层包括第一端和第二端，所述第二端与所述第三导电插塞相连接；与所述第三金属层相垂直的第一连接金属层、第二连接金属层和第三连接金属层，所述第一连接金属层与靠近所述第一金属层一侧的第三金属层的第一端相连接，所述第二连接金属层与靠近所述第二金属层一侧的第三金属层的第一端相连接，所述第三连接金属层连接剩余相邻两个第三金属层的第一端。
可选的，所述第三金属层与所述金属线相垂直。
可选的，所述第一导电插塞的数量为一个，所述第二导电插塞的数量为一个；所述第三导电插塞的数量为多个，所述第三导电插塞与所述多个第三金属层一一对应。
本发明还提供采用上述可靠性测试结构的半导体器件的可靠性测试方法，包括金属互连线电迁移测试和金属互连线应力迁移测试；
所述金属互连线电迁移测试包括：在第一金属层加载第一测试电流且第二金属层接地，或者，在第二金属层施加第一测试电流且第一金属层接地；使第一金属结构和金属线以及相连通的第一导电插塞和第二导电插塞形成导电通路，测量第一金属层和第二金属层之间的第一初始电压值；通过所述第一测试电流值和第一初始电压值计算获得第一初始电阻值；在第一测试电流条件下，提高待测试结构的测试环境温度直至达到第一测试温度；测量第一金属层和第二金属层之间随时间变化的第一测试电压值；通过所述第一测试电流值和第一测试电压值计算获得第一测试电阻值；当所述第一测试电阻值达到预设的第一参考电阻值时，对应的时间为金属互连线电迁移失效时间；
所述金属互连线应力迁移测试包括：将待测试结构置于第二测试温度环境下，在第一连接金属层施加第二测试电流，金属线一端接地，测量所述金属线另一端与第二连接金属层之间的第二初始电压值；或者，在第二连接金属层施加第二测试电流，金属线一端接地，测量所述金属线另一端与第一连接金属层之间的第二初始电压值，使所述第二金属结构和金属线以及相连通的第三导电插塞形成导电通路；通过所述第二测试电流值和第二初始电压值计算获得第二初始电阻值；使所述测试结构处于空载状态并对所述测试结构进行初次烘烤；初次烘烤冷却后，在所述第二测试温度环境下再次施加第二测试电流、监测第二测试电压值、并获得第二测试电阻值，以及所述第二测试电阻值相对于所述第二初始电阻值的电阻值变化量；当所述电阻值变化量小于预设的第二参考变化量时，继续对所述测试结构进行烘烤并进一步获得继续烘烤后的电阻值变化量；当所述电阻值变化量大于或等于预设的第二参考变化量时，判定金属互连线应力迁移失效，以对应的烘烤时间为金属互连线应力迁移失效时间。
可选的，所述第一测试电流的电流值为0.5MA/cm2至4MA/cm2，所述第一测试温度为250℃至350℃，所述第一参考电阻值为所述第一初始电阻值的110％至120％。
可选的，所述第二测试温度为100℃至250℃，对所述测试结构进行烘烤的步骤中，初次烘烤的时间为168小时，继续烘烤的时间包括500小时、1000小时和1500小时，所述第二测试电阻值变化量为8％至12％。
本发明还提供采用上述可靠性测试结构的半导体器件的可靠性测试方法，包括金属互连线电迁移测试和金属互连线应力迁移测试；
所述金属互连线电迁移测试包括：在第一金属层加载第一测试电流且第二金属层接地，或者，在第二金属层施加第一测试电流且第一金属层接地；使第一金属结构和金属线以及相连通的第一导电插塞和第二导电插塞形成导电通路，测量第一金属层和第二金属层之间的第一初始电压值；通过所述第一测试电流值和第一初始电压值计算获得第一初始电阻值；在第一测试电流条件下，提高待测试结构的测试环境温度直至达到第一测试温度；测量第一金属层和第二金属层之间随时间变化的第一测试电压值；通过所述第一测试电流值和第一测试电压值计算获得第一测试电阻值；当所述第一测试电阻值达到预设的第一参考电阻值时，对应的时间为金属互连线电迁移失效时间；
所述金属互连线应力迁移测试包括：将待测试结构置于第二测试温度环境下，在第一连接金属层加载第二测试电流且第二连接金属层接地；或者，在第二连接金属层施加第二测试电流且第一连接金属层接地；使所述第二金属结构和金属线以及相连通的第三导电插塞形成导电通路，测量所述第一连接金属层和第二连接金属层之间的第二初始电压值；通过所述第二测试电流值和第二初始电压值计算获得第二初始电阻值；使所述测试结构处于空载状态并对所述测试结构进行初次烘烤；初次烘烤冷却后，在所述第二测试温度环境下再次施加第二测试电流、监测第二测试电压值、并获得第二测试电阻值，以及所述第二测试电阻值相对于所述第二初始电阻值的电阻值变化量；当所述电阻值变化量小于预设的第二参考变化量时，继续对所述测试结构进行烘烤并进一步获得继续烘烤后的电阻值变化量；当所述电阻值变化量大于或等于预设的第二参考变化量时，判定金属互连线应力迁移失效，以对应的烘烤时间为金属互连线应力迁移失效时间。
可选的，所述第一测试电流的电流值为0.5MA/cm2至4MA/cm2，所述第一测试温度为250℃至350℃，所述第一参考电阻值为所述第一初始电阻值的110％至120％。
可选的，所述第二测试温度为100℃至250℃，对所述测试结构进行烘烤的步骤中，初次烘烤的时间为168小时，继续烘烤的时间包括500小时、1000小时和1500小时，所述第二测试电阻值变化量为8％至12％。
与现有技术相比，本发明的技术方案具有以下优点：所述半导体器件的可靠性测试结构中的第一金属结构、第一导电插塞、第二导电插塞和金属线构成金属互连线电迁移的测试结构，所述半导体器件的可靠性测试结构中的第二金属结构、第三导电插塞和金属线构成金属互连线应力迁移的测试结构，从而可以采用同一个测试结构进行金属互连线电迁移及金属互连线应力迁移，且通过所述半导体器件的可靠性测试结构可以评估金属互连线电迁移及金属互连线应力迁移对金属互连线相互作用下的电迁移失效时间和应力迁移失效时间，进而提高半导体器件的可靠性测试的准确性、可靠性以及半导体器件的可靠性测试结构的测试效率。
附图说明
图1是本发明半导体器件的可靠性测试结构第一实施例的平面结构示意图；
图2是图1沿AA’割线的截面结构示意图；
图3是图1沿BB’割线的截面结构示意图；
图4是本发明半导体器件的可靠性测试结构第二实施例的平面结构示意图；
图5是图4沿CC’割线的截面结构示意图；
图6是图4沿DD’割线的截面结构示意图。
具体实施方式
现有技术中，为了评估半导体器件的电迁移和应力迁移，常用的工艺是在半导体器件中或晶圆的切割道中设置电迁移和应力迁移各自的测试结构，并通过所述测试结构分别测得电迁移和应力迁移的失效时间，以此监控所述电迁移和应力迁移对半导体器件的影响。
由于在进行电迁移和应力迁移时需要分别通过不同的测试结构进行测试，因此现有技术的电迁移和应力迁移的测试方法效率较低。此外，采用不同的测试结构分别进行电迁移测试和应力迁移测试，难以评估实际电迁移及应力迁移对金属互连线相互作用后的叠加效应。
为了解决所述技术问题，本发明提供一种半导体器件的可靠性测试结构，所述测试结构包括：半导体衬底；覆盖所述半导体衬底的第一介质层；位于所述第一介质层内且贯穿其厚度的第一金属结构和第二金属结构，所述第一件金属结构和第二金属结构通过所述第一介质层相互隔离，所述第一金属结构包括分立的第一金属层和第二金属层，所述第二金属结构位于所述分立的第一金属层和第二金属层之间；覆盖所述第一介质层、第一金属结构和第二金属结构的第二介质层；位于所述第二介质层中的第一导电插塞、第二导电插塞以及位于第一导电插塞与第二导电插塞之间的多个第三导电插塞，所述第一导电插塞与所述第一金属层相连，所述第二导电插塞与所述第二金属层相连，所述第三导电插塞与所述第二金属结构相连；位于所述第二介质层表面的金属线，所述金属线横跨所述第一金属结构和第二金属结构，且与所述第一导电插塞、第二导电插塞和第三导电插塞均相连；所述第一金属结构、第一导电插塞、第二导电插塞和金属线构成金属互连线电迁移测试结构，所述第二金属结构、第三导电插塞和金属线构成金属互连线应力迁移测试结构。
所述可靠性测试结构中的第一金属结构、第一导电插塞、第二导电插塞和金属线构成金属互连线电迁移的测试结构，所述可靠性测试结构中的第二金属结构、第三导电插塞和金属线构成金属互连线应力迁移的测试结构，从而可以采用同一个测试结构进行金属互连线电迁移及金属互连线应力迁移，且通过所述半导体器件的可靠性测试结构可以评估金属互连线电迁移及金属互连线应力迁移对金属互连线相互作用下的电迁移失效时间和应力迁移失效时间，进而提高半导体器件的可靠性测试的准确性、可靠性以及半导体器件的可靠性测试结构的测试效率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明半导体器件的可靠性测试结构第一实施例的平面结构示意图；图2是图1沿AA’割线的截面结构示意图；图3是图1沿BB’割线的截面结构示意图。
结合参考图1至图3，所述半导体器件的可靠性测试结构包括：
半导体衬底100；
覆盖所述半导体衬底100的第一介质层200；
位于所述第一介质层200内且贯穿其厚度的第一金属结构(未图示)和第二金属结构(未图示)，所述第一件金属结构和第二金属结构通过所述第一介质层200相互隔离，所述第一金属结构包括分立的第一金属层210和第二金属层220，所述第二金属结构位于所述分立的第一金属层210和第二金属层220之间；
覆盖所述第一介质层200、第一金属结构和第二金属结构的第二介质层300；
位于所述第二介质层300中的第一导电插塞310、第二导电插塞320以及位于第一导电插塞310与第二导电插塞320之间的多个第三导电插塞330，所述第一导电插塞310与所述第一金属层210相连，所述第二导电插塞320与所述第二金属层220相连，所述第三导电插塞330与所述第二金属结构相连；
位于所述第二介质层300表面的金属线400，所述金属线400横跨所述第一金属结构和第二金属结构，且与所述第一导电插塞310、第二导电插塞320和第三导电插塞330均相连；
所述第一金属结构、第一导电插塞310、第二导电插塞320和金属线400构成金属互连线电迁移测试结构，所述第二金属结构、第三导电插塞330和金属线400构成金属互连线应力迁移测试结构。
具体地，所述第二金属结构包括：平行于半导体衬底100方向间隔排列的多个第三金属层230，所述多个第三金属层230通过所述第一介质层200相互隔离，所述第三金属层230包括第一端231和第二端232；与所述第三金属层230相垂直的第一连接金属层240和第二连接金属层250，所述第一连接金属层240与所述多个第三金属层230的第一端231相连接，所述第二连接金属层250与所述多个第三金属层230的第二端232相连接。
本实施例中，所述第三金属层230与所述金属线400相垂直，且所述第三金属层230的第一端231和第二端232位于所述金属线400的两侧。
需要说明的是，所述第一连接金属层240一端与靠近所述第一金属层210一侧的第三金属层230的第一端231相连接，另一端凸出于靠近所述第二金属层220一侧的第三金属层230的第一端231；所述第二连接金属层250一端与靠近所述第一金属层210一侧的第三金属层230的第二端232相连接，另一端凸出于靠近所述第二金属层220一侧的第三金属层230的第二端232。在其他实施例中，还可以为：所述第一连接金属层240一端与靠近所述第二金属层220一侧的第三金属层230的第一端231相连接，另一端凸出于靠近所述第一金属层210一侧的第三金属层230的第一端231；所述第二连接金属层250一端与靠近所述第二金属层220一侧的第三金属层230的第二端232相连接，另一端凸出于靠近所述第一金属层210一侧的第三金属层230的第二端232。
所述第一导电插塞310和第二导电插塞320用于连接所述第一金属层210、第二金属层220和金属线400以形成导电通路；所述第三导电插塞330用于连接第三金属层230和金属线400以形成导电通路。
本实施例中，所述第一导电插塞310的数量为一个，所述第二导电插塞320的数量为一个；所述第三导电插塞330的数量为多个，所述第三导电插塞与所述多个第三金属层230一一对应。
具体地，所述第一金属结构、第一导电插塞310、第二导电插塞320和金属线400构成金属互连线电迁移测试结构，其中，所述第三金属层400为待测金属层；所述多个第三金属层230的第一端231通过所述第一连接金属层240相互连接，所述多个第三金属层230的第二端232通过所述第二连接金属层250相互连接，因此所述第二金属结构、第三导电插塞330和金属线400构成并联金属互连结构，相应的，所述第二金属结构、第三导电插塞330和金属线400构成开尔文结构的金属互连线应力迁移测试结构，其中，所述第二金属结构、第三导电插塞330和金属线400为待测结构。
所述第一导电插塞310、第二导电插塞320和第三导电插塞330的材料可以为Cu或W等导电材料。本实施例中，所述第一导电插塞310、第二导电插塞320和第三导电插塞330的材料为Cu。
所述第一金属层210、第二金属层220、第三金属层230、第一连接金属层240、第二连接金属层250和金属线400的材料可以为Cu、Al或W等导电材料。本实施例中，所述第一金属层210、第二金属层220、第三金属层230、第一连接金属层240、第二连接金属层250和金属线400的材料为Cu。
本实施例中，所述半导体衬底100的材料为n型硅衬底、p型硅衬底、绝缘层上的硅(SOI)衬底、氮化硅衬底或砷化镓等Ⅲ-Ⅴ族化合物等。在其他实施例中，所述半导体衬底100表面还可以形成有一个或多个底层金属互连线(未标注)，所述底层金属互连线用于与后续形成的金属互连线相连接，也可用于与外部或其他金属层的电连接。
所述第一介质层200用于使第一金属层210、第二金属层220和第二金属结构之间相互绝缘，所述第二介质层300用于使第一导电插塞310、第二导电插塞320和第三导电插塞330之间的相互绝缘。
本实施例中，所述第一介质层200和第二介质层300的材料具有多孔结构，所述具有多孔结构的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6、小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)，从而可以有效地降低金属互连结构之间的寄生电容，进而减小后段RC延迟。
所述第一介质层200和第二介质层300的材料可以是SiOH、SiOCH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO1.5)n)或甲基硅倍半氧烷(MSQ，(CH3SiO1.5)n)。本实施例中，所述第一介质层200和第二介质层300的材料为超低k介质材料，所述超低k介质材料为SiOCH。
通过所述半导体器件的可靠性测试结构，可以实现采用同一个测试结构进行金属互连线电迁移测试及金属互连线应力迁移测试，且通过所述半导体器件的可靠性测试结构，可以评估金属互连线电迁移及金属互连线应力迁移对金属互连线相互作用下的金属互连线电迁移失效时间和开尔文结构的金属互连线应力迁移失效时间，进而提高半导体器件的可靠性测试的准确性、可靠性以及半导体器件的可靠性测试结构的测试效率。
图4是本发明半导体器件的可靠性测试结构第二实施例的平面结构示意图；图5是图4沿CC’割线的截面结构示意图；图6是图4沿DD’割线的截面结构示意图。
结合参考图4至图6，所述半导体器件的可靠性测试结构包括：
半导体衬底500；
覆盖所述半导体衬底500的第一介质层600；
位于所述第一介质层600内且贯穿其厚度的第一金属结构(未图示)和第二金属结构(未图示)，所述第一件金属结构和第二金属结构通过所述第一介质层600相互隔离，所述第一金属结构包括分立的第一金属层610和第二金属层620，所述第二金属结构位于所述分立的第一金属层610和第二金属层620之间；
覆盖所述第一介质层600、第一金属结构和第二金属结构的第二介质层700；
位于所述第二介质层700中的第一导电插塞710、第二导电插塞720以及位于第一导电插塞710与第二导电插塞720之间的多个第三导电插塞730，所述第一导电插塞710与所述第一金属层610相连，所述第二导电插塞720与所述第二金属层620相连，所述第三导电插塞730与所述第二金属结构相连；
位于所述第二介质层700表面的金属线800，所述金属线800横跨所述第一金属结构和第二金属结构，且与所述第一导电插塞710、第二导电插塞720和第三导电插塞730均相连；
所述第一金属结构、第一导电插塞710、第二导电插塞720和金属线800构成金属互连线电迁移测试结构，所述第二金属结构、第三导电插塞730和金属线800构成金属互连线应力迁移测试结构。
具体地，所述第二金属结构包括：平行于半导体衬底500方向间隔排列的多个第三金属层630，所述多个第三金属层630通过所述第一介质层600相互隔离，所述多个第三金属层630包括第一端631和第二端632；与所述第三金属层630相垂直的第一连接金属层640、第二连接金属层650和第三连接金属层660，所述第一连接金属层640与靠近所述第一金属层610一侧的第三金属层630的第一端631相连接，所述第二连接金属层650与靠近所述第二金属层620一侧的第三金属层630的第一端631相连接，所述第三连接金属层660连接剩余相邻两个第三金属层630的第一端631。
本实施例中，所述第三金属层630与所述金属线800相垂直。
需要说明的是，所述第一金属结构、第一导电插塞710、第二导电插塞720和金属线800构成金属互连线电迁移测试结构，其中，所述第三金属层800为待测金属层。靠近所述第一金属层610一侧的第三金属层630的第一端631与所述第一连接金属层640相连接，靠近所述第二金属层620一侧的第三金属层230的第一端631与所述第二连接金属层650相连接，剩余相邻两个第三金属层630的第一端631通过所述第三连接金属层660相连接，且相邻两个第三金属层630通过位于所述第三金属层630上的第三导电插塞730以及金属线800相连接，形成由靠近所述第一金属层610一侧的第三金属层630的第一端631至靠近所述第二金属层620一侧的第三金属层630的第一端631的串联电路，相应的，所述第二金属结构、第三导电插塞630和金属线800构成串联结构的金属互连线应力迁移测试结构，其中，所述第二金属结构、第三导电插塞730和金属线800为待测结构。
所述第一导电插塞710和第二导电插塞720用于连接所述第一金属层610、第二金属层620和金属线800以形成导电通路；所述第三导电插塞730用于连接第三金属层630和金属线800以形成导电通路。
本实施例中，所述第一导电插塞710的数量为一个，所述第二导电插塞720的数量为一个；所述第三导电插塞730的数量为多个，所述第三导电插塞730与所述多个第三金属层630一一对应。
所述第一导电插塞310、第二导电插塞320和第三导电插塞330的材料可以为Cu或W等导电材料。本实施例中，所述第一导电插塞310、第二导电插塞320和第三导电插塞330的材料为Cu。
所述第一金属层210、第二金属层220、第三金属层230、第一连接金属层240、第二连接金属层250和金属线400的材料可以为Cu、Al或W等导电材料。本实施例中，所述第一金属层210、第二金属层220、第三金属层230、第一连接金属层240、第二连接金属层250和金属线400的材料为Cu。
本实施例中，所述半导体衬底500的材料为n型硅衬底、p型硅衬底、绝缘层上的硅(SOI)衬底、氮化硅衬底或砷化镓等Ⅲ-Ⅴ族化合物等。在其他实施例中，所述半导体衬底500表面还可以形成有一个或多个底层金属互连线(未标注)，所述底层金属互连线用于与后续形成的金属互连线相连接，也可用于与外部或其他金属层的电连接。
所述第一介质层600用于使第一金属层610、第二金属层620和第二金属结构之间相互绝缘，所述第二介质层700用于使第一导电插塞710、第二导电插塞720和第三导电插塞730之间的相互绝缘。
本实施例中，所述第一介质层600和第二介质层700的材料具有多孔结构，所述具有多孔结构的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6、小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)，从而可以有效地降低金属互连结构之间的寄生电容，进而减小后段RC延迟。
所述第一介质层600和第二介质层700的材料可以是SiOH、SiOCH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO1.5)n)或甲基硅倍半氧烷(MSQ，(CH3SiO1.5)n)。本实施例中，所述第一介质层600和第二介质层700的材料为超低k介质材料，所述超低k介质材料为SiOCH。
通过所述半导体器件的可靠性测试结构，可以实现采用同一个测试结构进行金属互连线电迁移测试及金属互连线应力迁移测试，且通过所述半导体器件的可靠性测试结构可以评估金属互连线电迁移及金属互连线应力迁移对金属互连线相互作用下的金属互连线电迁移失效时间和串联结构的金属互连线应力迁移失效时间，进而提高半导体器件的可靠性测试的准确性、可靠性以及半导体器件的可靠性测试结构的测试效率。
本发明还提供一种采用前述第一实施例的可靠性测试结构的半导体器件的可靠性测试方法，包括金属互连线电迁移测试和金属互连线应力迁移测试。以下将结合附图对本发明半导体器件的可靠性测试方法做具体描述。
参考图1，所述金属互连线电迁移测试包括：在第一金属层210施加第一测试电流且第二金属层220接地，或者，在第二金属层220施加第一测试电流且第一金属层210接地，使第一金属结构和金属线400以及相连通的第一导电插塞310、第二导电插塞320形成导电通路，测量第一金属层210和第二金属层220之间的第一初始电压值V1，然后通过所述第一测试电流值I1和第一初始电压值V1计算获得第一初始电阻值R1；
在第一测试电流条件下，提高待测试结构的测试环境温度直至达到第一测试温度T1；测量第一金属层210和第二金属层220之间随时间变化的第一测试电压值V2；通过所述第一测试电流值I1和第一测试电压值V2计算获得第一测试电阻值R2；当所述第一测试电阻值R2达到预设的第一参考电阻值Rt时，对应的时间为金属互连线电迁移失效时间；
所述金属互连线应力迁移测试包括：将待测试结构置于第二测试温度T2环境下，在第一连接金属层240凸出于所述第三金属层230第一端231的一端施加第二测试电流，金属线400一端接地，测量所述金属线400另一端与第二连接金属层250凸出于所述第三金属层230第二端232的一端之间的第二初始电压值V3；或者，在第二连接金属层250凸出于所述第三金属层230第二端232的一端施加第二测试电流，金属线400一端接地，测量所述金属线400另一端与第一连接金属层240凸出于所述第三金属层230第一端231的一端之间的第二初始电压值V3，使所述第二金属结构、金属线400以及相连通的第三导电插塞330形成导电通路；通过所述第二测试电流值I3和第二初始电压值V3计算获得第二初始电阻值R3；
使所述测试结构处于空载状态并对所述测试结构进行初次烘烤；
初次烘烤冷却后，在所述第二测试温度T2环境下再次施加第二测试电流、监测第二测试电压值V4、并获得第二测试电阻值R4，以及所述第二测试电阻值R4相对于所述第二初始电阻值R3的电阻值变化量△R，其中，计算获得所述电阻值变化量△R的公式为△R＝(R4-R3)/R3；
当所述电阻值变化量△R小于预设的第二参考变化量△Rt时，继续对所述测试结构进行烘烤并进一步获得继续烘烤后的电阻值变化量△R；
当所述电阻值变化量△R大于或等于预设的第二参考变化量△Rt时，判定金属互连线应力迁移失效，以对应的烘烤时间为金属互连线应力迁移失效时间。
本实施例中，所述第一测试电流值I1为0.5MA/cm2至4MA/cm2，所述第一测试温度T1为250℃至350℃，所述第一参考电阻值Rt为所述第一初始电阻值R1的110％至120％。
本实施例中，所述第二测试温度T2为100℃至250℃，对所述测试结构进行烘烤的步骤中，初次烘烤的时间为168小时，继续烘烤的时间包括500小时、1000小时和1500小时，所述第二参考变化量△Rt为8％至12％。
需要说明的是，本实施例以先进行金属互连线电迁移测试，再进行金属互连线应力迁移测试，在其他实施例中，还可以先进行金属互连线应力迁移测试，再进行金属互连线电迁移测试，所述金属互连线电迁移测试和金属互连线应力迁移测试的测试顺序对测试结果的影响较小。
本发明采用所述可靠性测试结构进行半导体器件的可靠性测试方法，可以评估金属互连线电迁移及金属互连线应力迁移对金属互连线相互作用下的电迁移失效时间和应力迁移失效时间，进而提高半导体器件的可靠性测试的准确性、可靠性以及半导体器件的可靠性测试结构的测试效率；此外，在进行任一测试时，不会对另一测试结构产生破坏，能够在半导体工艺中使用。
本发明还提供一种采用前述第二实施例的可靠性测试结构的半导体器件的可靠性测试方法，包括金属互连线电迁移测试和金属互连线应力迁移测试，以下将结合附图对本发明半导体器件的可靠性测试方法做具体描述。
参考图4，所述金属互连线电迁移测试包括：在第一金属层610施加第一测试电流且第二金属层620接地，或者，在第二金属层620施加第一测试电流且第一金属层610接地；使第一金属结构和金属线800以及相连通的第一导电插塞710和第二导电插塞720形成导电通路，测量第一金属层610和第二金属层620之间的第一初始电压值V1；通过所述第一测试电流值I1和第一初始电压值V1计算获得第一初始电阻值R1；
在第一测试电流条件下，提高待测试结构的测试环境温度直至达到第一测试温度T1；测量第一金属层610和第二金属层620之间随时间变化的第一测试电压值V2；通过所述第一测试电流值I1和第一测试电压值V2计算获得第一测试电阻值R2；当所述第一测试电阻值R2达到预设的第一参考电阻值Rt时，对应的时间为金属互连线电迁移失效时间；
所述金属互连线应力迁移测试包括：将待测试结构置于第二测试温度T2环境下，在第一连接金属层640远离所述第三金属层630第一端631的一端施加第二测试电流且第二连接金属层650远离所述第三金属层630第一端631的一端接地，或者，在第二连接金属层650远离所述第三金属层630第一端631的一端施加第二测试电流且第一连接金属层640远离所述第三金属层630第一端631的一端接地；使所述第二金属结构、金属线800以及相连通的第三导电插塞730形成导电通路，测量所述第一连接金属层640远离所述第三金属层630第一端631的一端和第二连接金属层650远离所述第三金属层630第一端631的一端之间的第二初始电压值V3；通过所述第二测试电流值I3和第二初始电压值V3计算获得第二初始电阻值R3；
使所述测试结构处于空载状态并对所述测试结构进行初次烘烤；
初次烘烤冷却后，在所述第二测试温度T2环境下再次施加第二测试电流、监测第二测试电压值V4、并获得第二测试电阻值R4，以及所述第二测试电阻值R4相对于所述第二初始电阻值R3的电阻值变化量△R，其中，计算获得所述电阻值变化量△R的公式为△R＝(R4-R3)/R3；
当所述电阻值变化量△R小于预设的第二参考变化量△Rt时，继续对所述测试结构进行烘烤并进一步获得继续烘烤后的电阻值变化量△R；
当所述电阻值变化量大于或等于预设的第二参考变化量△Rt时，判定金属互连线应力迁移失效，以对应的烘烤时间为金属互连线应力迁移失效时间。
本实施例中，所述第一测试电流值I1为0.5MA/cm2至4MA/cm2，所述第一测试温度T1为250℃至350℃，所述第一参考电阻值Rt为所述第一初始电阻值R1的110％至120％。
本实施例中，所述第二测试温度T2为100℃至250℃，对所述测试结构进行烘烤的步骤中，初次烘烤的时间为168小时，继续烘烤的时间包括500小时、1000小时和1500小时，所述第二参考变化量△Rt为8％至12％。
需要说明的是，本实施例以先进行金属互连线电迁移测试，再进行金属互连线应力迁移测试，在其他实施例中，还可以先进行金属互连线应力迁移测试，再进行金属互连线电迁移测试，所述金属互连线电迁移测试和金属互连线应力迁移测试的测试顺序对测试结果的影响较小。
本发明采用前述第二实施例的半导体器件的可靠性测试结构进行半导体器件的可靠性测试方法，可以评估金属互连线电迁移及金属互连线应力迁移对金属互连线相互作用下的电迁移失效时间和应力迁移失效时间，进而提高半导体器件的可靠性测试的准确性、可靠性以及半导体器件的可靠性测试结构的测试效率；此外，在进行任一测试时，不会对另一测试结构产生破坏，能够在半导体工艺中使用。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体器件的可靠性测试结构，其特征在于，包括：
半导体衬底；
覆盖所述半导体衬底的第一介质层；
位于所述第一介质层内且贯穿其厚度的第一金属结构和第二金属结构，所述第一件金属结构和第二金属结构通过所述第一介质层相互隔离，所述第一金属结构包括分立的第一金属层和第二金属层，所述第二金属结构位于所述分立的第一金属层和第二金属层之间；
覆盖所述第一介质层、第一金属结构和第二金属结构的第二介质层；
位于所述第二介质层中的第一导电插塞、第二导电插塞以及位于第一导电插塞与第二导电插塞之间的多个第三导电插塞，所述第一导电插塞与所述第一金属层相连，所述第二导电插塞与所述第二金属层相连，所述第三导电插塞与所述第二金属结构相连；
位于所述第二介质层表面的金属线，所述金属线横跨所述第一金属结构和第二金属结构，且与所述第一导电插塞、第二导电插塞和第三导电插塞均相连；
所述第一金属结构、第一导电插塞、第二导电插塞和金属线构成金属互连线电迁移测试结构，所述第二金属结构、第三导电插塞和金属线构成金属互连线应力迁移测试结构。
2.如权利要求1所述的半导体器件的可靠性测试结构，其特征在于，所述第一金属结构、第二金属结构和金属线的材料为Cu、Al或W。
3.如权利要求1所述的半导体器件的可靠性测试结构，其特征在于，所述第一导电插塞、第二导电插塞和第三导电插塞的材料为Cu或W。
4.如权利要求1所述的半导体器件的可靠性测试结构，其特征在于，所述第二金属结构包括：
平行于半导体衬底方向间隔排列的多个第三金属层，所述多个第三金属层通过所述第一介质层相互隔离，所述第三金属层包括第一端和第二端；
与所述第三金属层相垂直的第一连接金属层和第二连接金属层，所述多个第三金属层位于所述第一连接金属层和第二连接金属层之间，所述第一连接金属层与所述第三金属层的第一端相连接，所述第二连接金属层与所述第三金属层的第二端相连接。
5.如权利要求4所述的半导体器件的可靠性测试结构，其特征在于，所述第三金属层与所述金属线相垂直，且所述第三金属层的第一端和第二端位于所述金属线的两侧。
6.如权利要求4所述的半导体器件的可靠性测试结构，其特征在于，所述第一导电插塞的数量为一个，所述第二导电插塞的数量为一个；
所述第三导电插塞的数量为多个，所述第三导电插塞与所述多个第三金属层一一对应。
7.如权利要求1所述的半导体器件的可靠性测试结构，其特征在于，所述第二金属结构包括：平行于半导体衬底方向间隔排列的多个第三金属层，所述多个第三金属层通过所述第一介质层相互隔离，所述第三金属层包括第一端和第二端，所述第二端与所述第三导电插塞相连接；
与所述第三金属层相垂直的第一连接金属层、第二连接金属层和第三连接金属层，所述第一连接金属层与靠近所述第一金属层一侧的第三金属层的第一端相连接，所述第二连接金属层与靠近所述第二金属层一侧的第三金属层的第一端相连接，所述第三连接金属层连接剩余相邻两个第三金属层的第一端。
8.如权利要求7所述的半导体器件的可靠性测试结构，其特征在于，所述第三金属层与所述金属线相垂直。
9.如权利要求7所述的半导体器件的可靠性测试结构，其特征在于，所述第一导电插塞的数量为一个，所述第二导电插塞的数量为一个；
所述第三导电插塞的数量为多个，所述第三导电插塞与所述多个第三金属层一一对应。
10.一种采用如权利要求4至6任一项所述的可靠性测试结构的半导体器件的可靠性测试方法，其特征在于，包括金属互连线电迁移测试和金属互连线应力迁移测试；
所述金属互连线电迁移测试包括：在第一金属层加载第一测试电流且第二金属层接地，或者，在第二金属层施加第一测试电流且第一金属层接地；使第一金属结构和金属线以及相连通的第一导电插塞和第二导电插塞形成导电通路，测量第一金属层和第二金属层之间的第一初始电压值；通过所述第一测试电流值和第一初始电压值计算获得第一初始电阻值；
在第一测试电流条件下，提高待测试结构的测试环境温度直至达到第一测试温度；测量第一金属层和第二金属层之间随时间变化的第一测试电压值；通过所述第一测试电流值和第一测试电压值计算获得第一测试电阻值；当所述第一测试电阻值达到预设的第一参考电阻值时，对应的时间为金属互连线电迁移失效时间；
所述金属互连线应力迁移测试包括：将待测试结构置于第二测试温度环境下，在第一连接金属层施加第二测试电流，金属线一端接地，测量所述金属线另一端与第二连接金属层之间的第二初始电压值；或者，在第二连接金属层施加第二测试电流，金属线一端接地，测量所述金属线另一端与第一连接金属层之间的第二初始电压值，使所述第二金属结构和金属线以及相连通的第三导电插塞形成导电通路；通过所述第二测试电流值和第二初始电压值计算获得第二初始电阻值；
使所述测试结构处于空载状态并对所述测试结构进行初次烘烤；
初次烘烤冷却后，在所述第二测试温度环境下再次施加第二测试电流、监测第二测试电压值、并获得第二测试电阻值，以及所述第二测试电阻值相对于所述第二初始电阻值的电阻值变化量；
当所述电阻值变化量小于预设的第二参考变化量时，继续对所述测试结构进行烘烤并进一步获得继续烘烤后的电阻值变化量；
当所述电阻值变化量大于或等于预设的第二参考变化量时，判定金属互连线应力迁移失效，以对应的烘烤时间为金属互连线应力迁移失效时间。
11.如权利要求10所述的半导体器件的可靠性测试方法，其特征在于，所述第一测试电流的电流值为0.5MA/cm2至4MA/cm2，所述第一测试温度为250℃至350℃，所述第一参考电阻值为所述第一初始电阻值的110％至120％。
12.如权利要求10所述的半导体器件的可靠性测试方法，其特征在于，所述第二测试温度为100℃至250℃，对所述测试结构进行烘烤的步骤中，初次烘烤的时间为168小时，继续烘烤的时间包括500小时、1000小时和1500小时，所述第二测试电阻值变化量为8％至12％。
13.一种采用如权利要求7至9任一项所述的可靠性测试结构的半导体器件的可靠性测试方法，其特征在于，包括金属互连线电迁移测试和金属互连线应力迁移测试；
所述金属互连线电迁移测试包括：在第一金属层加载第一测试电流且第二金属层接地，或者，在第二金属层施加第一测试电流且第一金属层接地；使第一金属结构和金属线以及相连通的第一导电插塞和第二导电插塞形成导电通路，测量第一金属层和第二金属层之间的第一初始电压值；通过所述第一测试电流值和第一初始电压值计算获得第一初始电阻值；
在第一测试电流条件下，提高待测试结构的测试环境温度直至达到第一测试温度；测量第一金属层和第二金属层之间随时间变化的第一测试电压值；通过所述第一测试电流值和第一测试电压值计算获得第一测试电阻值；当所述第一测试电阻值达到预设的第一参考电阻值时，对应的时间为金属互连线电迁移失效时间；
所述金属互连线应力迁移测试包括：将待测试结构置于第二测试温度环境下，在第一连接金属层加载第二测试电流且第二连接金属层接地；或者，在第二连接金属层施加第二测试电流且第一连接金属层接地；使所述第二金属结构和金属线以及相连通的第三导电插塞形成导电通路，测量所述第一连接金属层和第二连接金属层之间的第二初始电压值；通过所述第二测试电流值和第二初始电压值计算获得第二初始电阻值；
使所述测试结构处于空载状态并对所述测试结构进行初次烘烤；
初次烘烤冷却后，在所述第二测试温度环境下再次施加第二测试电流、监测第二测试电压值、并获得第二测试电阻值，以及所述第二测试电阻值相对于所述第二初始电阻值的电阻值变化量；
当所述电阻值变化量小于预设的第二参考变化量时，继续对所述测试结构进行烘烤并进一步获得继续烘烤后的电阻值变化量；
当所述电阻值变化量大于或等于预设的第二参考变化量时，判定金属互连线应力迁移失效，以对应的烘烤时间为金属互连线应力迁移失效时间。
14.如权利要求13所述的半导体器件的可靠性测试方法，其特征在于，所述第一测试电流的电流值为0.5MA/cm2至4MA/cm2，所述第一测试温度为250℃至350℃，所述第一参考电阻值为所述第一初始电阻值的110％至120％。
15.如权利要求13所述的半导体器件的可靠性测试方法，其特征在于，所述第二测试温度为100℃至250℃，对所述测试结构进行烘烤的步骤中，初次烘烤的时间为168小时，继续烘烤的时间包括500小时、1000小时和1500小时，所述第二测试电阻值变化量为8％至12％。
CN201510746428.5A 2015-11-05 2015-11-05 半导体器件的可靠性测试结构及其测试方法 Active CN106684008B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510746428.5A CN106684008B (zh) 2015-11-05 2015-11-05 半导体器件的可靠性测试结构及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510746428.5A CN106684008B (zh) 2015-11-05 2015-11-05 半导体器件的可靠性测试结构及其测试方法

Publications (2)

Publication Number Publication Date
CN106684008A true CN106684008A (zh) 2017-05-17
CN106684008B CN106684008B (zh) 2019-09-27

Family

ID=58857899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510746428.5A Active CN106684008B (zh) 2015-11-05 2015-11-05 半导体器件的可靠性测试结构及其测试方法

Country Status (1)

Country Link
CN (1) CN106684008B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369632A (zh) * 2017-07-12 2017-11-21 欧阳慧琳 一种未封装功率器件芯片的可靠性测试方法和系统
CN107607214A (zh) * 2017-09-13 2018-01-19 上海华力微电子有限公司 一种温度的测量方法及电迁移的测试方法
CN108766957A (zh) * 2018-06-20 2018-11-06 上海华虹宏力半导体制造有限公司 半导体测试结构及半导体结构
CN112420671A (zh) * 2020-11-10 2021-02-26 普迪飞半导体技术(上海)有限公司 一种正交形栅测试结构及测试装置及方法及系统
CN112834911A (zh) * 2021-01-06 2021-05-25 上海燧原智能科技有限公司 一种电迁移测试方法、装置、设备及存储介质
CN115274594A (zh) * 2022-09-19 2022-11-01 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162254A (ja) * 1995-12-12 1997-06-20 Matsushita Electron Corp 金属配線の信頼性試験方法及び試験回路
US20040124865A1 (en) * 2002-12-26 2004-07-01 Chuang Kun Fu Method and structure for wafer-level reliability electromigration and stress migration test by isothermal heater
US6867056B1 (en) * 2002-10-30 2005-03-15 Advanced Micro Devices, Inc. System and method for current-enhanced stress-migration testing of interconnect
CN1714299A (zh) * 2002-11-23 2005-12-28 因芬尼昂技术股份公司 检测应力迁移性质的装置及方法
CN1982901A (zh) * 2005-12-13 2007-06-20 上海华虹Nec电子有限公司 一种金属互连线电迁移的测试结构及方法
CN201022075Y (zh) * 2006-12-28 2008-02-13 中芯国际集成电路制造(上海)有限公司 电子迁移率测试结构
CN101383308A (zh) * 2007-09-04 2009-03-11 台湾积体电路制造股份有限公司 测量互连特性的方法及结构
CN102655137A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 电迁移测试结构
CN104576613A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 电迁移测试方法及结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162254A (ja) * 1995-12-12 1997-06-20 Matsushita Electron Corp 金属配線の信頼性試験方法及び試験回路
US6867056B1 (en) * 2002-10-30 2005-03-15 Advanced Micro Devices, Inc. System and method for current-enhanced stress-migration testing of interconnect
CN1714299A (zh) * 2002-11-23 2005-12-28 因芬尼昂技术股份公司 检测应力迁移性质的装置及方法
US20040124865A1 (en) * 2002-12-26 2004-07-01 Chuang Kun Fu Method and structure for wafer-level reliability electromigration and stress migration test by isothermal heater
CN1982901A (zh) * 2005-12-13 2007-06-20 上海华虹Nec电子有限公司 一种金属互连线电迁移的测试结构及方法
CN201022075Y (zh) * 2006-12-28 2008-02-13 中芯国际集成电路制造(上海)有限公司 电子迁移率测试结构
CN101383308A (zh) * 2007-09-04 2009-03-11 台湾积体电路制造股份有限公司 测量互连特性的方法及结构
CN102655137A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 电迁移测试结构
CN104576613A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 电迁移测试方法及结构

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369632A (zh) * 2017-07-12 2017-11-21 欧阳慧琳 一种未封装功率器件芯片的可靠性测试方法和系统
CN107607214A (zh) * 2017-09-13 2018-01-19 上海华力微电子有限公司 一种温度的测量方法及电迁移的测试方法
CN107607214B (zh) * 2017-09-13 2019-12-24 上海华力微电子有限公司 一种温度的测量方法及电迁移的测试方法
CN108766957A (zh) * 2018-06-20 2018-11-06 上海华虹宏力半导体制造有限公司 半导体测试结构及半导体结构
CN112420671A (zh) * 2020-11-10 2021-02-26 普迪飞半导体技术(上海)有限公司 一种正交形栅测试结构及测试装置及方法及系统
CN112420671B (zh) * 2020-11-10 2022-07-26 普迪飞半导体技术(上海)有限公司 一种正交形栅测试结构及测试装置及方法及系统
CN112834911A (zh) * 2021-01-06 2021-05-25 上海燧原智能科技有限公司 一种电迁移测试方法、装置、设备及存储介质
CN112834911B (zh) * 2021-01-06 2022-05-03 上海燧原智能科技有限公司 一种电迁移测试方法、装置、设备及存储介质
CN115274594A (zh) * 2022-09-19 2022-11-01 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Also Published As

Publication number Publication date
CN106684008B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN106684008A (zh) 半导体器件的可靠性测试结构及其测试方法
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US6320201B1 (en) Semiconductor reliability test chip
US6028324A (en) Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US20110074459A1 (en) Structure and method for semiconductor testing
US8853693B2 (en) Test structure for determination of TSV depth
US8323991B2 (en) Method for detecting stress migration properties
US20070210306A1 (en) Test pattern for measuring contact short at first metal level
Li et al. Electrical characterization method to study barrier integrity in 3D through-silicon vias
US20070013363A1 (en) Test structure design for reliability test
US6897475B2 (en) Test structure and related methods for evaluating stress-induced voiding
CN102082107B (zh) 芯片测温方法
CN110400788B (zh) 一种检查半导体器件设计规则的测试结构及测试方法
CN102621468B (zh) 电阻温度系数的检测结构及检测方法
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
CN103943606B (zh) 一种半导体器件中缺陷的检测结构及检测方法
CN104183574B (zh) 半导体测试结构及测试方法
Croes et al. Reliability concerns in copper TSV's: Methods and results
CN105206600B (zh) 半导体测试结构
KR102463139B1 (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
CN104345253B (zh) 一种tddb的测试结构及测试方法
TWI619186B (zh) 用於監測半導體製造之方法及裝置
CN104332459B (zh) 一种接触孔可靠性测试装置
CN104752247A (zh) 一种金属桥连缺陷的检测结构以及制备方法
US9524916B2 (en) Structures and methods for determining TDDB reliability at reduced spacings using the structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant