CN101383308A - 测量互连特性的方法及结构 - Google Patents
测量互连特性的方法及结构 Download PDFInfo
- Publication number
- CN101383308A CN101383308A CN200810211802.1A CN200810211802A CN101383308A CN 101383308 A CN101383308 A CN 101383308A CN 200810211802 A CN200810211802 A CN 200810211802A CN 101383308 A CN101383308 A CN 101383308A
- Authority
- CN
- China
- Prior art keywords
- resistance
- interconnecting test
- metal wire
- pad
- interconnecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
- G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明提供了一种测量互连特性的方法。此方法包含下列步骤:提供多个互连测试图案。在多个互连测试图案平行连接处形成垫。在多个互连测试图案中的至少一个与垫之间形成至少一个电阻。通过施加电流、电压、和/或机构应力至此垫以测量所述多个互连测试图案的特性。
Description
技术领域
本发明涉及测量互连特性的方法及结构,特别是指具有静电放电(electrostatic discharge,ESD)防护,更准确测量互连特性的方法及结构。
背景技术
集成电路典型地以多层图案金属化制成,通过介电层间而电分离,介电层间在选择位置包含介层孔以提供图案金属化层之间的电连接。此图案金属化层构成集成电路组件间的互连。在不断的努力下,当集成电路达到更小尺寸,提供增强表现(如增强组件速度,以及在特定区域内有更多功能)的同时,互联机的宽度变得更窄,因而使得它们变得更易受有害效应的影响,例如电迁移、及应力迁移。
电迁移是指材料的大量迁移。应力迁移是指互连材料因应出现于互连中的机构应力梯度的大量迁移。机构应力梯度起因于热扩散系数的不协调,以及介于导电浇道(runner)及其周围(如在其上面,和/或在其下面)介电材料间的屈从不协调。
改善电迁移、应力迁移、及其它互连特性的要点在于测量这些效应的方法。典型的互连测试结构为测试线,具有例如30个样本。因此每个样本代表3.3%的累计失败率。然而互连的质量(例如使用寿命)是基于0.1%的失败率来预估的,因此预估是以外推来完成预估。然而与实际情形相比,已发现这样是不太准确。
除此之外,当互联机的宽度变小后,介于互连测试图案,及用于施加电流、电压、和/或机构应力,连接互连测试图案至垫的线之间,宽度的差异会更明显。因此,由静电放电所引起的电流会耗尽互连测试图案。
因此,需要一种具有静电放电防护,更准确测量互连特性的方法及结构。
发明内容
本发明的一个方面是提供一种具有静电放电防护,更准确测量互连特性的方法及结构。
本发明的另一方面是提供一种用于测量互连特性的方法。此方法包含下列步骤:提供多个互连测试图案。形成多个互连测试图案所平行连接的垫。在多个互连测试图案中的至少一个与垫之间形成至少一个电阻。通过施加电流、电压、和/或机构应力至此垫而测量多个互连测试图案的特性。
提供上述多个互连测试图案的步骤可包含:提供具有第一宽度的第一金属线。所述多个互连测试图案可通过具有第二宽度的第二金属线连接至垫,且第二宽度大于第一宽度至少三倍。
形成上述至少一个电阻的步骤可包含:在第一金属线与第二金属线之间形成至少一个电阻。形成至少一个电阻的步骤可包含:在第二金属线与垫之间形成至少一个电阻。
形成上述至少一个电阻的步骤可包含下列步骤:形成电阻区。形成第一接点,以连接多个互连测试图案中的至少一个至电阻区。形成连接垫至电阻区的第二接点。形成电阻区的步骤可包含形成多晶硅基(polysilicon-based)区。
形成上述至少一个电阻的步骤可包含:形成一端连接多个互连测试图案中的至少一个,另一端连接垫的卷绕金属线。形成至少一个电阻的步骤可包含形成具有介于100~5000Ω电阻值中的至少一个电阻。
测量上述特性的步骤包含测量电迁移、应力迁移、或其组合。测量特性步骤包含检测多个互连测试图案的电阻变化。
本发明的另一方面提供一种用于测量互连特性的互连测试结构。此互连测试结构包含:多个互连测试图案、垫、及介于多个互连测试图案中的至少一个与垫之间的至少一个电阻。多个互连测试图案平行连接至垫。通过施加电流、电压、和/或机构应力至垫,而测量多个互连测试图案的特性。
上述多个互连测试图案可包含具有第一宽度的第一金属线。多个互连测试图案可通过具有第二宽度的第二金属线连接至垫,且第二宽度大于第一宽度至少三倍。
上述至少一个电阻可位于第一金属线与第二金属线之间。所述至少一个电阻可位于第二金属线与垫之间。
上述至少一个电阻可包含电阻区、第一接点、及第二接点。第一接点连接多个互连测试图案中的至少一个至电阻区。第二接点连接垫至电阻区。电阻区可包含以多晶硅为主的材料。
上述至少一个电阻可包含一端连接多个互连测试图案中的至少一个,另一端连接垫的卷绕金属线。至少一个此电阻可具有介于100~5000Ω的电阻值。
上述多个互连测试图案的特性可包含电迁移、应力迁移、或其组合。可通过检测多个互连测试图案的电阻变化来测量此特性。
附图说明
图1A是根据本发明示出了第一实施例的互连测试结构的视图。
图1B是第一实施例中一个电阻的示例性结构的横截面图。
图1C是第一实施例中另一电阻的示例性结构的俯视图。
图2A是根据本发明示出第二实施例的互连测试结构的视图。
图2B是第二实施例中一个电阻的示例性结构的横截面图。
图3A是根据本发明示出了第三实施例的互连测试结构的视图。
图3B是第三实施例中一个电阻的示例性结构的横截面图。
图3C是第三实施例中另一电阻的示例性结构的俯视图。
图4A是根据本发明示出了第四实施例的互连测试结构的视图。
图4B是第四实施例中一个电阻的示例性结构的横截面图。
图5A示出了本发明中一个互连测试图案的示例性俯视图。
图5B示出了本发明中一个互连测试图案的示例性横截面图。
具体实施方式
参照图1A,其中示出了根据本发明第一实施例的互连测试结构100。为了形成互连测试结构100以测量互连特性,需提供多个互连测试图案102。形成垫104。且在多个互连测试图案102与垫104之间形成至少一个电阻106。多个互连测试图案102平行连接至垫104。通过施加电流、电压、和/或机构应力至垫104而测量多个互连测试图案102的特性。
假设互连测试图案102各具有30个样本,且有多个(例如35个)互连测试图案102平行连接至垫104,所以每个样本代表小于0.1%的累计失败率。因此可获得真实且更准确的测量。此外,介于互连测试图案102与垫104之间的电阻106,可避免互连测试图案102因静电放电所引起的电流而被耗尽。多个互连测试图案102的特性可包含电迁移、应力迁移、或其组合。可通过检测多个互连测试图案102的电阻变化来测量此特性。电阻106可具有介于100~5000Ω电阻值。虽然电阻106在图1A中只示出位于互连测试图案102与一个垫104之间,但电阻106也可出现于互连测试图案102与另一垫104之间。
在本实施例中,多个互连测试图案102包含具有第一宽度的第一金属线108。多个互连测试图案102可通过具有第二宽度的第二金属线110连接至垫104,且第二宽度大于第一宽度至少三倍。第一金属线108及第二金属线110可由钨、铝、铜、及以上的结合物所构成的群组所选出的材料制成。
在本实施例中,至少一个电阻106位于第一金属线108中。图1B示出了第一实施例中电阻106的示例性结构。电阻106可包含电阻区112、第一接点114、及第二接点116。第一接点114连接多个互连测试图案102中的至少一个至电阻区112。第二接点116通过第一金属线108及第二金属线110连接垫104至电阻区112。电阻区112可包含多晶硅基(polysilicon-based)区,例如多晶硅、或掺杂多晶硅、或抗保护氧化物(resist protective oxide,RPO)。第一接点114及第二接点116可由钨、铝、铜、及以上的结合物所构成的群组所选出的材料制成。
图1C是第一实施例中电阻106的另一示例性结构的俯视图。电阻106可通过卷绕第一金属线108形成,其中第一金属线108的一端连接多个互连测试图案102中的至少一个,另一端通过第二金属线110连接垫104。
参照图2A,其中示出了根据本发明第二实施例的互连测试结构200。互连测试结构200包含多个互连测试图案202、垫204、及多个互连测试图案202与垫204之间的至少一个电阻206。多个互连测试图案202平行连接至垫204。通过施加电流、电压、和/或机构应力至垫204而测量多个互连测试图案202的特性。
互连测试结构200相似于图1A中的互连测试结构100,除了电阻206介于具有第一宽度的第一金属线208与具有第二宽度的第二金属线210之间。第二宽度仍是大于第一宽度至少三倍。虽然电阻206在图2A中只示出位于互连测试图案202与一个垫204之间,但电阻206也可出现于互连测试图案202与另一垫204之间。第一金属线208及第二金属线210可由钨、铝、铜、及以上的结合物所构成的群组所选出的材料制成。
图2B示出了第二实施例中电阻206的示例性结构。电阻206可包含电阻区212、第一接点214、及第二接点216。第一接点214通过第一金属线208连接多个互连测试图案202中的至少一个至电阻区212。第二接点216通过介层孔218及第二金属线210连接垫204至电阻区212。电阻区212可包含多晶硅基区,例如多晶硅、或掺杂多晶硅、或抗保护氧化物。第一接点214及第二接点216可由钨、铝、铜、及以上的结合物所构成的群组所选出的材料制成。
参照图3A,其中示出了根据本发明第三实施例的互连测试结构300。互连测试结构300包含多个互连测试图案302、垫304、及多个互连测试图案302与垫304之间的至少一个电阻306。多个互连测试图案302平行连接至垫304。通过施加电流、电压、和/或机构应力至垫304而测量多个互连测试图案302的特性。
互连测试结构300相似于图1A中的互连测试结构100,除了电阻306位于具有第二宽度的第二金属线310中。第一金属线308包含在多个互连测试图案302中,且第二宽度仍是大于第一金属线308的第一宽度至少三倍。虽然电阻306在图3A中只示出位于互连测试图案302与一个垫304之间,但电阻306也可出现于互连测试图案302与另一垫304之间。第一金属线308及第二金属线310可由钨、铝、铜、及以上的结合物所构成的群组所选出的材料制成。
图3B示出了第三实施例中电阻306的示例性结构。电阻306可包含电阻区312、第一接点314、及第二接点316。第一接点314通过介层孔318、第二金属线310、及第一金属线308连接多个互连测试图案302中的至少一个至电阻区312。第二接点316通过介层孔318及第二金属线310连接垫304至电阻区312。电阻区312可包含多晶硅基区,例如多晶硅、或掺杂多晶硅、或抗保护氧化物。第一接点314及第二接点316可由钨、铝、铜、及以上的结合物所构成的群组所选出的材料制成。
图3C是第三实施例中电阻306的另一示例性结构的俯视图。电阻306可通过卷绕第二金属线310形成,其中第二金属线310的一端通过第一金属线308连接多个互连测试图案302中的至少一个,另一端连接垫304。
参照图4A,示出了根据本发明第四实施例的互连测试结构400。互连测试结构400包含多个互连测试图案402、垫404、及多个互连测试图案402与垫404之间的至少一个电阻406。多个互连测试图案402平行连接至垫404。通过施加电流、电压、和/或机构应力至垫404而测量多个互连测试图案402的特性。
互连测试结构400相似于图1A中的互连测试结构100,除了电阻406位于具有第二宽度的第二金属线410中。第一金属线408包含在多个互连测试图案402中,且第二宽度仍是大于第一金属线408的第一宽度至少三倍。虽然电阻406在图4A中只示出位于互连测试图案402与一个垫404之间,但电阻406也可出现于互连测试图案402与另一垫404之间。第一金属线408及第二金属线410可由钨、铝、铜、及以上的结合物所构成的群组所选出的材料制成。
图4B示出了第四实施例中电阻406的示例性结构。电阻406可包含电阻区412、第一接点414、及第二接点416。第一接点414通过介层孔418、第二金属线410、及第一金属线408连接多个互连测试图案402中的至少一个至电阻区412。第二接点416通过介层孔418、第二金属线410、及第一金属线408连接垫404至电阻区412。电阻区412可包含多晶硅基区,例如多晶硅、或掺杂多晶硅、或抗保护氧化物。第一接点414及第二接点416可由钨、铝、铜、及以上的结合物所构成的群组所选出的材料制成。
参照图5A及5B,分别示出了本发明中互连测试图案502的示例性俯视图及示例性横截面图。在图5A中,互连测试图案502可为包含第一金属线508的简易的直线,或任何其它要求的形态。图5B中互连测试图案502可由第一金属线508组成,通过介层孔518及第二金属线510连接至垫504。
以上描述仅限于优选实施例,而非限制本发明的范围。任何其它等同于本发明所揭示的精神下所实施的改变或调整皆应被包含于所附申请权利要求的保护范围内。
Claims (20)
1.一种测量互连特性的方法,包含:
提供多个互连测试图案;
形成垫,其中所述多个互连测试图案平行连接至所述垫;
形成至少一个电阻,介于所述多个互连测试图案中的至少一个与所述垫之间;以及
通过施加电流、电压、和/或机构应力至所述垫而测量所述多个互连测试图案的特性。
2.根据权利要求1所述的方法,其中,提供多个互连测试图案的所述步骤包含:提供具有第一宽度的第一金属线,所述多个互连测试图案通过具有第二宽度的第二金属线连接至所述垫,且所述第二宽度大于所述第一宽度至少三倍。
3.根据权利要求2所述的方法,其中,形成至少一个电阻的所述步骤包含:在所述第一金属线与所述第二金属线之间形成至少一个电阻。
4.根据权利要求2所述的方法,其中,形成至少一个电阻的所述步骤包含:在所述第二金属线与所述垫之间形成至少一个电阻。
5.根据权利要求1所述的方法,其中,形成至少一个电阻的所述步骤包含:
形成电阻区;
形成第一接点,以连接所述多个互连测试图案中的至少一个至所述电阻区;以及
形成第二接点,以连接所述垫至所述电阻区。
6.根据权利要求5所述的方法,其中,形成电阻区的所述步骤包含形成多晶硅基区。
7.根据权利要求1所述的方法,其中,形成至少一个电阻的所述步骤包含:
形成卷绕金属线,所述卷绕金属线一端连接所述多个互连测试图案中的至少一个,另一端连接所述垫。
8.根据权利要求1所述的方法,其中,测量所述特性的所述步骤包含测量电迁移、应力迁移、或其组合。
9.根据权利要求1所述的方法,其中,测量所述特性的所述步骤包含检测所述多个互连测试图案的电阻变化。
10.根据权利要求1所述的方法,其中,形成至少一个电阻的所述步骤包含形成具有介于100~5000Ω电阻值的至少一个电阻。
11.一种测量互连特性的互连测试结构,包含:
多个互连测试图案;
垫,其中所述多个互连测试图案平行连接至所述垫;以及
至少一个电阻,介于所述多个互连测试图案中的至少一个与所述垫之间;
其中通过施加电流、电压、和/或机构应力至所述垫,而测量所述多个互连测试图案的特性。
12.根据权利要求11所述的互连测试结构,其中,所述多个互连测试图案包含具有第一宽度的第一金属线,所述多个互连测试图案通过具有第二宽度的第二金属线连接至所述垫,且所述第二宽度大于所述第一宽度至少三倍。
13.根据权利要求12所述的互连测试结构,其中,至少一个所述电阻位于所述第一金属线与所述第二金属线之间。
14.根据权利要求12所述的互连测试结构,其中,至少一个所述电阻位于所述第二金属线与所述垫之间。
15.根据权利要求11所述的互连测试结构,其中,至少一个所述电阻包含:
电阻区;
第一接点,以连接所述多个互连测试图案中的至少一个至所述电阻区;以及
第二接点,以连接所述垫至所述电阻区。
16.根据权利要求15所述的互连测试结构,其中,所述电阻区包含以多晶硅为主的材料。
17.根据权利要求11所述的互连测试结构,其中,至少一个所述电阻包含:
卷绕金属线,所述卷绕金属线一端连接所述多个互连测试图案中的至少一个,另一端连接所述垫。
18.根据权利要求11所述的互连测试结构,其中,所述特性包含电迁移、应力迁移、或其组合。
19.根据权利要求11所述的互连测试结构,其中,可通过检测所述多个互连测试图案的电阻变化,来测量所述特性。
20.根据权利要求11所述的互连测试结构,其中,至少一个所述电阻具有介于100~5000Ω的电阻值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/849,836 US7646207B2 (en) | 2007-09-04 | 2007-09-04 | Method for measuring a property of interconnections and structure for the same |
US11/849,836 | 2007-09-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101383308A true CN101383308A (zh) | 2009-03-11 |
Family
ID=40406445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810211802.1A Pending CN101383308A (zh) | 2007-09-04 | 2008-09-03 | 测量互连特性的方法及结构 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7646207B2 (zh) |
CN (1) | CN101383308A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103367323A (zh) * | 2012-03-31 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 检测版图结构及检测方法 |
CN103456718A (zh) * | 2012-06-05 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 金属互连线电迁移测试结构 |
CN102044526B (zh) * | 2009-10-16 | 2014-05-21 | 无锡华润上华半导体有限公司 | 一种电迁移监控结构 |
CN104835802A (zh) * | 2014-02-07 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 电迁移结构和电迁移测试方法 |
CN104900629A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 一种检测偏移的测试结构 |
CN106449462A (zh) * | 2016-11-17 | 2017-02-22 | 上海华力微电子有限公司 | 电迁移测试结构 |
CN106684008A (zh) * | 2015-11-05 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的可靠性测试结构及其测试方法 |
CN109742066A (zh) * | 2018-12-29 | 2019-05-10 | 上海华力集成电路制造有限公司 | 电迁移测试结构及测试方法 |
CN110058486A (zh) * | 2019-03-26 | 2019-07-26 | 云谷(固安)科技有限公司 | 掩膜板组件及掩膜板组件拼接精度的检测方法 |
WO2024001883A1 (zh) * | 2022-06-30 | 2024-01-04 | 深圳市中兴微电子技术有限公司 | 互连结构阻抗测量电路、测量装置及测量方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888672B2 (en) * | 2002-11-23 | 2011-02-15 | Infineon Technologies Ag | Device for detecting stress migration properties |
JP4789747B2 (ja) * | 2006-08-15 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその下層導電パターンのシート抵抗の測定方法 |
US7851237B2 (en) * | 2007-02-23 | 2010-12-14 | Infineon Technologies Ag | Semiconductor device test structures and methods |
US10170461B2 (en) | 2015-11-16 | 2019-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD hard backend structures in nanometer dimension |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6001663A (en) * | 1995-06-07 | 1999-12-14 | Advanced Micro Devices, Inc. | Apparatus for detecting defect sizes in polysilicon and source-drain semiconductor devices and method for making the same |
KR100414223B1 (ko) * | 2001-07-24 | 2004-01-07 | 삼성전자주식회사 | 집적 회로 배선의 절연 신뢰성 검사 장치 |
DE10214885C1 (de) * | 2002-04-04 | 2003-11-20 | Infineon Technologies Ag | Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung |
KR20070087846A (ko) * | 2005-12-28 | 2007-08-29 | 동부일렉트로닉스 주식회사 | 연결배선의 지연시간 특성 분석용 테스트 패턴 및 테스트패턴을 이용한 지연시간 특성 분석방법 |
DE102006025351B4 (de) * | 2006-05-31 | 2013-04-04 | Globalfoundries Inc. | Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren |
KR100761763B1 (ko) * | 2006-09-11 | 2007-09-28 | 삼성전자주식회사 | 테스트 패턴 및 이를 이용한 결함 모니터링 방법 |
-
2007
- 2007-09-04 US US11/849,836 patent/US7646207B2/en not_active Expired - Fee Related
-
2008
- 2008-09-03 CN CN200810211802.1A patent/CN101383308A/zh active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044526B (zh) * | 2009-10-16 | 2014-05-21 | 无锡华润上华半导体有限公司 | 一种电迁移监控结构 |
CN103367323A (zh) * | 2012-03-31 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 检测版图结构及检测方法 |
CN103367323B (zh) * | 2012-03-31 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 检测版图结构及检测方法 |
CN103456718A (zh) * | 2012-06-05 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 金属互连线电迁移测试结构 |
CN103456718B (zh) * | 2012-06-05 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 金属互连线电迁移测试结构 |
CN104835802A (zh) * | 2014-02-07 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 电迁移结构和电迁移测试方法 |
CN104900629A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 一种检测偏移的测试结构 |
CN104900629B (zh) * | 2014-03-04 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 一种检测偏移的测试结构 |
CN106684008A (zh) * | 2015-11-05 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的可靠性测试结构及其测试方法 |
CN106684008B (zh) * | 2015-11-05 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的可靠性测试结构及其测试方法 |
CN106449462A (zh) * | 2016-11-17 | 2017-02-22 | 上海华力微电子有限公司 | 电迁移测试结构 |
CN109742066A (zh) * | 2018-12-29 | 2019-05-10 | 上海华力集成电路制造有限公司 | 电迁移测试结构及测试方法 |
CN109742066B (zh) * | 2018-12-29 | 2020-11-20 | 上海华力集成电路制造有限公司 | 电迁移测试结构及测试方法 |
CN110058486A (zh) * | 2019-03-26 | 2019-07-26 | 云谷(固安)科技有限公司 | 掩膜板组件及掩膜板组件拼接精度的检测方法 |
CN110058486B (zh) * | 2019-03-26 | 2022-06-28 | 云谷(固安)科技有限公司 | 掩膜板组件及掩膜板组件拼接精度的检测方法 |
WO2024001883A1 (zh) * | 2022-06-30 | 2024-01-04 | 深圳市中兴微电子技术有限公司 | 互连结构阻抗测量电路、测量装置及测量方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090058434A1 (en) | 2009-03-05 |
US7646207B2 (en) | 2010-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101383308A (zh) | 测量互连特性的方法及结构 | |
TWI601222B (zh) | 具有監控鏈與測試導線之積體電路測試結構 | |
TWI473231B (zh) | 具有改良電遷移特徵之積體電路之互連結構 | |
US9030216B2 (en) | Coaxial four-point probe for low resistance measurements | |
US8754655B2 (en) | Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration | |
US7934430B2 (en) | Die scale strain gauge | |
US10508958B2 (en) | Semiconductor pressure sensor with piezo-resistive portions with conductive shields | |
CN103187403B (zh) | 半导体失效分析结构及形成方法、检测失效时间的方法 | |
US20140145194A1 (en) | Semiconductor Device Components and Methods | |
CN112864131A (zh) | 电迁移测试结构及电迁移测试方法 | |
KR0180328B1 (ko) | 플러그 저항과 계면 저항을 분리하여 측정하는 방법과 그 테스트 패턴 | |
JP3420092B2 (ja) | 半導体信頼性評価装置とその評価方法 | |
JP3682151B2 (ja) | 配線評価方法および配線評価装置 | |
US6631646B1 (en) | Electrically insulated strain gage | |
CN101788642A (zh) | 测量金属通孔电阻的集成电路测试器件及其制造方法 | |
JP3741885B2 (ja) | 半導体素子の金属配線パッケージレベルテストパターン及びテスト方法 | |
US20040155316A1 (en) | Evaluation wiring pattern and evaluation method for evaluating reliability of semiconductor device, and semiconductor device having the same pattern | |
CN110617894B (zh) | 一种集成电路中金属线温度测量方法 | |
JP3464933B2 (ja) | 半導体用配線評価装置 | |
JP3944764B2 (ja) | 集積回路及び集積回路の製造方法 | |
US6835578B1 (en) | Test structure for differentiating the line and via contribution in stress migration | |
CN113471173B (zh) | 测试结构及测试方法 | |
TW565901B (en) | Interconnect layer structure for stress migration test and stress migration test method of interconnect layer | |
Andrei et al. | Long-term stability of metal lines, polysilicon gauges, and ohmic contacts for harsh-environment pressure sensors | |
JPH04324951A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090311 |