CN112420671A - 一种正交形栅测试结构及测试装置及方法及系统 - Google Patents

一种正交形栅测试结构及测试装置及方法及系统 Download PDF

Info

Publication number
CN112420671A
CN112420671A CN202011248393.XA CN202011248393A CN112420671A CN 112420671 A CN112420671 A CN 112420671A CN 202011248393 A CN202011248393 A CN 202011248393A CN 112420671 A CN112420671 A CN 112420671A
Authority
CN
China
Prior art keywords
metal
gate
current value
test
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011248393.XA
Other languages
English (en)
Other versions
CN112420671B (zh
Inventor
林均铭
吴澄
杨志国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pudifei Semiconductor Technology Shanghai Co ltd
Original Assignee
Pudifei Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pudifei Semiconductor Technology Shanghai Co ltd filed Critical Pudifei Semiconductor Technology Shanghai Co ltd
Priority to CN202011248393.XA priority Critical patent/CN112420671B/zh
Publication of CN112420671A publication Critical patent/CN112420671A/zh
Application granted granted Critical
Publication of CN112420671B publication Critical patent/CN112420671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本公开实施例中提供了一种正交形栅测试结构及测试装置及方法及系统，属于半导体器件测试技术领域，具体包括半导体基底，多个鳍层，控制栅和隔离栅，其中每两个控制栅之间，间隔预定个数的隔离栅；第一金属连线，第一接触孔，交替设置于控制栅的两侧，第一接触孔中沉积有金属层，用于连接相邻的两个鳍层，以使多个鳍层形成一正交形结构。本方案用于检测因制造工艺出现问题导致的接触孔填充缺陷，有效找出工艺缺陷，获得失效点的位点图，具有较高的集成度和可观测性，有利于用户准确预测晶圆的良率。

Description

一种正交形栅测试结构及测试装置及方法及系统
技术领域
本公开涉及半导体器件测试技术领域，尤其涉及一种正交形栅测试结构及测试装置及方法及系统。
背景技术
CV(Characterization Vehicle)芯片是芯片制造工艺研发工程中的测试芯片，通过在测试芯片中设计多种具有特殊功能的测试单元，以实现对芯片制造工艺中的各个工艺步骤进行有效的监控。在半导体器件制造过程中，为了保证器件的良率，半导体器件或者集成电路(IC)在每一步都要连续地进行测试。通常测试电路与实际的器件同时制作，通过采集并分析测试电路的测试数据，可以发现半导体工艺制程中的问题，从而及时调整工艺制程。此外，随着半导体技术的不断发展，单个芯片上的晶体管数量不断增加，在引入了鳍的制造工艺以后，连接晶体管、鳍和金属层的接触孔数量迅速增加，接触孔的填充也变得困难。因此，如何准确地检测鳍外延层或接触孔与金属层的开路或断路变得越来越重要。
现有技术中用于测试鳍式场效应晶体管工艺流程的CV芯片通常采用链式连接或者四端法的开尔文结构，例如，专利US7105856B1公开了一种链式和开尔文结构结合的测试结构，用来测量通孔的电阻值，但是它只适用于后端通孔的电阻测试，前端器件的开启需要额外的探针对栅门施压，此结构将不再适用。另外，它的集成度比较低，可观测性差，无法检测真实的工艺缺陷。
发明内容
有鉴于此，本公开实施例提供一种正交形栅测试结构及测试装置及方法及系统，至少部分解决现有技术中存在的问题。
上述技术方案具体包括：
一种正交形栅偏置开尔文测试结构，其中包括：
一半导体基底；
多个鳍层，所述鳍层平行排列于所述半导体基底上；
多个栅层，所述栅层平行排列于所述半导体基底上，垂直且覆盖所述鳍层，所述多个栅层包括控制栅和隔离栅，其中每两个所述控制栅之间，间隔预定个数的所述隔离栅；
第一金属连线，用于将每个所述控制栅电连接，所述第一金属连线还连接外部测试电路；
第一接触孔，交替设置于所述控制栅的两侧，所述第一接触孔呈长条形，所述第一接触孔中沉积有金属层，用于连接相邻的两个所述鳍层，以使多个所述鳍层形成一正交形结构；
第一通孔，设置于靠近所述控制栅两端的所述第一接触孔上；
第二金属连线，通过所述第一通孔将相邻所述控制栅同一端的所述第一接触孔电连接；
所述正交形结构的两端连接所述外部测试电路。
优选地，其中，还包括：
第二接触孔，设置于每个所述控制栅的一端；
第二通孔，设置于每个所述第二接触孔上；
所述第一金属连线通过所述第二接触孔和所述第二通孔将所述控制栅电连接。
优选地，其中，所述正交形结构的一端通过第三通孔与第三金属连线相连，所述正交形结构的另一端通过第四通孔与第四金属连线相连，所述第三金属连线和所述第四金属连线连接所述外部测试电路。
优选地，其中，所述外部测试电路包括第一金属盘、第二金属盘、第三金属盘以及选址电路，所述第一金属盘通过所述选址电路连接所述第一金属连线，所述第二金属盘通过所述选址电路连接所述第三金属连线，所述第三金属盘通过所述选址电路连接所述第四金属连线。
一种测试装置，用于检测接触孔缺陷，其中包括第一金属盘、第二金属盘、第三金属盘，选址电路以及阵列结构；
所述阵列结构包括多个阵列块，每个所述阵列块用于放置如权利要求1-4中任意一项所述的正交形栅偏置开尔文测试结构；
所述选址电路用于将所述第一金属盘、所述第二金属盘以及所述第三金属盘可选择的与所述阵列块以及所述阵列块中存放的所述正交形栅偏置开尔文测试结构相连通。
优选地，其中，所述正交形结构的一端通过第三通孔与第三金属连线相连，所述正交形结构的另一端通过第四通孔与第四金属连线相连；
所述第一金属盘通过所述选址电路连接所述第一金属连线，所述第二金属盘通过所述选址电路连接所述第三金属连线，所述第三金属盘通过所述选址电路连接所述第四金属连线。
优选地，其中，所述选址电路中，通过预先存储的方式为所述阵列结构中的每个所述阵列块分配对应的标识地址，所述选址电路通过所述标识地址将所述第一金属盘、所述第二金属盘以及所述第三金属盘与相应的所述阵列块以及所述阵列块中存放的所述正交形栅偏置开尔文测试结构相连通。
一种测试方法，其中，应用于如上所述的测试装置，包括如下步骤：
通过所述选址电路将选定的所述阵列块以及所述阵列块中存放的所述正交形栅偏置开尔文测试结构与所述第一金属盘、所述第二金属盘以及所述第三金属盘相连通；
对所述第一金属盘施加电压，以使所述正交形栅偏置开尔文测试结构的控制栅的栅门打开；
对所述第二金属盘施加高电压，以及对所述第三金属盘施加低电压；
对所述第三金属盘处的电流值进行检测，以得到检测电流值；
将所述检测电流值与一参考电流值进行比较，并于所述检测电流值小于所述参考电流值时，判定对应所述阵列块中的所述正交形栅偏置开尔文测试结构的接触孔存在缺陷。
优选地，其中，还包括：
依次对所述阵列结构中所有的所述正交形栅偏置开尔文测试结构进行测试，并记录存在缺陷的所述正交形栅偏置开尔文测试结构的位置和数量，以计算良率。
一种测试系统，应用于如上所述的测试装置，包括：
控制模块，连接所述选址电路，用于控制所述选址电路，以将选定的所述阵列块以及所述阵列块中存放的所述正交形栅偏置开尔文测试结构与所述第一金属盘、所述第二金属盘以及所述第三金属盘相连通；
第一加压模块，连接所述控制模块，用于对所述第一金属盘施加电压，以使所述正交形栅偏置开尔文测试结构的栅门打开；
第二加压模块，连接所述控制模块，用于对所述第二金属盘施加高电压，以及对所述第三金属盘施加低电压；
检测模块，用于所述第三金属盘处的电流值进行检测，以得到检测电流值；
比较模块，连接所述检测模块，将所述检测电流值与一参考电流值进行比较，并于所述检测电流值小于所述参考电流值时，判定对应所述阵列块中的所述正交形栅偏置开尔文测试结构的接触孔存在缺陷。
上述技术方案的有益效果在于：
提供一种新的高集成度正交形栅偏置开尔文阵列结构，主要用于检测因制造工艺出现问题导致的接触孔的填充缺陷，有效找出工艺缺陷，获得失效点的位点图，具有较高的集成度和可观测性，有利于用户准确预测晶圆的良率。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明的较佳实施例中，一种正交形栅偏置开尔文测试结构的结构示意图；
图2为本发明的较佳实施例中，一种测试装置的结构示意图；
图3为本发明的较佳实施例中，一种测试方法的步骤流程示意图；
图4为本发明的较佳实施例中，一种测试系统的结构示意图；
上述附图标记表示说明：
1-半导体基底，2-鳍层，3-栅层，30-控制栅，31-隔离栅，4-第一金属连线，5-第一接触孔，6-第一通孔，7-第二金属连线，8-第二接触孔，9-第二通孔，10-第三通孔，11-第三金属连线，12-第四通孔，13-第四金属连线，14-第一金属盘，15-第二金属盘，16-第三金属盘，17-选址电路，18-阵列结构，180-阵列块，100-控制模块，101-第一加压模块，102-第二加压模块，103-检测模块，104-比较模块。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
一种正交形栅偏置开尔文测试结构，如图1所示，其中包括：
一半导体基底1；
多个鳍层2，鳍层2平行排列于半导体基底1上；
多个栅层3，栅层3平行排列于半导体基底1上，垂直且覆盖鳍层2，多个栅层3包括控制栅30和隔离栅31，其中每两个控制栅30之间，间隔预定个数的隔离栅31；
第一金属连线4，用于将每个控制栅30电连接，第一金属连线4还连接外部测试电路；
第一接触孔5，交替设置于控制栅30的两侧，第一接触孔5呈长条形，第一接触孔5中沉积有金属层，用于连接相邻的两个鳍层2，以使多个鳍层2形成一正交形结构；
第一通孔6，设置于靠近控制栅30两端的第一接触孔5上；
第二金属连线7，通过第一通孔6将相邻控制栅30同一端的第一接触孔5电连接；
正交形结构的两端连接外部测试电路。
作为优选的实施方式，多个鳍层2位于半导体基底1的上方，各鳍层2之间相互独立，且鳍层2与鳍层2之间并行排列，鳍层2的数量可以根据具体的测试情况自由调节。栅层3垂直覆盖于鳍层2之上，且各栅层3之间同样并行排列，其中，栅层3又分为控制栅30和隔离栅31，隔离栅31位于两个控制栅30之间，起到隔离作用，以防止相邻的器件导通。每两个控制栅30之间间隔的隔离栅31个数可以根据具体需要具体确定，其中，控制栅30之间间隔的隔离栅31越多，隔离作用越强，在本发明的一个具体实施例中，两个控制栅30之间，间隔两根隔离栅31。第一金属连线4电连接每个控制栅30，并最终连接外部测试电路。
长条形的第一接触孔5交替设置于控制栅30的两侧，在本发明的一个具体实施例中，长条形的第一接触孔5平行于栅层3设置，第一接触孔5内沉积有金属层，第一接触孔5通过该金属层连接相邻的两个鳍层2，并最终将鳍层2连通形成一正交形结构。在靠近控制栅30两端的第一接触孔5上，形成有第一通孔6，第二金属连线7通过第一通孔6将相邻的控制栅30同一端的第一接触孔5电连接。
在本发明的较佳实施例中，还包括：
第二接触孔8，设置于每个控制栅30的一端；
第二通孔9，设置于每个第二接触孔8上；
第一金属连线4通过第二接触孔8和第二通孔9将控制栅30电连接。
具体的，在本实施例中，控制栅30通过第二接触孔8和第二通孔9与第一金属连线4电连接，第二接触孔8应当略大于第二通孔9，以保证控制栅30与第一金属连线4的完全连接。
在本发明的较佳实施例中，正交形结构的一端通过第三通孔10与第三金属连线11相连，正交形结构的另一端通过第四通孔12与第四金属连线13相连，第三金属连线11和第四金属连线13连接外部测试电路。
具体的，在本实施例中，如图1所示，正交形结构的鳍层2有左右两端，其中，右端通过第三通孔10与第三金属连线11相连，左端通过第四通孔12与第四金属连线13相连。第三金属连线11和第四金属连线13最终连接外部的测试电路。
在本发明的较佳实施例中，外部测试电路包括第一金属盘14、第二金属盘15、第三金属盘16以及选址电路17，第一金属盘14通过选址电路17连接第一金属连线4，第二金属盘15通过选址电路17连接第三金属连线11，第三金属盘16通过选址电路17连接第四金属连线13。
具体的，在本实施例中，在正交形栅偏置开尔文结构中也可以通过更改布局结构，找出具体工艺步骤中存在的问题。比如，设计接触孔在一定范围内不同偏移量的测试结构，检测真实工艺中接触孔的偏移程度；设计不同长度的接触孔，检测接触孔填充是否存在缺陷；设计不加鳍的测试结构，检测接触孔的光刻修正是否有问题。
一种测试装置，用于检测接触孔缺陷，其特征在于，包括第一金属盘14、第二金属盘15、第三金属盘16，选址电路17以及阵列结构18；
阵列结构18包括多个阵列块180，每个阵列块180用于放置如权利要求1-4中任意一项的正交形栅偏置开尔文测试结构；
选址电路17用于将第一金属盘14、第二金属盘15以及第三金属盘16可选择的与阵列块180以及阵列块180中存放的正交形栅偏置开尔文测试结构相连通。
作为优选的实施方式，在阵列结构18中，每个正交形栅偏置开尔文测试结构均接入选址电路17中，通过探针分别对第一金属盘14、第二金属盘15和第三金属盘16加压，导通选址电路17。选址电路17则利用各种逻辑门实现地址的存储与选择，提高了测试装置的集成度，其中选址电路17的具体实现方案可以根据具体需要具体选择，且其均为现有技术，在此不再赘述。
在本发明的一个具体实施例中，如图2所示，63个阵列块180组成了一个9×7的开尔文阵列。每个阵列块180中设置有对应的正交形栅偏置测试结构，正交形栅偏置测试结构的三端金属连线都连入选址电路17中，选址电路17则为每个阵列块180分配了独一无二的存储地址。通过不同的高、低平加压条件，控制不同的存储地址的开关情况，可以精准的依次测量出63个正交形栅偏置测试结构的电流值。通过预存地址的方法，本发明所用的开尔文阵列结构18的选址电路17地址可达16位，故可以放置2^16(65536)个测试结构，实现了高集成度的功能，更高效的检测出工艺缺陷。
在本发明的较佳实施例中，正交形结构的一端通过第三通孔10与第三金属连线11相连，正交形结构的另一端通过第四通孔12与第四金属连线13相连；
第一金属盘14通过选址电路17连接第一金属连线4，第二金属盘15通过选址电路17连接第三金属连线11，第三金属盘16通过选址电路17连接第四金属连线13。
具体的，在本实施例中，正交形栅偏置开尔文测试结构的第一金属连线4通过选址电路17与第一金属盘14相连。正交形结构的一端通过第三通孔10与第三金属连线11相连，最终也接入选址电路17，正交形结构另一端通过第四通孔12与第四金属连线13相连，最终同样接入选址电路17。金属探针通过对第二金属盘15和第三金属盘16加压，达到选择测试结构的地址的目的。如果待测的测试结构较多，则需要依据测试结构数量增加金属盘的数量，以提高存储地址的位数。并行排列的控制栅30通过第一金属线相连，形成梳状结构，称为梳形栅。
在本发明的较佳实施例中，选址电路17中，通过预先存储的方式为阵列结构18中的每个阵列块180分配对应的标识地址，选址电路17通过标识地址将第一金属盘14、第二金属盘15以及第三金属盘16与相应的阵列块180以及阵列块180中存放的正交形栅偏置开尔文测试结构相连通。
一种测试方法，其中应用于上述的测试装置，如图3所示，包括如下步骤：
步骤S1，通过选址电路17将选定的阵列块180以及阵列块180中存放的正交形栅偏置开尔文测试结构与第一金属盘14、第二金属盘15以及第三金属盘16相连通；
步骤S2，对第一金属盘14施加电压，以使正交形栅偏置开尔文测试结构的控制栅30的栅门打开；
步骤S3，对第二金属盘15施加高电压，以及对第三金属盘16施加低电压；
步骤S4，对第三金属盘16处的电流值进行检测，以得到检测电流值；
步骤S5，将检测电流值与一参考电流值进行比较，并于检测电流值小于参考电流值时，判定对应阵列块180中的正交形栅偏置开尔文测试结构的接触孔存在缺陷。
在本发明的较佳实施例中，还包括：依次对阵列结构18中所有的正交形栅偏置开尔文测试结构进行测试，并记录存在缺陷的正交形栅偏置开尔文测试结构的位置和数量，以计算良率。
正交形栅偏置开尔文结构测试时，通过选址电路17对第一金属连线4加压，打开控制电路中控制栅30的栅门，同时通过选址电路17对第二金属连线7加高电平，对第三金属连线11加低电平，检测第三金属连线11处的电流值，并将所测电流值与参考电流值进行比较。若所测电流值远小于参考电流值，则证明接触孔存在工艺缺陷，有利于良率工程师针对性的解决工艺中存在的问题。
一种测试系统，其中应用于上述的测试装置，如图4所示，包括：
控制模块100，连接选址电路17，用于控制选址电路17，以将选定的阵列块180以及阵列块180中存放的正交形栅偏置开尔文测试结构与第一金属盘14、第二金属盘15以及第三金属盘16相连通；
第一加压模块101，连接控制模块100，用于对第一金属盘14施加电压，以使正交形栅偏置开尔文测试结构的栅门打开；
第二加压模块102，连接控制模块100，用于对第二金属盘15施加高电压，以及对第三金属盘16施加低电压；
检测模块103，用于第三金属盘16处的电流值进行检测，以得到检测电流值；
比较模块104，连接检测模块103，将检测电流值与一参考电流值进行比较，并于检测电流值小于参考电流值时，判定对应阵列块180中的正交形栅偏置开尔文测试结构的接触孔存在缺陷。
作为优先的实施方式，在正交形栅偏置开尔文结构中也可以通过更改布局结构，找出具体工艺步骤中存在的问题。比如，设计接触孔在一定范围内不同偏移量的测试结构，检测真实工艺中接触孔的偏移程度；设计不同长度的接触孔，检测接触孔填充是否存在缺陷；设计不加鳍的测试结构，检测接触孔的光刻修正是否有问题。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种正交形栅偏置开尔文测试结构，其特征在于，包括：
一半导体基底；
多个鳍层，所述鳍层平行排列于所述半导体基底上；
多个栅层，所述栅层平行排列于所述半导体基底上，垂直且覆盖所述鳍层，所述多个栅层包括控制栅和隔离栅，其中每两个所述控制栅之间，间隔预定个数的所述隔离栅；
第一金属连线，用于将每个所述控制栅电连接，所述第一金属连线还连接外部测试电路；
第一接触孔，交替设置于所述控制栅的两侧，所述第一接触孔呈长条形，所述第一接触孔中沉积有金属层，用于连接相邻的两个所述鳍层，以使多个所述鳍层形成一正交形结构；
第一通孔，设置于靠近所述控制栅两端的所述第一接触孔上；
第二金属连线，通过所述第一通孔将相邻所述控制栅同一端的所述第一接触孔电连接；
所述正交形结构的两端连接所述外部测试电路。
2.根据权利要求1所述的正交形栅偏置开尔文测试结构，其特征在于，还包括：
第二接触孔，设置于每个所述控制栅的一端；
第二通孔，设置于每个所述第二接触孔上；
所述第一金属连线通过所述第二接触孔和所述第二通孔将所述控制栅电连接。
3.根据权利要求1所述的正交形栅偏置开尔文测试结构，其特征在于，所述正交形结构的一端通过第三通孔与第三金属连线相连，所述正交形结构的另一端通过第四通孔与第四金属连线相连，所述第三金属连线和所述第四金属连线连接所述外部测试电路。
4.根据权利要求3所述的正交形栅偏置开尔文测试结构，其特征在于，所述外部测试电路包括第一金属盘、第二金属盘、第三金属盘以及选址电路，所述第一金属盘通过所述选址电路连接所述第一金属连线，所述第二金属盘通过所述选址电路连接所述第三金属连线，所述第三金属盘通过所述选址电路连接所述第四金属连线。
5.一种测试装置，用于检测接触孔缺陷，其特征在于，包括第一金属盘、第二金属盘、第三金属盘，选址电路以及阵列结构；
所述阵列结构包括多个阵列块，每个所述阵列块用于放置如权利要求1-4中任意一项所述的正交形栅偏置开尔文测试结构；
所述选址电路用于将所述第一金属盘、所述第二金属盘以及所述第三金属盘可选择的与所述阵列块以及所述阵列块中存放的所述正交形栅偏置开尔文测试结构相连通。
6.根据权利要求5所述的测试装置，其特征在于，所述正交形结构的一端通过第三通孔与第三金属连线相连，所述正交形结构的另一端通过第四通孔与第四金属连线相连；
所述第一金属盘通过所述选址电路连接所述第一金属连线，所述第二金属盘通过所述选址电路连接所述第三金属连线，所述第三金属盘通过所述选址电路连接所述第四金属连线。
7.根据权利要求5所述的测试装置，其特征在于，所述选址电路中，通过预先存储的方式为所述阵列结构中的每个所述阵列块分配对应的标识地址，所述选址电路通过所述标识地址将所述第一金属盘、所述第二金属盘以及所述第三金属盘与相应的所述阵列块以及所述阵列块中存放的所述正交形栅偏置开尔文测试结构相连通。
8.一种测试方法，其特征在于，应用于如权利要求5所述的测试装置，包括如下步骤：
通过所述选址电路将选定的所述阵列块以及所述阵列块中存放的所述正交形栅偏置开尔文测试结构与所述第一金属盘、所述第二金属盘以及所述第三金属盘相连通；
对所述第一金属盘施加电压，以使所述正交形栅偏置开尔文测试结构的控制栅的栅门打开；
对所述第二金属盘施加高电压，以及对所述第三金属盘施加低电压；
对所述第三金属盘处的电流值进行检测，以得到检测电流值；
将所述检测电流值与一参考电流值进行比较，并于所述检测电流值小于所述参考电流值时，判定对应所述阵列块中的所述正交形栅偏置开尔文测试结构的接触孔存在缺陷。
9.根据权利要求8所述的测试方法，其特征在于，还包括：
依次对所述阵列结构中所有的所述正交形栅偏置开尔文测试结构进行测试，并记录存在缺陷的所述正交形栅偏置开尔文测试结构的位置和数量，以计算良率。
10.一种测试系统，其特征在于，应用于如权利要求5所述的测试装置，包括：
控制模块，连接所述选址电路，用于控制所述选址电路，以将选定的所述阵列块以及所述阵列块中存放的所述正交形栅偏置开尔文测试结构与所述第一金属盘、所述第二金属盘以及所述第三金属盘相连通；
第一加压模块，连接所述控制模块，用于对所述第一金属盘施加电压，以使所述正交形栅偏置开尔文测试结构的栅门打开；
第二加压模块，连接所述控制模块，用于对所述第二金属盘施加高电压，以及对所述第三金属盘施加低电压；
检测模块，用于所述第三金属盘处的电流值进行检测，以得到检测电流值；
比较模块，连接所述检测模块，将所述检测电流值与一参考电流值进行比较，并于所述检测电流值小于所述参考电流值时，判定对应所述阵列块中的所述正交形栅偏置开尔文测试结构的接触孔存在缺陷。
CN202011248393.XA 2020-11-10 2020-11-10 一种正交形栅测试结构及测试装置及方法及系统 Active CN112420671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011248393.XA CN112420671B (zh) 2020-11-10 2020-11-10 一种正交形栅测试结构及测试装置及方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011248393.XA CN112420671B (zh) 2020-11-10 2020-11-10 一种正交形栅测试结构及测试装置及方法及系统

Publications (2)

Publication Number Publication Date
CN112420671A true CN112420671A (zh) 2021-02-26
CN112420671B CN112420671B (zh) 2022-07-26

Family

ID=74781268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011248393.XA Active CN112420671B (zh) 2020-11-10 2020-11-10 一种正交形栅测试结构及测试装置及方法及系统

Country Status (1)

Country Link
CN (1) CN112420671B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410155A (zh) * 2021-08-20 2021-09-17 广州粤芯半导体技术有限公司 电性测试结构
CN116454070A (zh) * 2023-06-16 2023-07-18 合肥晶合集成电路股份有限公司 半导体测试结构和半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050272174A1 (en) * 2004-06-04 2005-12-08 Franklin Duan Test structures in unused areas of semiconductor integrated circuits and methods for designing the same
US20060148113A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Chain resistance pattern and method of forming the same
CN104201171A (zh) * 2014-09-01 2014-12-10 上海华力微电子有限公司 一种检测缺陷残留的测试结构
CN104658940A (zh) * 2015-02-15 2015-05-27 上海集成电路研发中心有限公司 一种鳍式场效晶体管电学特性的测量结构
CN106098674A (zh) * 2016-08-16 2016-11-09 上海华虹宏力半导体制造有限公司 Rfldmos的钨下沉层的电阻测试结构和方法
CN106684008A (zh) * 2015-11-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体器件的可靠性测试结构及其测试方法
CN109427411A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 金属隔离测试电路、系统及其测试方法
US20200152531A1 (en) * 2018-11-09 2020-05-14 Globalfoundries Inc. Test structures connected with the lowest metallization levels in an interconnect structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050272174A1 (en) * 2004-06-04 2005-12-08 Franklin Duan Test structures in unused areas of semiconductor integrated circuits and methods for designing the same
US20060148113A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Chain resistance pattern and method of forming the same
CN104201171A (zh) * 2014-09-01 2014-12-10 上海华力微电子有限公司 一种检测缺陷残留的测试结构
CN104658940A (zh) * 2015-02-15 2015-05-27 上海集成电路研发中心有限公司 一种鳍式场效晶体管电学特性的测量结构
CN106684008A (zh) * 2015-11-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体器件的可靠性测试结构及其测试方法
CN106098674A (zh) * 2016-08-16 2016-11-09 上海华虹宏力半导体制造有限公司 Rfldmos的钨下沉层的电阻测试结构和方法
CN109427411A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 金属隔离测试电路、系统及其测试方法
US20200152531A1 (en) * 2018-11-09 2020-05-14 Globalfoundries Inc. Test structures connected with the lowest metallization levels in an interconnect structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410155A (zh) * 2021-08-20 2021-09-17 广州粤芯半导体技术有限公司 电性测试结构
CN116454070A (zh) * 2023-06-16 2023-07-18 合肥晶合集成电路股份有限公司 半导体测试结构和半导体器件
CN116454070B (zh) * 2023-06-16 2023-09-01 合肥晶合集成电路股份有限公司 半导体测试结构和半导体器件

Also Published As

Publication number Publication date
CN112420671B (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
US7749778B2 (en) Addressable hierarchical metal wire test methodology
CN112420671B (zh) 一种正交形栅测试结构及测试装置及方法及系统
CN101702005B (zh) 与时间相关电介质击穿的并行测试电路
US20110074459A1 (en) Structure and method for semiconductor testing
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
US7355201B2 (en) Test structure for measuring electrical and dimensional characteristics
US20080122476A1 (en) Test structure with TDDB test pattern
US20100109005A1 (en) Semiconductor device comprising a distributed interconnected sensor structure for die internal monitoring purposes
CN101281218A (zh) 探针电阻测量方法和具有用于探针电阻测量的焊盘的半导体装置
US20100060292A1 (en) Test structure for detection of defect devices with lowered resistance
CN203631539U (zh) 硅通孔测试结构
US9404953B2 (en) Structures and methods for monitoring dielectric reliability with through-silicon vias
CN112864131B (zh) 电迁移测试结构及电迁移测试方法
US8648592B2 (en) Semiconductor device components and methods
US8312407B2 (en) Integration of open space/dummy metal at CAD for physical debug of new silicon
US7482644B2 (en) Integrated semiconductor memory and method for electrically stressing an integrated semiconductor memory
JP2551340B2 (ja) コンタクト抵抗測定用半導体集積回路装置およびその測定方法
JP3196813B2 (ja) 半導体メモリ
Cabrini et al. A test structure for contact and via failure analysis in deep-submicrometer CMOS technologies
US6978407B2 (en) Method and architecture for detecting random and systematic transistor degradation for transistor reliability evaluation in high-density memory
KR100935195B1 (ko) 반도체 소자의 테스트 패턴
WO2023240596A1 (zh) 半导体测试结构及其测试方法
JP2006344635A (ja) 評価用半導体装置
WO2023283991A1 (zh) 一种接触插塞电阻值的测量方法及测试结构
KR20100013938A (ko) 반도체 소자의 테스트 패턴 및 이의 테스트 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Lin Junming

Inventor after: Wu Cheng

Inventor after: Yang Zhiguo

Inventor before: Lin Junming

Inventor before: Wu Cheng

Inventor before: Yang Zhiguo

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant