CN1714299A - 检测应力迁移性质的装置及方法 - Google Patents

检测应力迁移性质的装置及方法 Download PDF

Info

Publication number
CN1714299A
CN1714299A CN 200380103956 CN200380103956A CN1714299A CN 1714299 A CN1714299 A CN 1714299A CN 200380103956 CN200380103956 CN 200380103956 CN 200380103956 A CN200380103956 A CN 200380103956A CN 1714299 A CN1714299 A CN 1714299A
Authority
CN
China
Prior art keywords
stress migration
interconnect area
semiconductor module
heating
smt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200380103956
Other languages
English (en)
Other versions
CN100554988C (zh
Inventor
A·菲斯彻尔
A·冯格拉索
J·冯哈根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1714299A publication Critical patent/CN1714299A/zh
Application granted granted Critical
Publication of CN100554988C publication Critical patent/CN100554988C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明是相关于一种用于检测一最终被设置在一产品相关壳体(G)中之半导体模块(IC)的应力迁移性质的装置以及方法,而有形成在该半导体模块(IC)中的一应力迁移测试结构(SMT)。为了增加该壳体(G)所造成之一应力σG之检测的准确性,一集成加热装置(IH)乃会形成在该应力迁移测试结构(SMT)中、或是在其直接邻近处。

Description

检测应力迁移性质的装置及方法
本发明是相关于一种用于检测应力迁移性质的装置以及方法,特别地是,尤其相关于一种用于检测最终设置于一产品相关壳体中之一半导体模块的应力迁移性质。
通常,集成体电路乃是利用彼此已藉由介电间绝缘层而加以电性隔离之多个已图案化金属、或互连平面所制造而成,而为了实现在已图案化金属或互连层之间、或是在该互连与一基板之间的电性连接,则是会于所选择的位置处的该绝缘层中形成所谓的孔洞、或通孔(vias)。
在进展集成密度的背景中,为了实现已获改善的性能特征,例如,举例而言,每单元面积中所增加的速度以及所增加的电路功能,则是会使得特征尺寸,以及,特别是,该等接触孔或通孔变得越来越小,并且,也是由于这个原因,使得它们变得越来越敏感,特别是,对一所谓的应力迁移而言。
相对于所谓的于其中之互连材质的一集体传送(masstransport)会由于所出现之特别处于非常高之电流密度的一直流电流而因起的电性迁移(electromigration),在本发明中所叙述的应力迁移则是会相关于,特别是,由于机械应力或应力梯度而在互连层或接触孔中所引起的一集体传送,而如此之,举例而言,起源于热膨胀是数的一误配,以及互连层或位在其间之该等绝缘层之弹性的不同模数以及其它传导以及非传导中间层之间的一误配的机械应力,则是会据此而导致一相似的材质传送,而取决于一压缩或伸张应力或替代的应力,这个情形则是会在导电材质中引起空隙的形成,因此,如此所造成的结果会是,在该半导体模块中之互连的一电阻可能会被增加、或者甚至有可能会发生一互连中断。
若是考虑一制造过程时,则于制造过程中,举例而言,在形成于一半导体基板、或是一介电层上的一互连层(铝、铜等)之上,一另一绝缘体层乃会,举例而言,于350度C的温度下,藉由一CVD(化学器相沉积)方法而进行沉积,因此,在该互连层以及该等毗邻的绝缘层之间的不同膨胀是数就已经使得机械应力增加,而此,举例而言,如伸张应力,则是会于该互连层中引起一应力迁移,例如,在具有铜通孔的铜金属例子中,由于热误配,举例而言,所造成的应力梯度乃会导致空间(vacancies)传送进入该通孔之中(空隙(voids)的形成)。
更精确的说,空间乃会为了降低应力能量的目的而扩散进入该互连层,而如此的结果是,在一段时间,通常是数个月或年,之后,在该互连层或该等通孔中的此集体传送就会产生影响该半导体模块之电性性质的空隙,并且,将很有可能会导致一互连的一中断。
图1A至图1C是显示用于举例说明用于检测应力迁移性质之习知装置的简化剖面图。
依照图1A,用于描绘互连以及,特别是,在集成电路、或半导体模块IC中之金属化的上述应力迁移性质之特征的可靠性试验是通常会直接实施在该晶圆之上、或是实施在晶圆的层次,在此状况下,形成于一半导体模块IC之中的各种应力迁移测试结构SMT的阻抗乃会于规律间隔进行测量(例如,每个小时,每天,每星期),并且,会评估与起始数值间的误差,而在此些测量之间,该等晶圆乃会被储存在除于大于150度C之温度的一火炉之中,所以,如此的结果会是,这些可靠性试验的持续期间是可以大量地降低大约1000至2000小时,以涵盖,举例而言,15年的产品服务寿命。
然而,在此型态之一测试装置的例子中,缺点却是,所获得的结果会由于缺乏在一壳体中的最终架设而反而不够充分,并且,因而无法在一接近该产品的环境中致能对于该半导体模块之该应力迁移性质的一足够正确的检测。
依照图1B,一此型态的测试是亦可以据此而在一最终进行架设的测试壳体TG中加以实行,其中,该半导体模块IC乃是藉由结合金属线、或是焊接连接B,举例而言,而被设置于一模块载体T之上,以及一热稳定陶瓷测试壳体是会被使用做为该壳体,此外,虽然在此方法中是有可能检测以及评估不仅是该半导体模块IC的内部应力σ0,也有该架设或该等焊接连接B以及该测试壳体TG的该模块载体T所造成的该等应力σTG,不过,此型态的测试结果却是再次地无法产生有关在一具有一产品壳体之半导体模块中之该等互连系统的该等应力迁移性质的正确叙述,特别是由于脱离自一产品相关壳体的该测试壳体TG所造成者。
再者,依照图1C,该待试验的半导体模块IC是亦可以,再次地,藉由焊接连接B以及一模块载体T,而被嵌入一产品相关的塑料壳体G之中,但是,在此状况下所产生的问题范围则是在于,于对应于加热至大于150度C之温度TE的例子中,该等环绕于该互连系统周围之层的热误配乃会造成在该产品相关之应力状态的改变,而由于这个原因,即无法获得有关于在以此方式进行封装之一半导体模块IC中之该等应力迁移性质的正确叙述,另外,该壳体G的该塑料成分是有可能会融化或软化,而如此的结果则是,此塑料壳体G所造成的应力同样地亦会导致一降低的应力σG’。
然而,即使是在没有这些,较佳地,藉由一外接加热EH而加以产生之大于150度C的上升温度的情形下,此型态的可靠性试验也依然无法经济地加以实行,因为它们将会需要花数个月的时间,并且,通常甚至是数年。
因此,本发明做为基础的目的即在于提供一种用于检测一最终被设置于一产品相关壳体中之半导体模块的应力迁移性质的装置以及方法,藉此,即可以在相对而言较短的时间内获得有关应力迁移性质的足够正确评估。
根据本发明,此目的乃是藉由相关于该装置之权利要求1的特征以及相关于该方法之权利要求11的手段而加以达成。
特别是,使用一为了局部加热该应力迁移测试结构之目的而被形成在该半导体模块中之一应力迁移测试结构的范围内、或直接邻近处的内部加热装置,乃会造成用于减少该等测试时间的一充分加速,藉此,一产品相关壳体所造成的一应力即可以于实质上不受影响。
较佳地是,该应力迁移测试结构包括形成在一第一互连层之中的至少一第一互连区域,位在一第二互连层之中的至少一第二互连区域,以及被形成在该等互连层之间的至少一连接区域,以用于在一第一绝缘层之中电连接该第一以及第二互连区域,而由于该应力迁移测试结构乃会据此而被形成在该半导体模块的可获得互连层之中,因此,即可以获得用于该等已决定测量数值之高程度之关于在该半导体模块中之该等应力迁移性质的意义值。
较佳地是,该第一互连区域的一表面及/或一体积,及/或该第二互连表面的一体积乃会显著地大于该连接区域的一表面及/或一体积,而如此的结果则是,在假设已知更进一步半导体电路之布局的情况下,可以获得用于该可靠性试验之时间持续期间的一更显著的减少,因为在该放大表面上作用的该应力,以及还有在该体积中之可扩散空间的数量都会相应地获得增加。
为了更进一步地增加在一应力迁移性质试验过程中的一测量准确性以及该统计意义,该应力迁移测试结构是可以具有多重的第一以及第二互连区域,而它们则是藉由多重的连接区域、并以连锁的方式而彼此连接。
较佳地是,该内部加热装置是加以形成为在该至少一第一或第二互连区域、或连接区域范围内的一加热互连区域,且一交流电流是会流经该加热互连区域,因此,是可以获得对于该等待试验之结构的一特别具效率的加热,并且,电子迁移(electromigration)的影响也可以可靠地加以排除,特别是当利用一交流电流的时候。
关于该用于检测应力迁移性质的该方法,较佳地是,首先,该上述的应力迁移测试检测装置是加以形成在该半导体模块之中,接着,该半导体模块乃会被设置在一模块载体之上,并封装进入一产品相关壳体之中,以及最后,一加热电流是会被施加至该集成加热装置,以及,为了检测该半导体模块的该应力迁移性质,一测量电压乃会被施加至该应力迁移测试结构,并且会对一流经该应力迁移测试结构的电流进行测量。因此,在此方法中,首次地,该等相对应的应力迁移性质可以在一足够短的时间内、利用高准确率而加以决定,且对产品相关壳体来说也是一样,例如,塑料壳体,举例而言。
本发明之更进一步较具优势的改进则是于更进一步的附属权利要求中进行特征描述。
本发明将于之后利用以图式做为参考的示范性实施例而进行更详尽的叙述。
在所述附图中:
图1A至图1C:其是显示用于举例说明于习知技术中,一种用于检测应力迁移性质之装置以及方法的简化剖面图;
图2:其是显示用于举例说明一种用于检测一最终被设置在一产品相关壳体中之半导体模块之应力迁移性质的装置以及方法的简化剖面图;
图3A:其是显示依照一第一示范性实施例,一种用于检测应力迁移性质之装置的一简化平面图;
图3B:其是显示依照图3A之该装置中之I-I切面的一简化透视图;
图4A:其是显示依照一第二示范性实施例,一种用于检测应力迁移性质之装置的一简化平面图;
图4B:其是显示依照图4A之该装置中之II-II切面的一简化透视图;以及
图5:其是显示依照一第三示范性实施例,一种用于检测应力迁移性质之装置的一简化平面图。
图2是显示一种用于检测应力迁移性质之装置的一简化剖面图,其中,相同的参考符号是代表相同于、或对应于在图1A至图1C中之组件的组件,以及重复的叙述将会于之后加以省略。
依照图2,用于描述于半导体模块IC(集成电路)中之(特别是金属化之)应力迁移性质的特征的该等可靠性试验乃会根据本发明而在一最终设置状态之中,以及在封装进一产品相关壳体G之后,加以实行。
在所谓的倒装芯片(flip-chip)壳体G的例子中,特别地是,机械应力乃会被导入该半导体模块IC之中,正好进入所谓积体材质(bulkmaterial)之产生应力的区域之中,而由于这个原因,它们乃会构成了一增加的可靠性风险,而此在习知技术中所无法评估的影响则是会依照图2、并藉由集成在该半导体模块IC中之该等应力迁移测试结构SMT乃会在内部、或是直接在其邻近处具有一可以局部地产生一大于150度C之内部温度TI的集成加热装置IH的事实而进行检测,据此,该等外部温度是可以,举例而言,处于一在低于一最高150度C之塑料兼容温度的情形下进行充分伸展的操作温度,T=Toperation,在此方法中,该等在产品相关壳体G中所使用的塑料材质是可以在该半导体IC上,以及在该模块载体T或该等焊接连接或球B之上以未改变的方式作用,并且,也在该半导体模块IC上以来改变的方式引起它们的相对应机械应力σG,另外,在该应力迁移测试结构SMT外面也是一样,一在该半导体材质、或该线路及/或绝缘层中之优势基础应力也会维持为一未改变的数值σ0,因此,该可以藉由该应力迁移结构SMT或该相对应应力σ而加以检测的应力则证明是为:
σ=σ0G
将该应力迁移测试结构SMT局部加热至大于150度C的温度TI仍然可以藉由该集成加热装置IH而加以达成,较佳地是,将温度设定在藉由225度C至300度C的范围之中,所以,在此方法中,有关一最终被设置在一产品相关壳体中之半导体模块的该应力迁移性质是可以在一相对而言较短的时间内完成,亦即,100至200小时。
相反于习知技术将该半导体模块IC以及它们的产品相关壳体G一起放入一火炉之中,而该壳体之应力状态G会由于以一不希望之方式通过而有所改变,因此,其是有可能第一次要实行靠近该产品的测试,以描述,特别是,集成电路之金属化的该应力迁移性质的特征。
图3A是显示依照一第一示范性实施例,一种用于检测应力迁移性质之装置的一简化平面图,以及图3B是为沿着图3A之一I-I切面的一透视剖面图,其中,相同的参考符号是再次地代表相同的、或对应的组件,以及重复的叙述将会于之后加以省略。
依照图3A以及图3B,该应力迁移测试结构SMT在一第一互连层或金属化平面L1之中,是具有两个被形成为具有相对而言较大面积之导板的第一互连区域1,以用于理想地接受机械应力,及/或体积,以用于形成、或提供空间,再者,三个第二互连区域2是加以形成在一第二互连层、或是金属化平面L2之中,其中,该等区域乃会藉由在所谓的接触孔洞或通孔中之连接区域3而将该等第一互连区域1电连接至彼此,据此,该等连接区域3乃会透过位在该互连系统1以及2之间之一第一绝缘层I1之中的一相对应的接触孔洞或通孔而连接第一以及第二互连区域1以及2。
为了改善该应力迁移测试结构SMT的敏感度,该等第一互连区域1的至少该表面、及/或该体积是会显著地大于该等连接区域的一表面、及/或一体积,如此的结果是,应力迁移所造成的该材质传送、或是空隙是会原则上在该等连接区域3之中动作,而由于该应力迁移所形成的该些空隙则是在该等连接区域3之中标示为V(void)。
在依照根据图3A以及图3B的该第一示范性实施例的该应力迁移测试结构SMT之中,该等第一互连区域1乃具有显著比该等第二互连区域2更大的表面、及/或体积,而在这个状况下,该等第二互连区域亦可以具有一相对应的大表面、及/或体积,然而,在所举例的该示范性实施例中,该等第二互连区域亦显著地适合之后要叙述的一内部加热装置。
据此,依照图3A以及图3B,该应力迁移测试结构SMT乃会包括藉由多重之连接区域3而以连锁之方式彼此连接的多重第一互连区域1以及多重第二互连区域2,其中,此连锁结构乃会造成该用于检测在一半导体模块中之应力迁移特质的统计意义的一更进一步改进。
为了局部加热该应力迁移测试结构SMT的目的,在依照图3A以及图3B的该第一示范性实施例之中,互连结构形式之用于加热的一集成加热装置是加以形成在该等第一互连区域1以及该等第二互连区域2、或该等连接区域3的外面。
更确切地说,依照图3B,以曲折形式进行图案化的一导体条带IH1,举例而言,乃被形成在该等第一互连区域2下方的该第二互连层L2之中,其中,该导体条带则是可以藉由焦耳热效应(Joule heating)而以一加热电流进行加热,此外,依照图3A,此下部集成加热装置IH1的该加热电流是可以为,举例而言,一交流电流、或一直流电流AC/DC。
再者,依照图3B,一上部集成加热装置IH2是亦可以加以形成在藉由一第二绝缘层I2而加以间隔分开、并因此位在该第一互连层L1上方的一互连层L3之中,而该加热装置则是亦可以再次地以曲折的形式,举例而言,而进行图案化,且在此例子中,加热乃是藉由一直流或交流电流而加以实现,正如与该下部集成加热装置IH1例子一样相同的方法。
较佳地是,该集成加入装置IH1以及IH2是具有一多结晶半导体材质,以及特别地是,多晶硅,如此的结果是,可以获得特别良好的加热传导性质,然而,金属材质也是可以以相同的方式进行使用,再者,于该下部以及上部集成加热装置IH以及IH2中所产生的温度通常会大于150度C,并且,较佳地是,落在一介于225度C至300度C的温度范围之中,而如此的结果是,在没有处于会造成于该半导体模块IC中之该等应力σ0之显著改变的程序中的情形下,该应力迁移是可以理想的获得加速,特别地是,在该等第一互连区域1之中,并且,特别地是,该等应力σ0乃是藉由该塑料壳体G所引起。
特别地是,当利用硅作为用于该半导体模块IC的该半导体材质时,硅的良好热传导性质乃会引起一专门的局部加热,而此则是被限制为仅是直接位在该应力迁移测试结构SMT附近的一非常小区域。
图4A是显示依照一第二示范性实施例,一种用于检测应力迁移性质之装置的一简化平面图,以及图4B是为沿着图4A之一II-II切面的一透视剖面图,其中,相同的参考符号是代表相同于、或对应于在图3A至第3C图中之组件的组件,以及重复的叙述将会于之后加以省略。
依照图4A以及图4B,该应力迁移测试结构是再次地具有与依照第一示范性实施例之该应力迁移测试结构一样的架构,但是,现在,该集成加热装置则是直接被形成在该应力迁移测试结构SMT之中、或其范围内,更明确地说,依照第二示范性实施例的该加热装置,其在该至少第一互连区域1、或该第二互连区域2、或该等连接区域3的范围内,乃会具有一内部加热互连区域IH,其中,一加热电流AC是会流经该加热互连区域,较佳地是,该加热电流AC具有一交流分量,以及较佳地是,其仅包含交流方向,所以,在此方法中,其是有可能可以避免直流电流所引起之不想要的、可能会在该所需应力迁移性质的检测中损害一测量正确性的一电子迁移(electromigration)。
依照图4A以及图4B,该加热电流AC乃是藉由连接区域A而直接施加至以连锁方式所形成之该应力迁移测试结构SMT的最外边第二互连区域2,而在此例子中,特别地是,在考虑到该所举例说明之该等第二互连区域2以及它们相关之小表面及/或体积的图案化,以及考虑到该相同型态之互连材质的使用的情形下,所以,原则上,一焦耳热效应乃是会发生在该等第二互连区域2之中,以及,该等第一互连区域1则是几乎对该加热没有贡献,而是透过热传导进行加热。
依照图4B,一空隙V是再次地由于应力,特别是在该等连接区域3之中,而在此方法中产生,其中,若恰当的话,该空隙会导致该导电性的恶化,或者,在极端的例子中,会导致该连接的中断,这是因为依照此第二示范性实施例,加热电流亦会流经该等连接区域3的关是,因此,该加热电流AC应该要尽可能地不包含直流分量,以避免由于电子迁移所造成的损害。
图5是显示依照一第三示范性实施例之一应力迁移测试结构SMT的一简化平面图,其中,相同的参考符号是代表相同于、或对应于在图3以及图4中之组件的组件,以及重复的叙述将会于之后加以省略。
在此例子中,依照图5的该装置实质上是会对应于依照该第二示范性实施例的该装置,其中,该内部加热装置IH是再次地会被形成在该应力迁移测试结构的范围内、或成为其一部份。
然而,对比于图4A以及图4B,现在,其是已经不再是该整个应力迁移测试结构SMT皆装载一加热电流AC,以及因此会透过焦耳热效应而加热的例子,而是仅有位在该等第一互连区域1之间的一第二互连区域2会藉由连接区域A而被连接至该加热电流AC,因此,该结构仅会在位于该等第一互连区域1之间的此第二互连区域2之中进行加热,而如此的结果是,可以避免该等连接区域、或通孔3的一电负载,然而,由于该充分的热传导,这些直接毗邻的互连区域3乃会藉由该下部或第二互连层L2而充分地进行加热,因而使得可以获得一充分加速的应力迁移,此外,该加热电流AC应该要再次地尽可能不包含直流分量,以避免电子迁移所造成的损害。
在半导体模块中分别可获得之该等互连或金属化材质是可以被使用作为用于该等分别之互连层以及连接区域的材质,在此状况下,特别是,铜及/或铝是可以被使用作为用于该等互连层的材质,并且,铜、铝、或钨是可以被用于该等连接区域。
至于该用于检测一最终被设置在一产品相关壳体中之半导体模块之应力迁移性质的方法,其是建议,首先,该等上述的应力迁移测试结构以及它们分别的内部集成加热装置、或是直接形成在附近的集成加热装置,是会被形成在该半导体模块之中,而该半导体模块则是接续地会被设置在一模块载体T,较佳地是,建构一倒装芯片壳体的一导线架之上,之后,该产品相关壳体是藉由,较佳地,一塑料射出成型方法而加以形成,并且,在该塑料已经被冷却以及硬化之后,该实际的可靠性试验会于该最终设置状态下实行,而在此状况下,首先,一加热电流是会被施加至该集成加热装置,以及再者,为了检测该半导体模块的该等应力迁移性质,一测量电压乃会被施加至该应力迁移测试结构,以及会对一流经该应力迁移测试结构的电流进行测量,在此状况下,该加热电流的应用以及该测量电压的应用就可以同时加以实行、或者于时间上彼此分开地加以实行,以藉此获得该测试方法的更进一步简化以及加速。
本发明是已经以一被封装在一倒装芯片壳体中的半导体模块作为基础而加以叙述,然而,其并不受限于此,并且,于相同的方法中,会包含所有产品相关的壳体,此外,在相同的方法中,该应力迁移测试结构并不受限于所举例说明的形式,而是可以包含在相同的方法中之所有替代的形式以及构型,其中,在该应力迁移测试结构范围内、或直接在附近的一集成加热装置会引起一局部加热。

Claims (15)

1.一种用于检测一最终被设置在一产品相关壳体(G)中之半导体模块(IC)的应力迁移性质的装置,包括:
一应力迁移测试结构(SMT),是为了检测该应力迁移性质的目的而形成在该半导体模块(IC)中;以及
一集成加热装置(IH),是为了局部加热该应力迁移测试结构(SMT)的目的,而形成在该半导体模块(IC)中之该应力迁移测试结构(SMT)中、或是在其直接邻近处。
2.根据权利要求1所述之装置,
其中,该应力迁移测试结构(SMT)具有至少一第一互连区域(1),位在一第一互连层(L1)之中,至少一第二互连区域(2),位在一第二互连层(L2)之中,以及
至少一连接区域(3),以用于透过被形成在该等互连层(L1,L2)之间的一第一绝缘层(I1)而电连接该等互连区域(1,2)。
3.根据权利要求2所述之装置,
其中,该第一及/或第二互连区域(1,2)是会显著地大于该连接区域(3)的一表面及/或一体积。
4.根据权利要求1至3其中之一所述之装置,
其中,该产品相关壳体(G)是构成一塑料壳体。
5.根据权利要求2至4其中之一所述之装置,
其中,该应力迁移测试装置(SMT)是具有多重第一以及第二互连区域(1,2),而其乃是藉由多重的连接区域(3)而以连锁的方式连接至彼此。
6.根据权利要求2至4其中之一所述之装置,
其中,该集成加热装置(IH)乃会在该至少一第一或第二互连区域(1,2)、或连接区域外面具有一加热互连区域(IH1,IH2),且一加热电流(AC,DC)是会流经该加热互连区域。
7.根据权利要求6所述之装置,
其中,该加入互连区域(IH1,IH2)是形成在该第一互连层(L1),该第二互连层(2),或是毗邻该第一或第二互连区域(1,2)的一另一互连层(L3)之中。
8.根据权利要求2至5其中之一所述之装置,
其中,该集成加热装置乃会在该至少一第一或第二互连区域(1,2)、或连接区域内具有一加热互连区域(IH),且一加热电流(AC,DC)是会流经该加热互连区域(IH)。
9.根据权利要求8所述之装置,
其中,该加热电流(AC)是具有一高交流电流分量。
10.根据权利要求1至9其中之一所述之装置,
其中,该集成加热装置(IH)是具有多晶硅、或金属,以及该半导体模块(IC)是具有一硅半导体材质。
11.一种用于检测一最终被设置在一产品相关壳体(G)中之半导体模块(IC)的应力迁移性质的方法,包括下列步骤:
a)根据权利要求1至10的其中之一,在一半导体模块(IC)之中形成一检测装置;
b)在一模块载体(T)之上设置该半导体模块(IC);
c)在该已设置半导体模块(IC)周围形成一产品相关壳体(G);
d)将一加热电流(AC,DC)施加至该集成加热装置(IH);以及
e)为了检测该半导体模块之该应力迁移性质的目的,将一测量电压施加至该应力迁移测试结构(SMT),以及测量通过该应力迁移测试结构(SMT)的一电流。
12.根据权利要求11所述之方法,
其中,在步骤c)中,一倒装芯片载体是设置作为该模块载体(T)。
13.根据权利要求11至12其中之一所述之方法,
其中,步骤c)中,一塑料射出成型方法是加以实行。
14.根据权利要求11至13其中之一所述之方法,
其中,在步骤d)中,施加一加热电流,以用于产生一较150度C更高的局部温度,特别是,用于产生一介于225度C以及300度C之间的温度(T1)。
15.根据权利要求11至14其中之一所述之方法,
其中,步骤d)以及e)是同时实行、或是于时间上彼此分开地实行。
CNB2003801039564A 2002-11-23 2003-11-20 检测应力迁移性质的装置及方法 Expired - Fee Related CN100554988C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10254756.4 2002-11-23
DE2002154756 DE10254756B4 (de) 2002-11-23 2002-11-23 Vorrichtung und Verfahren zur Erfassung von Stressmigrations-Eigenschaften

Publications (2)

Publication Number Publication Date
CN1714299A true CN1714299A (zh) 2005-12-28
CN100554988C CN100554988C (zh) 2009-10-28

Family

ID=32308683

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801039564A Expired - Fee Related CN100554988C (zh) 2002-11-23 2003-11-20 检测应力迁移性质的装置及方法

Country Status (4)

Country Link
CN (1) CN100554988C (zh)
DE (1) DE10254756B4 (zh)
TW (1) TWI234220B (zh)
WO (1) WO2004048985A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969301A (zh) * 2011-08-30 2013-03-13 台湾积体电路制造股份有限公司 具有自加热结构的半导体器件、其制造方法和测试方法
CN106684008A (zh) * 2015-11-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体器件的可靠性测试结构及其测试方法
CN111007387A (zh) * 2019-12-07 2020-04-14 苏州容启传感器科技有限公司 一种测试芯片及集成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397260B2 (en) 2005-11-04 2008-07-08 International Business Machines Corporation Structure and method for monitoring stress-induced degradation of conductive interconnects
US7858406B2 (en) 2007-02-06 2010-12-28 Infineon Technologies Ag Semiconductor device test structures and methods
US7851237B2 (en) 2007-02-23 2010-12-14 Infineon Technologies Ag Semiconductor device test structures and methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177221A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 信頼性評価用半導体装置及び信頼性評価用の評価パターンを内蔵した製品lsi、ウエハー
JPH06188297A (ja) * 1992-12-18 1994-07-08 Kawasaki Steel Corp Lsi配線の信頼性試験方法
JP3611338B2 (ja) * 1993-06-21 2005-01-19 財団法人国際科学振興財団 電流駆動導電性材料評価方法
JPH07130817A (ja) * 1993-10-30 1995-05-19 Sony Corp 金属配線の信頼性評価方法及び金属配線の信頼性評価装置
JPH10107108A (ja) * 1996-10-02 1998-04-24 Matsushita Electron Corp ストレスマイグレーション試験方法と配線評価用試料
JP2972662B2 (ja) * 1997-07-11 1999-11-08 松下電子工業株式会社 半導体装置
US6833557B1 (en) * 2000-06-27 2004-12-21 Agere Systems Inc. Integrated circuit and a method of manufacturing an integrated circuit
US6621280B1 (en) * 2000-06-27 2003-09-16 Agere Systems Inc. Method of testing an integrated circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969301A (zh) * 2011-08-30 2013-03-13 台湾积体电路制造股份有限公司 具有自加热结构的半导体器件、其制造方法和测试方法
US9076751B2 (en) 2011-08-30 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with self-heating structures, methods of manufacture thereof, and testing methods
CN102969301B (zh) * 2011-08-30 2015-09-23 台湾积体电路制造股份有限公司 具有自加热结构的半导体器件、其制造方法和测试方法
CN106684008A (zh) * 2015-11-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体器件的可靠性测试结构及其测试方法
CN106684008B (zh) * 2015-11-05 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体器件的可靠性测试结构及其测试方法
CN111007387A (zh) * 2019-12-07 2020-04-14 苏州容启传感器科技有限公司 一种测试芯片及集成方法

Also Published As

Publication number Publication date
DE10254756A1 (de) 2004-06-09
CN100554988C (zh) 2009-10-28
WO2004048985A1 (de) 2004-06-10
TW200415739A (en) 2004-08-16
TWI234220B (en) 2005-06-11
DE10254756B4 (de) 2011-07-07

Similar Documents

Publication Publication Date Title
Mahajan et al. Embedded multi-die interconnect bridge (EMIB)--a high density, high bandwidth packaging interconnect
US8323991B2 (en) Method for detecting stress migration properties
US10366924B2 (en) Chip carriers and semiconductor devices including redistribution structures with improved thermal and electrical performance
US6445069B1 (en) Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
US20080231312A1 (en) Structure for modeling stress-induced degradation of conductive interconnects
CN1568430A (zh) 加速确定半导体布线的电迁移特性的方法和装置
KR100538725B1 (ko) 다층 배선을 갖는 반도체 집적 회로 장치
CN1914725A (zh) 具有微电子元件来冷却管芯的微电子组件及其制造方法
CN1358331A (zh) 内插器及其制造方法
CN1947007A (zh) 薄膜气体传感器结构
CN1779935A (zh) 导电凸块测试装置与测试方法
CN1714299A (zh) 检测应力迁移性质的装置及方法
CN101061581A (zh) 半导体器件多层之间对准的模拟测量
CN1996590B (zh) 一种硅片级电迁移测试加热器结构
US6037795A (en) Multiple device test layout
TW544830B (en) A method of testing an integrated circuit
CN101136402B (zh) 半导体装置及其制造方法
CN115116873A (zh) 半导体装置的制造方法及半导体装置的测试方法
CN114280458A (zh) 一种转接板的测试方法
CN1682123A (zh) 焦耳热的特征化的方法及系统
CN1820369A (zh) 对安全性敏感的半导体产品,尤其是智能卡芯片
Schaper et al. Electrical characterization of the interconnected mesh power system (IMPS) MCM topology
CN215910593U (zh) 一种适于场效应管老炼试验的老炼板
KR200258235Y1 (ko) 메탈배선의 테스트 소자의 구조
KR100494116B1 (ko) 금속 배선의 신뢰도 평가 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20171120