JPH10107108A - ストレスマイグレーション試験方法と配線評価用試料 - Google Patents
ストレスマイグレーション試験方法と配線評価用試料Info
- Publication number
- JPH10107108A JPH10107108A JP26109096A JP26109096A JPH10107108A JP H10107108 A JPH10107108 A JP H10107108A JP 26109096 A JP26109096 A JP 26109096A JP 26109096 A JP26109096 A JP 26109096A JP H10107108 A JPH10107108 A JP H10107108A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulator
- metal wiring
- layer insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ストレスマイグレーション試験を短時間で行
えるストレスマイグレーション試験方法を提供すること
を目的とする。 【解決手段】 半導体基板１１の表面上に第１層絶縁体
１２を成膜し、この第１層絶縁体１２の上に第１層金属
配線１３を形成し、第１層絶縁体１２と第１層配線１３
の上に第２層絶縁体１４を成膜し、この第２層絶縁体１
４の上に第２層金属配線１５を形成するとともに、第２
層金属配線１５の第１層金属配線１３との交差部分に切
り欠き部位１６を形成し、前記突出部分の形状を調節し
て第２層金属配線を評価する。
えるストレスマイグレーション試験方法を提供すること
を目的とする。 【解決手段】 半導体基板１１の表面上に第１層絶縁体
１２を成膜し、この第１層絶縁体１２の上に第１層金属
配線１３を形成し、第１層絶縁体１２と第１層配線１３
の上に第２層絶縁体１４を成膜し、この第２層絶縁体１
４の上に第２層金属配線１５を形成するとともに、第２
層金属配線１５の第１層金属配線１３との交差部分に切
り欠き部位１６を形成し、前記突出部分の形状を調節し
て第２層金属配線を評価する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に使用
される金属配線などのストレスマイグレーション試験方
法に関するものである。
される金属配線などのストレスマイグレーション試験方
法に関するものである。
【０００２】
【従来の技術】従来のストレスマイグレーション試験方
法の実施には、図２に示す配線評価用試料が使用されて
いる。
法の実施には、図２に示す配線評価用試料が使用されて
いる。
【０００３】この配線評価用試料は、シリコン基板２１
の上に絶縁膜２２を形成し、この絶縁膜２２の上の全面
に金属配線層を一様に積層した後、フォトグラフィ技術
によって加工することによって、所定の形状の配線パタ
ーン２３を得、配線パターン２３の所定部分に切り欠き
部位２４を形成した構造をしている（特開平４−３２１
２５１号公報など）。
の上に絶縁膜２２を形成し、この絶縁膜２２の上の全面
に金属配線層を一様に積層した後、フォトグラフィ技術
によって加工することによって、所定の形状の配線パタ
ーン２３を得、配線パターン２３の所定部分に切り欠き
部位２４を形成した構造をしている（特開平４−３２１
２５１号公報など）。
【０００４】
【発明が解決しようとする課題】半導体装置の金属配線
ストレスマイグレーションによる断線の発生などの試験
を行う場合、その試験に要する時間が短縮されたとは言
い難いし、しかも、金属配線が多層化されている今日の
半導体装置の金属配線ストレスマイグレーション試験向
きとも言い難いという欠点がある。
ストレスマイグレーションによる断線の発生などの試験
を行う場合、その試験に要する時間が短縮されたとは言
い難いし、しかも、金属配線が多層化されている今日の
半導体装置の金属配線ストレスマイグレーション試験向
きとも言い難いという欠点がある。
【０００５】本発明は配線が多層化された半導体装置の
配線ストレスマイグレーションを所定位置に所定時間内
で発生させて評価できるストレスマイグレーション試験
方法を提供することを目的とする。
配線ストレスマイグレーションを所定位置に所定時間内
で発生させて評価できるストレスマイグレーション試験
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のストレスマイグ
レーション試験方法は、評価したい第２層配線を平坦面
に形成するのではなくて、第１層配線の上に位置する第
２層絶縁体の表面を第１層絶縁体の上に位置する第２層
絶縁体の表面よりも突出させ、この突出部分を有する第
２層絶縁体の上に第２層配線を形成し、第２層配線の第
１層金属配線との交差部分に切り欠き部位を形成して第
２層配線を評価することを特徴とする。
レーション試験方法は、評価したい第２層配線を平坦面
に形成するのではなくて、第１層配線の上に位置する第
２層絶縁体の表面を第１層絶縁体の上に位置する第２層
絶縁体の表面よりも突出させ、この突出部分を有する第
２層絶縁体の上に第２層配線を形成し、第２層配線の第
１層金属配線との交差部分に切り欠き部位を形成して第
２層配線を評価することを特徴とする。
【０００７】この本発明によると、配線が多層化された
半導体装置の配線ストレスマイグレーションを所定位置
に所定時間内で発生させて評価できる。
半導体装置の配線ストレスマイグレーションを所定位置
に所定時間内で発生させて評価できる。
【０００８】
【発明の実施の形態】本発明のストレスマイグレーショ
ン試験方法は、半導体基板の表面上に第１層絶縁体を成
膜し、第１層絶縁体の上に第１層配線を形成し、第１層
絶縁体と第１層配線の上に第２層絶縁体を成膜して第１
層配線の上に位置する第２層絶縁体の表面を第１層絶縁
体の上に位置する第２層絶縁体の表面よりも突出させ、
この突出部分を有する第２層絶縁体の上に第２層配線を
形成するとともに、第２層配線の第１層金属配線との交
差部分に切り欠き部位を形成し、第１層配線の幅と厚
み、第２層絶縁体の厚み、前記突出部分の形状、前記切
り欠き部位の切り欠き深さを調節して第２層配線を評価
することを特徴とし、第２層配線の切り欠き部位に前記
突出部分による引張応力がかかり、かつ、第２層配線の
切り欠き部位が第１層配線に最も近く放熱効果が最も大
きいため、ストレスマイグレーション現象をより短時間
で発生させることができ、しかも、多層配線化された半
導体装置で問題となる配線の平坦化の度合によるストレ
スマイグレーション試験を実施できる。
ン試験方法は、半導体基板の表面上に第１層絶縁体を成
膜し、第１層絶縁体の上に第１層配線を形成し、第１層
絶縁体と第１層配線の上に第２層絶縁体を成膜して第１
層配線の上に位置する第２層絶縁体の表面を第１層絶縁
体の上に位置する第２層絶縁体の表面よりも突出させ、
この突出部分を有する第２層絶縁体の上に第２層配線を
形成するとともに、第２層配線の第１層金属配線との交
差部分に切り欠き部位を形成し、第１層配線の幅と厚
み、第２層絶縁体の厚み、前記突出部分の形状、前記切
り欠き部位の切り欠き深さを調節して第２層配線を評価
することを特徴とし、第２層配線の切り欠き部位に前記
突出部分による引張応力がかかり、かつ、第２層配線の
切り欠き部位が第１層配線に最も近く放熱効果が最も大
きいため、ストレスマイグレーション現象をより短時間
で発生させることができ、しかも、多層配線化された半
導体装置で問題となる配線の平坦化の度合によるストレ
スマイグレーション試験を実施できる。
【０００９】以下、本発明のストレスマイグレーション
試験方法を具体的な実施の形態に基づいて説明する。図
１は本発明のストレスマイグレーション試験方法の実施
に使用する配線評価用試料を示す。
試験方法を具体的な実施の形態に基づいて説明する。図
１は本発明のストレスマイグレーション試験方法の実施
に使用する配線評価用試料を示す。
【００１０】この配線評価用試料は、シリコンの半導体
基板１１の上に酸化シリコンの第１層絶縁体１２を形成
し、この第１層絶縁体１２の上にアルミニウム金属薄膜
層〔図示せず〕を成膜後、フォトグラフィ技術で加工し
た第１層金属配線１３を形成する。
基板１１の上に酸化シリコンの第１層絶縁体１２を形成
し、この第１層絶縁体１２の上にアルミニウム金属薄膜
層〔図示せず〕を成膜後、フォトグラフィ技術で加工し
た第１層金属配線１３を形成する。
【００１１】さらに、第１層絶縁体１２と第１層金属配
線１３の上に酸化シリコンの第２層絶縁体１４を形成
し、この第２層絶縁体１４の上に、アルミニウム金属薄
膜層〔図示せず〕を成膜後、フォトグラフィ技術で加工
した第２層金属配線１５を形成する。
線１３の上に酸化シリコンの第２層絶縁体１４を形成
し、この第２層絶縁体１４の上に、アルミニウム金属薄
膜層〔図示せず〕を成膜後、フォトグラフィ技術で加工
した第２層金属配線１５を形成する。
【００１２】次に、第２層金属配線１５の第１層金属配
線１３との交差部分に切り欠き部位１６を形成する。こ
のように評価したい第２層金属配線１５の切り欠き部位
１６が、第１層金属配線１３との交差部分に形成され、
第１層金属配線１３の厚みによる突出部分の上にある。
線１３との交差部分に切り欠き部位１６を形成する。こ
のように評価したい第２層金属配線１５の切り欠き部位
１６が、第１層金属配線１３との交差部分に形成され、
第１層金属配線１３の厚みによる突出部分の上にある。
【００１３】このため、多層配線構造をとる実際の半導
体装置の試験対象金属配線の平坦度に合わせて、第１層
金属配線１３の幅と厚み、第２層絶縁体１４の幅と厚み
の調節によって、この突出部分の形状を調節して金属配
線ストレスマイグレーション試験を実施する。
体装置の試験対象金属配線の平坦度に合わせて、第１層
金属配線１３の幅と厚み、第２層絶縁体１４の幅と厚み
の調節によって、この突出部分の形状を調節して金属配
線ストレスマイグレーション試験を実施する。
【００１４】本発明の実施による金属配線ストレスマイ
グレーション現象発生の短期化を、Ｇｒｉｆｆｉｔｈら
の提唱しているクラックモデルを用いて述べる。切り欠
き部位１６の切り欠き深さａの表面クラックモデルを考
える。
グレーション現象発生の短期化を、Ｇｒｉｆｆｉｔｈら
の提唱しているクラックモデルを用いて述べる。切り欠
き部位１６の切り欠き深さａの表面クラックモデルを考
える。
【００１５】切り欠き部位１６に垂直方向に沿って応力
σが作用すると、切り欠き部位１６の先端部に応力が集
中する。この先端部では理論的な凝集強度に等しい応力
が作用することになり、この先端部からクラックが大き
くなる。
σが作用すると、切り欠き部位１６の先端部に応力が集
中する。この先端部では理論的な凝集強度に等しい応力
が作用することになり、この先端部からクラックが大き
くなる。
【００１６】応力σによる外力の仕事が切り欠き部位１
６の系内のクラック成長を進展させ脆性破壊が生じる。
脆性破壊が生じる場合の臨界応力値はＧｒｉｆｆｉｔｈ
の条件により次の様に表わされる。
６の系内のクラック成長を進展させ脆性破壊が生じる。
脆性破壊が生じる場合の臨界応力値はＧｒｉｆｆｉｔｈ
の条件により次の様に表わされる。
【００１７】
【数１】
【００１８】上式において、αは切り欠き部位１６の形
状に依存する無次元定数、γは表面エネルギ、Ｅはヤン
グ率、πは円周率である。この式は脆性破壊に必要な臨
界応力値を示すが十分条件ではない。但し、金属配線の
ストレスマイグレーション現象発生に要する時間を短縮
するための条件を示している。
状に依存する無次元定数、γは表面エネルギ、Ｅはヤン
グ率、πは円周率である。この式は脆性破壊に必要な臨
界応力値を示すが十分条件ではない。但し、金属配線の
ストレスマイグレーション現象発生に要する時間を短縮
するための条件を示している。
【００１９】脆性破壊の臨界応力値を小さくするため
に、配線評価用試料を調節する。まず、第１層金属配線
１３の幅と厚み、さらに、第２層絶縁体１４の厚みの調
節により、第２層金属配線１５の第１層金属配線１３と
の交差部分の突出部分の形状を変え、切り欠き部位１６
の放熱効果を高め、切り欠き部位１６の表面エネルギγ
とヤング率Ｅを小さくする。次に、切り欠き部位１６の
切り欠き深さａを調節する。
に、配線評価用試料を調節する。まず、第１層金属配線
１３の幅と厚み、さらに、第２層絶縁体１４の厚みの調
節により、第２層金属配線１５の第１層金属配線１３と
の交差部分の突出部分の形状を変え、切り欠き部位１６
の放熱効果を高め、切り欠き部位１６の表面エネルギγ
とヤング率Ｅを小さくする。次に、切り欠き部位１６の
切り欠き深さａを調節する。
【００２０】この実施の形態では、絶縁体に酸化シリコ
ンを用いたが、ホウ素およびリンの含有ガラス，リン含
有ガラス，窒化ガラスを用いても同様の効果が得られる
ことは云うまでもない。
ンを用いたが、ホウ素およびリンの含有ガラス，リン含
有ガラス，窒化ガラスを用いても同様の効果が得られる
ことは云うまでもない。
【００２１】
【発明の効果】以上のように本発明のストレスマイグレ
ーション試験方法は、半導体基板の表面上に第１層絶縁
体を成膜し、第１層絶縁体の上に第１層配線を形成し、
第１層絶縁体と第１層配線の上に第２層絶縁体を成膜し
て第１層配線の上に位置する第２層絶縁体の表面を第１
層絶縁体の上に位置する第２層絶縁体の表面よりも突出
させ、この突出部分を有する第２層絶縁体の上に第２層
配線を形成するとともに、第２層配線の第１層金属配線
との交差部分に切り欠き部位を形成し、前記突出部分の
形状を調節して第２層配線を評価することを特徴とし、
第２層配線の第１層配線との交差部分の突出部分に切り
欠き部位を備えていることによって、金属配線ストレス
マイグレーション現象を短期間で発生させることがで
き、かつ、多層配線を有する半導体装置に関する金属配
線ストレスマイグレーション試験を効率良く実施でき
る。
ーション試験方法は、半導体基板の表面上に第１層絶縁
体を成膜し、第１層絶縁体の上に第１層配線を形成し、
第１層絶縁体と第１層配線の上に第２層絶縁体を成膜し
て第１層配線の上に位置する第２層絶縁体の表面を第１
層絶縁体の上に位置する第２層絶縁体の表面よりも突出
させ、この突出部分を有する第２層絶縁体の上に第２層
配線を形成するとともに、第２層配線の第１層金属配線
との交差部分に切り欠き部位を形成し、前記突出部分の
形状を調節して第２層配線を評価することを特徴とし、
第２層配線の第１層配線との交差部分の突出部分に切り
欠き部位を備えていることによって、金属配線ストレス
マイグレーション現象を短期間で発生させることがで
き、かつ、多層配線を有する半導体装置に関する金属配
線ストレスマイグレーション試験を効率良く実施でき
る。
【図１】本発明のストレスマイグレーション試験方法の
実施に使用する配線評価用試料の斜視図
実施に使用する配線評価用試料の斜視図
【図２】従来の配線評価用試料の斜視図
１１ 半導体基板 １２ 第１層絶縁体 １３ 第１層金属配線〔第１層配線〕 １４ 第２層絶縁体 １５ 第２層金属配線〔第２層配線〕 １６ 切り欠き部位
Claims (2)
- 【請求項１】 半導体基板の表面上に第１層絶縁体を成
膜し、第１層絶縁体の上に第１層配線を形成し、第１層
絶縁体と第１層配線の上に第２層絶縁体を成膜して第１
層配線の上に位置する第２層絶縁体の表面を第１層絶縁
体の上に位置する第２層絶縁体の表面よりも突出させ、
この突出部分を有する第２層絶縁体の上に第２層配線を
形成するとともに、第２層配線の第１層金属配線との交
差部分に切り欠き部位を形成し、前記突出部分の形状を
調節して第２層配線を評価するストレスマイグレーショ
ン試験方法。 - 【請求項２】 半導体基板の表面上に第１層絶縁体を成
膜し、第１層絶縁体の上に第１層配線を形成し、第１層
絶縁体と第１層配線の上に第２層絶縁体を成膜して第１
層配線の上に位置する第２層絶縁体の表面を第１層絶縁
体の上に位置する第２層絶縁体の表面よりも突出させ、
この突出部分を有する第２層絶縁体の上に第２層配線を
形成するとともに、第２層配線の第１層金属配線との交
差部分に切り欠き部位を形成した配線評価用試料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26109096A JPH10107108A (ja) | 1996-10-02 | 1996-10-02 | ストレスマイグレーション試験方法と配線評価用試料 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26109096A JPH10107108A (ja) | 1996-10-02 | 1996-10-02 | ストレスマイグレーション試験方法と配線評価用試料 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107108A true JPH10107108A (ja) | 1998-04-24 |
Family
ID=17356952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26109096A Pending JPH10107108A (ja) | 1996-10-02 | 1996-10-02 | ストレスマイグレーション試験方法と配線評価用試料 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004048985A1 (de) * | 2002-11-23 | 2004-06-10 | Infineon Technologies Ag | Vorrichtung und verfahren zur erfassung von stressmigrations-eigenschaften |
| US7888672B2 (en) | 2002-11-23 | 2011-02-15 | Infineon Technologies Ag | Device for detecting stress migration properties |
-
1996
- 1996-10-02 JP JP26109096A patent/JPH10107108A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004048985A1 (de) * | 2002-11-23 | 2004-06-10 | Infineon Technologies Ag | Vorrichtung und verfahren zur erfassung von stressmigrations-eigenschaften |
| US7888672B2 (en) | 2002-11-23 | 2011-02-15 | Infineon Technologies Ag | Device for detecting stress migration properties |
| US8323991B2 (en) | 2002-11-23 | 2012-12-04 | Infineon Technologies Ag | Method for detecting stress migration properties |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1498946B1 (en) | Circuit board, process for producing the same and power module | |
| Kessel et al. | The quality of die-attachment and its relationship to stresses and vertical die-cracking | |
| Chen et al. | Mechanical issues of Cu-to-Cu wire bonding | |
| JPH0777246B2 (ja) | セラミックス回路基板 | |
| US4468857A (en) | Method of manufacturing an integrated circuit device | |
| JPH10107108A (ja) | ストレスマイグレーション試験方法と配線評価用試料 | |
| Nguyen et al. | Effects of configuration on plastic package stresses | |
| JP2002198410A (ja) | 半導体装置の製造方法及び製造システム | |
| Tadepalli | Characterization and requirements for Cu-Cu bonds for three-dimensional integrated circuits | |
| JPH11101724A (ja) | 結晶格子歪み測定用試料の作製方法、および結晶格子歪み測定方法 | |
| Panousis et al. | Thermocompression bondability of thick-film gold-A comparison to thin-film gold | |
| US20020140097A1 (en) | Semiconductor device | |
| JPH033223A (ja) | 半導体装置 | |
| JPH03283637A (ja) | 半導体装置 | |
| Daggubati et al. | Dependence of the Fracture of PowerTrench MOSFET Device on Its Topography in Cu Bonding Process | |
| Yata et al. | A method of adhesion strength test for thick film | |
| JPS5814069A (ja) | エレクトロマイグレ−ションの加速試験方法 | |
| JPH05152372A (ja) | ボンデイングパツド形成方法 | |
| JPH04284641A (ja) | 配線断面観察法 | |
| TWI271812B (en) | Method for fabricating a probing pad of an integrated circuit chip | |
| JPH04324656A (ja) | 金属配線膜の性能評価方法 | |
| JP2001156137A (ja) | 半導体装置の解析方法 | |
| Wang et al. | AN INTENSITY TESTING MODEL AND EXAMINATION OF GOLD–SILICON WAFER BONDING | |
| JPH04321251A (ja) | 半導体装置の製造方法 | |
| JPH0864684A (ja) | 半導体装置及びその製造方法 |