JPH1167719A - 半導体製造におけるエッチング方法及びエッチング装置 - Google Patents
半導体製造におけるエッチング方法及びエッチング装置Info
- Publication number
- JPH1167719A JPH1167719A JP22358697A JP22358697A JPH1167719A JP H1167719 A JPH1167719 A JP H1167719A JP 22358697 A JP22358697 A JP 22358697A JP 22358697 A JP22358697 A JP 22358697A JP H1167719 A JPH1167719 A JP H1167719A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- diffusion layer
- semiconductor substrate
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成により、より短時間で且つ少ない
工数で、寄生的ゲート容量を除去することができる半導
体製造におけるエッチング方法及びエッチング装置を提
供すること。 【解決手段】 表面に電界効果トランジスタのチャネル
導電層、ゲート拡散層１３及びゲート電極１８となる高
融点金属膜が形成され、さらに周辺部に測定用電極１９
となる前記高融点金属膜が形成されている半導体基板１
０をエッチングする際、前記測定用電極に測定端子を接
触させ、前記測定端子を介して前記ゲート拡散層の抵抗
値を測定し、前記抵抗値が所定値に達するまで、前記ゲ
ート拡散層をエッチング除去する。
工数で、寄生的ゲート容量を除去することができる半導
体製造におけるエッチング方法及びエッチング装置を提
供すること。 【解決手段】 表面に電界効果トランジスタのチャネル
導電層、ゲート拡散層１３及びゲート電極１８となる高
融点金属膜が形成され、さらに周辺部に測定用電極１９
となる前記高融点金属膜が形成されている半導体基板１
０をエッチングする際、前記測定用電極に測定端子を接
触させ、前記測定端子を介して前記ゲート拡散層の抵抗
値を測定し、前記抵抗値が所定値に達するまで、前記ゲ
ート拡散層をエッチング除去する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体製造にお
けるエッチング方法及びエッチング装置に関するもので
ある。
けるエッチング方法及びエッチング装置に関するもので
ある。
【０００２】
【従来の技術】従来より、ＰＮ接合型電界効果トランジ
スタは、電界効果トランジスタの一形態として広く使用
されている。特に化合物半導体を基板としたトランジス
タとしては、電子移動度とゲート障壁電位が高いという
利点を活用して、ＭＭＩＣ用の能動素子に利用されてい
る。
スタは、電界効果トランジスタの一形態として広く使用
されている。特に化合物半導体を基板としたトランジス
タとしては、電子移動度とゲート障壁電位が高いという
利点を活用して、ＭＭＩＣ用の能動素子に利用されてい
る。
【０００３】ところが、より高い周波数帯域へ利用しよ
うとした場合、ゲートＰＮ接合の側面とチャネル導電層
との間に形成される、いわゆる寄生的ゲート容量が原因
となって、利得や雑音指数の劣化等が引き起こされてし
まうと考えられている。
うとした場合、ゲートＰＮ接合の側面とチャネル導電層
との間に形成される、いわゆる寄生的ゲート容量が原因
となって、利得や雑音指数の劣化等が引き起こされてし
まうと考えられている。
【０００４】そこで、上述した寄生的ゲート容量を低減
するために、例えばゲート電極からのはみ出し部分のゲ
ート拡散層をエッチング処理によって除去する方法があ
る。この方法においては、エッチング処理の終了時期を
高精度で制御するために、残ったゲート拡散層の抵抗値
の測定とエッチング処理とを交互に繰り返す手順が採ら
れている。
するために、例えばゲート電極からのはみ出し部分のゲ
ート拡散層をエッチング処理によって除去する方法があ
る。この方法においては、エッチング処理の終了時期を
高精度で制御するために、残ったゲート拡散層の抵抗値
の測定とエッチング処理とを交互に繰り返す手順が採ら
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た抵抗値の測定とエッチング処理を交互に繰り返す手順
では、抵抗値の測定のためにエッチング処理を中断する
必要がある。従って、この中断時間及び抵抗値の測定に
要する時間により、エッチング工程全体にかかる時間
が、本来のエッチング処理に要する時間に比較して大幅
に長くなってしまうと共に、抵抗値の測定のための作業
工数が別途必要になる。
た抵抗値の測定とエッチング処理を交互に繰り返す手順
では、抵抗値の測定のためにエッチング処理を中断する
必要がある。従って、この中断時間及び抵抗値の測定に
要する時間により、エッチング工程全体にかかる時間
が、本来のエッチング処理に要する時間に比較して大幅
に長くなってしまうと共に、抵抗値の測定のための作業
工数が別途必要になる。
【０００６】この発明は、以上の点に鑑み、簡単な構成
により、より短時間でかつ少ない工数で、寄生的ゲート
容量を除去することができる半導体製造におけるエッチ
ング方法及びエッチング装置を提供することを目的とし
ている。
により、より短時間でかつ少ない工数で、寄生的ゲート
容量を除去することができる半導体製造におけるエッチ
ング方法及びエッチング装置を提供することを目的とし
ている。
【０００７】
【課題を解決するための手段】上記目的は、この発明に
よれば、表面に電界効果トランジスタのチャネル導電
層、ゲート拡散層及びゲート電極となる高融点金属膜が
形成され、さらに周辺部に測定用電極となる前記高融点
金属膜が形成されている半導体基板をエッチングする
際、前記測定用電極に測定端子を接触させ、前記測定端
子を介して前記ゲート拡散層の抵抗値を測定し、前記抵
抗値が所定値に達するまで、前記ゲート拡散層をエッチ
ング除去することにより達成される。
よれば、表面に電界効果トランジスタのチャネル導電
層、ゲート拡散層及びゲート電極となる高融点金属膜が
形成され、さらに周辺部に測定用電極となる前記高融点
金属膜が形成されている半導体基板をエッチングする
際、前記測定用電極に測定端子を接触させ、前記測定端
子を介して前記ゲート拡散層の抵抗値を測定し、前記抵
抗値が所定値に達するまで、前記ゲート拡散層をエッチ
ング除去することにより達成される。
【０００８】また、上記目的は、この発明によれば、表
面に電界効果トランジスタのチャネル導電層、ゲート拡
散層及びゲート電極となる高融点金属膜が形成され、さ
らに周辺部に測定用電極となる前記高融点金属膜が形成
されている半導体基板をエッチングする装置であって、
前記測定用電極に接触して前記ゲート拡散層の抵抗値を
測定するための測定端子を備え、前記抵抗値が所定値に
達するまで、前記ゲート拡散層をエッチング除去するこ
とにより達成される。
面に電界効果トランジスタのチャネル導電層、ゲート拡
散層及びゲート電極となる高融点金属膜が形成され、さ
らに周辺部に測定用電極となる前記高融点金属膜が形成
されている半導体基板をエッチングする装置であって、
前記測定用電極に接触して前記ゲート拡散層の抵抗値を
測定するための測定端子を備え、前記抵抗値が所定値に
達するまで、前記ゲート拡散層をエッチング除去するこ
とにより達成される。
【０００９】上記構成によれば、半導体基板のゲート拡
散層のゲート電極からのはみ出し部分のエッチングを行
なう場合に、半導体基板の周辺部に測定端子を接触させ
ることにより、半導体基板のゲート拡散層の抵抗値を測
定することができる。従って、ゲート拡散層の抵抗値を
測定しながら、ゲート電極をマスクとして、ゲート拡散
層のエッチング除去を行なうことにより、ゲート拡散層
のゲート電極からのはみ出し部分を確実に除去すること
ができる。
散層のゲート電極からのはみ出し部分のエッチングを行
なう場合に、半導体基板の周辺部に測定端子を接触させ
ることにより、半導体基板のゲート拡散層の抵抗値を測
定することができる。従って、ゲート拡散層の抵抗値を
測定しながら、ゲート電極をマスクとして、ゲート拡散
層のエッチング除去を行なうことにより、ゲート拡散層
のゲート電極からのはみ出し部分を確実に除去すること
ができる。
【００１０】
【発明の実施の形態】以下、この発明の好適な実施形態
を添付図を参照しながら詳細に説明する。尚、以下に述
べる実施形態は、この発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、この発
明の範囲は、以下の説明において特にこの発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
を添付図を参照しながら詳細に説明する。尚、以下に述
べる実施形態は、この発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、この発
明の範囲は、以下の説明において特にこの発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
【００１１】図１（Ａ）及び（Ｂ）〜図４（Ａ）及び
（Ｂ）は、この発明による半導体製造におけるエッチン
グ方法の実施形態を適用した接合型電界効果トランジス
タ（以下、ＪＦＥＴという）の製造工程を順次に示す断
面側面図及び平面図である。図１において、先づ半導体
基板（例えばＧａＡｓ基板）１０上のＪＦＥＴ部の領域
Ａの表面に、チャネル導電層としてのｎ領域１１が形成
される。
（Ｂ）は、この発明による半導体製造におけるエッチン
グ方法の実施形態を適用した接合型電界効果トランジス
タ（以下、ＪＦＥＴという）の製造工程を順次に示す断
面側面図及び平面図である。図１において、先づ半導体
基板（例えばＧａＡｓ基板）１０上のＪＦＥＴ部の領域
Ａの表面に、チャネル導電層としてのｎ領域１１が形成
される。
【００１２】その後、半導体基板１０の表面に、レジス
ト１２が塗布されてパターンニングがＰＲ工程により行
なわれる。そして、ＪＦＥＴ部の領域Ａの表面、ＸＹ方
向に延びるスクライブラインの領域Ｂの表面及び半導体
基板１０の周辺部Ｃの表面に、それぞれｐ＋領域１３、
１４、１５が拡散によって形成される。このｐ＋領域１
３〜１５の形成後にレジスト１２は除去される。ここ
で、上記ｐ＋領域１３は、ゲート拡散層と呼ばれる。
ト１２が塗布されてパターンニングがＰＲ工程により行
なわれる。そして、ＪＦＥＴ部の領域Ａの表面、ＸＹ方
向に延びるスクライブラインの領域Ｂの表面及び半導体
基板１０の周辺部Ｃの表面に、それぞれｐ＋領域１３、
１４、１５が拡散によって形成される。このｐ＋領域１
３〜１５の形成後にレジスト１２は除去される。ここ
で、上記ｐ＋領域１３は、ゲート拡散層と呼ばれる。
【００１３】続いて、図２において、半導体基板１０の
表面に、高融点金属から成る金属膜１６が成膜され、そ
の金属膜１６の表面に、レジスト１７が塗布されてゲー
ト電極及び半導体基板１０の周辺部Ｃに対応するパター
ンニングが行なわれる。そして、図３において、金属膜
１６がＲＩＥ（反応型イオンエッチング）工程によりエ
ッチングされる。これにより、ＪＦＥＴ部の領域Ａの金
属膜１６残留部分にはゲート電極１８が、また半導体基
板１０の周辺部Ｃの金属膜１６残留部分には測定用電極
１９が、それぞれ形成されることになる。
表面に、高融点金属から成る金属膜１６が成膜され、そ
の金属膜１６の表面に、レジスト１７が塗布されてゲー
ト電極及び半導体基板１０の周辺部Ｃに対応するパター
ンニングが行なわれる。そして、図３において、金属膜
１６がＲＩＥ（反応型イオンエッチング）工程によりエ
ッチングされる。これにより、ＪＦＥＴ部の領域Ａの金
属膜１６残留部分にはゲート電極１８が、また半導体基
板１０の周辺部Ｃの金属膜１６残留部分には測定用電極
１９が、それぞれ形成されることになる。
【００１４】最後に、図４において、半導体基板１０の
表面全体が、リン酸過水によりエッチングされる。この
エッチング中は、電源２１からの所定の電圧が測定用電
極１９の両端に印加されており、電流がｐ＋領域１３〜
１５及びリン酸過水を通過しているので、電流計２０に
よって電流値を検出して抵抗値を測定することにより、
エッチング状態をモニタしている。
表面全体が、リン酸過水によりエッチングされる。この
エッチング中は、電源２１からの所定の電圧が測定用電
極１９の両端に印加されており、電流がｐ＋領域１３〜
１５及びリン酸過水を通過しているので、電流計２０に
よって電流値を検出して抵抗値を測定することにより、
エッチング状態をモニタしている。
【００１５】図５は、この発明のエッチング装置の実施
形態を示す構成図であり、上述したリン酸過水によるエ
ッチング処理を行なう装置である。このエッチング装置
３０は、下方が開放したエッチング槽３１が備えられて
おり、このエッチング槽３１内の下方には２つの測定端
子３２、３３が取り付けられ、エッチング槽３１内の上
方には回転駆動可能なシャワー部３４が取り付けられて
いる。さらに、測定端子３２、３３間には、電流計３４
を介して電源３５が接続されている。
形態を示す構成図であり、上述したリン酸過水によるエ
ッチング処理を行なう装置である。このエッチング装置
３０は、下方が開放したエッチング槽３１が備えられて
おり、このエッチング槽３１内の下方には２つの測定端
子３２、３３が取り付けられ、エッチング槽３１内の上
方には回転駆動可能なシャワー部３４が取り付けられて
いる。さらに、測定端子３２、３３間には、電流計３４
を介して電源３５が接続されている。
【００１６】このような構成において、図示しない支持
部に半導体基板１０を載置し、その上にエッチング槽３
１を被せて測定端子３２、３３を半導体基板１０の測定
用電極１９の両端に接触させる。そして、エッチング槽
３１内のシャワー部３４を図示矢印Ｐ方向に回転させな
がら、リン酸過水を図示矢印Ｑ方向、即ち下方に向かっ
て噴射させる。
部に半導体基板１０を載置し、その上にエッチング槽３
１を被せて測定端子３２、３３を半導体基板１０の測定
用電極１９の両端に接触させる。そして、エッチング槽
３１内のシャワー部３４を図示矢印Ｐ方向に回転させな
がら、リン酸過水を図示矢印Ｑ方向、即ち下方に向かっ
て噴射させる。
【００１７】これにより、半導体基板１０上には上方か
らリン酸過水のシャワーが降りかかることになり、半導
体基板１０の表面全体が実質的に均一にエッチングされ
ることになる。同時に、電源３５により所定の電圧を測
定端子３２、３３を介して半導体基板１０の測定用電極
１９の両端に印加し、電流計３４によって電流値を検出
して抵抗値を測定する。
らリン酸過水のシャワーが降りかかることになり、半導
体基板１０の表面全体が実質的に均一にエッチングされ
ることになる。同時に、電源３５により所定の電圧を測
定端子３２、３３を介して半導体基板１０の測定用電極
１９の両端に印加し、電流計３４によって電流値を検出
して抵抗値を測定する。
【００１８】ここで、リン酸過水によるエッチングが進
行して、ゲート電極１８及び測定用電極１９を除いた部
分のｐ＋領域１３〜１５がエッチング除去されると、こ
れに伴って上記抵抗値は、図６のグラフに示すように、
徐々に高くなり、エッチング除去が完了した時点Ｔ０で
は上限値Ｒ０となる。これは、リン酸過水及び残留Ｐ＋
領域１３〜１５の抵抗値である。
行して、ゲート電極１８及び測定用電極１９を除いた部
分のｐ＋領域１３〜１５がエッチング除去されると、こ
れに伴って上記抵抗値は、図６のグラフに示すように、
徐々に高くなり、エッチング除去が完了した時点Ｔ０で
は上限値Ｒ０となる。これは、リン酸過水及び残留Ｐ＋
領域１３〜１５の抵抗値である。
【００１９】従って、上記抵抗値がＲ０となった時点Ｔ
０で、リン酸過水によるエッチングを停止させることに
より、ゲート拡散層であるｐ＋領域１３のゲート電極１
８からはみだした部分を完全に除去することができる。
０で、リン酸過水によるエッチングを停止させることに
より、ゲート拡散層であるｐ＋領域１３のゲート電極１
８からはみだした部分を完全に除去することができる。
【００２０】図７は、この発明のエッチング装置の別の
実施形態を示す構成図である。このエッチング装置４０
は、エッチング液４１ａを収容するためのエッチング槽
４１が備えられており、このエッチング槽４１内にて、
下方から半導体基板１０を支持すると共に、半導体基板
１０の測定用電極１９に接触する支持・接触棒４２、４
３及び半導体基板１０を支持・接触棒４２、４３に押圧
する押さえ棒４４、４５が備えられている。
実施形態を示す構成図である。このエッチング装置４０
は、エッチング液４１ａを収容するためのエッチング槽
４１が備えられており、このエッチング槽４１内にて、
下方から半導体基板１０を支持すると共に、半導体基板
１０の測定用電極１９に接触する支持・接触棒４２、４
３及び半導体基板１０を支持・接触棒４２、４３に押圧
する押さえ棒４４、４５が備えられている。
【００２１】支持・接触棒４２、４３は、測定端子であ
る探針４２ａ、４３ａが保護部材４２ｂ、４３ｂにより
それぞれ包囲された構成となっている。保護部材４２
ｂ、４３ｂは、リン酸過水等のエッチング液４１ａに対
して耐性を有するシリコンゴム等の弾性材料から成る。
尚、支持・接触棒４２、４３は、半導体基板１０を支持
するようになっているが、これらとは別に、半導体基板
１０を支持するための支持部材が備えられてもよい。
る探針４２ａ、４３ａが保護部材４２ｂ、４３ｂにより
それぞれ包囲された構成となっている。保護部材４２
ｂ、４３ｂは、リン酸過水等のエッチング液４１ａに対
して耐性を有するシリコンゴム等の弾性材料から成る。
尚、支持・接触棒４２、４３は、半導体基板１０を支持
するようになっているが、これらとは別に、半導体基板
１０を支持するための支持部材が備えられてもよい。
【００２２】このような構成において、支持・接触棒４
２、４３が半導体基板１０を支持していないときは、探
針４２ａ、４３ａの先端は、図８に示すように、保護部
材４２ｂ、４３ｂにより覆われており、エッチング液４
１ａに対して保護されている。一方、支持・接触棒４
２、４３が半導体基板１０に当接すると、図７に示すよ
うに、それらの先端の保護部材４２ｂ、４３ｂが弾性変
形し、探針４２ａ、４３ａの先端が露出して半導体基板
１０の測定用電極１９に対して接触する。
２、４３が半導体基板１０を支持していないときは、探
針４２ａ、４３ａの先端は、図８に示すように、保護部
材４２ｂ、４３ｂにより覆われており、エッチング液４
１ａに対して保護されている。一方、支持・接触棒４
２、４３が半導体基板１０に当接すると、図７に示すよ
うに、それらの先端の保護部材４２ｂ、４３ｂが弾性変
形し、探針４２ａ、４３ａの先端が露出して半導体基板
１０の測定用電極１９に対して接触する。
【００２３】この際、変形した保護部材４２ｂ、４３ｂ
は半導体基板１０の下面に密着することになるので、探
針４２ａ、４３ａの先端はエッチング液４１ａから遮断
されることになる。これにより、半導体基板１０の測定
用電極１９に流される電流がエッチング液４１ａに洩れ
ることを防止することができる。従って、図５に示した
エッチング装置３０に比較して、測定される抵抗値は、
ｐ＋領域１３〜１５のみの抵抗値となり、上述したｐ＋
領域１３〜１５のエッチングの進行に伴う抵抗値変化を
より高精度で測定することが可能となる。
は半導体基板１０の下面に密着することになるので、探
針４２ａ、４３ａの先端はエッチング液４１ａから遮断
されることになる。これにより、半導体基板１０の測定
用電極１９に流される電流がエッチング液４１ａに洩れ
ることを防止することができる。従って、図５に示した
エッチング装置３０に比較して、測定される抵抗値は、
ｐ＋領域１３〜１５のみの抵抗値となり、上述したｐ＋
領域１３〜１５のエッチングの進行に伴う抵抗値変化を
より高精度で測定することが可能となる。
【００２４】上述した各実施形態によれば、ゲート拡散
層の抵抗値を測定しながら、ゲート拡散層のエッチング
除去を行なうことにより、ゲート拡散層のゲート電極か
らのはみ出し部分を確実に除去することができるので、
従来のようにゲート拡散層の抵抗値の測定とエッチング
処理を交互に行なう必要がなくなり、エッチング除去に
要する処理時間を大幅に短縮させることができる。
層の抵抗値を測定しながら、ゲート拡散層のエッチング
除去を行なうことにより、ゲート拡散層のゲート電極か
らのはみ出し部分を確実に除去することができるので、
従来のようにゲート拡散層の抵抗値の測定とエッチング
処理を交互に行なう必要がなくなり、エッチング除去に
要する処理時間を大幅に短縮させることができる。
【００２５】また、後者の実施形態によれば、半導体基
板はエッチング槽内にて支持手段によって支持された状
態で、その周辺部が自動的に電気接点に接触することに
なるので、ゲート拡散層の抵抗値の測定のための工数を
低減させることができる。その際、電気接点は保護手段
によってエッチング液に接触しないように保護されてい
るので、電気接点がエッチング液によってエッチングさ
れたり、外部測定手段が電気接点からエッチング液を介
して短絡されてしまうようなことはなく、ゲート拡散層
の抵抗値の測定を正確に行なうことができる。
板はエッチング槽内にて支持手段によって支持された状
態で、その周辺部が自動的に電気接点に接触することに
なるので、ゲート拡散層の抵抗値の測定のための工数を
低減させることができる。その際、電気接点は保護手段
によってエッチング液に接触しないように保護されてい
るので、電気接点がエッチング液によってエッチングさ
れたり、外部測定手段が電気接点からエッチング液を介
して短絡されてしまうようなことはなく、ゲート拡散層
の抵抗値の測定を正確に行なうことができる。
【００２６】尚、上述した実施形態においては、エッチ
ング液としてリン酸過水が使用されているが、これに限
らず、他のエッチング液を使用するエッチング方法及び
エッチング装置にも適用することができる。さらに、上
述した実施形態においては、ＪＦＥＴを製造する場合の
ゲート拡散層のエッチング除去に関して説明したが、こ
れに限らず、他のゲート電極及びゲート拡散層を有する
半導体装置の製造におけるゲート拡散層のエッチング除
去に対しても適用することができる。
ング液としてリン酸過水が使用されているが、これに限
らず、他のエッチング液を使用するエッチング方法及び
エッチング装置にも適用することができる。さらに、上
述した実施形態においては、ＪＦＥＴを製造する場合の
ゲート拡散層のエッチング除去に関して説明したが、こ
れに限らず、他のゲート電極及びゲート拡散層を有する
半導体装置の製造におけるゲート拡散層のエッチング除
去に対しても適用することができる。
【００２７】
【発明の効果】以上述べたように、この発明によれば、
簡単な構成により、より短時間でかつ少ない工数で、寄
生的ゲート容量を除去することができる。
簡単な構成により、より短時間でかつ少ない工数で、寄
生的ゲート容量を除去することができる。
【図１】この発明による半導体製造におけるエッチング
方法の実施形態を適用したＪＦＥＴの製造工程を示す第
１の断面側面図及び平面図。
方法の実施形態を適用したＪＦＥＴの製造工程を示す第
１の断面側面図及び平面図。
【図２】この発明による半導体製造におけるエッチング
方法の実施形態を適用したＪＦＥＴの製造工程を示す第
２の断面側面図及び平面図。
方法の実施形態を適用したＪＦＥＴの製造工程を示す第
２の断面側面図及び平面図。
【図３】この発明による半導体製造におけるエッチング
方法の実施形態を適用したＪＦＥＴの製造工程を示す第
３の断面側面図及び平面図。
方法の実施形態を適用したＪＦＥＴの製造工程を示す第
３の断面側面図及び平面図。
【図４】この発明による半導体製造におけるエッチング
方法の実施形態を適用したＪＦＥＴの製造工程を示す第
４の断面側面図及び平面図。
方法の実施形態を適用したＪＦＥＴの製造工程を示す第
４の断面側面図及び平面図。
【図５】この発明のエッチング装置の実施形態を示す構
成図。
成図。
【図６】図４のエッチング装置によるエッチング除去工
程におけるゲート拡散層の抵抗値の変化を示すグラフ。
程におけるゲート拡散層の抵抗値の変化を示すグラフ。
【図７】この発明のエッチング装置の別の実施形態を示
す構成図。
す構成図。
【図８】図７のエッチング装置の電気接点の先端付近を
示す部分拡大断面図。
示す部分拡大断面図。
１０・・・半導体基板、１１・・・ｎ領域（チャネル導
電層）、１２、１７・・・レジスト、１３・・・ｐ＋領
域（ゲート拡散層）、１４・・・ｐ＋領域（スクライブ
ライン）、１５・・・ｐ＋領域（周辺部）、１６・・・
金属膜、１８・・・ゲート電極、１９・・・測定用電
極、２０、３４・・・電流計、２１、３５・・・電源、
３０、４０・・・エッチング装置、３１、４１・・・エ
ッチング槽、３２、３３・・・測定端子、４２、４３・
・・支持・接触棒、４２ａ、４３ａ・・・探針、４２
ｂ、４３ｂ・・・保護部材、４４、４５・・・押さえ棒
電層）、１２、１７・・・レジスト、１３・・・ｐ＋領
域（ゲート拡散層）、１４・・・ｐ＋領域（スクライブ
ライン）、１５・・・ｐ＋領域（周辺部）、１６・・・
金属膜、１８・・・ゲート電極、１９・・・測定用電
極、２０、３４・・・電流計、２１、３５・・・電源、
３０、４０・・・エッチング装置、３１、４１・・・エ
ッチング槽、３２、３３・・・測定端子、４２、４３・
・・支持・接触棒、４２ａ、４３ａ・・・探針、４２
ｂ、４３ｂ・・・保護部材、４４、４５・・・押さえ棒
Claims (5)
- 【請求項１】 表面に電界効果トランジスタのチャネル
導電層、ゲート拡散層及びゲート電極となる高融点金属
膜が形成され、さらに周辺部に測定用電極となる前記高
融点金属膜が形成されている半導体基板をエッチングす
る際、 前記測定用電極に測定端子を接触させ、 前記測定端子を介して前記ゲート拡散層の抵抗値を測定
し、 前記抵抗値が所定値に達するまで、前記ゲート拡散層を
エッチング除去することを特徴とする半導体製造におけ
るエッチング方法。 - 【請求項２】 前記半導体基板をエッチングする際のエ
ッチング液としてリン酸過水を使用する請求項１に記載
の半導体製造におけるエッチング方法。 - 【請求項３】 表面に電界効果トランジスタのチャネル
導電層、ゲート拡散層及びゲート電極となる高融点金属
膜が形成され、さらに周辺部に測定用電極となる前記高
融点金属膜が形成されている半導体基板をエッチングす
る装置であって、 前記測定用電極に接触して前記ゲート拡散層の抵抗値を
測定するための測定端子を備え、 前記抵抗値が所定値に達するまで、前記ゲート拡散層を
エッチング除去することを特徴とする半導体製造におけ
るエッチング装置。 - 【請求項４】 前記測定端子が、エッチング液に対して
耐性を有する保護部材により包囲されており、前記半導
体基板を支持するように構成されている請求項３に記載
の半導体製造におけるエッチング装置。 - 【請求項５】 前記保護部材が、前記エッチング液に対
して耐性を有する弾性材料で成り、前記半導体基板を支
持していないときは、前記測定端子の先端を包囲してお
り、前記半導体基板を支持するときは、弾性に基づいて
変形して前記測定端子の先端を前記測定用電極に接触さ
せる請求項４に記載の半導体製造におけるエッチング装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22358697A JPH1167719A (ja) | 1997-08-20 | 1997-08-20 | 半導体製造におけるエッチング方法及びエッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22358697A JPH1167719A (ja) | 1997-08-20 | 1997-08-20 | 半導体製造におけるエッチング方法及びエッチング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167719A true JPH1167719A (ja) | 1999-03-09 |
Family
ID=16800495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22358697A Pending JPH1167719A (ja) | 1997-08-20 | 1997-08-20 | 半導体製造におけるエッチング方法及びエッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167719A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387011B1 (ko) * | 2001-04-23 | 2003-06-18 | 일동화학 주식회사 | 평면표시장치 상에 적층된 도전성 산화막에 대한 에칭종점 측정방법 및 측정장치 |
| CN106158681A (zh) * | 2015-04-10 | 2016-11-23 | 中国科学院微电子研究所 | 一种用于制作肖特基二极管空气桥的腐蚀监控方法 |
-
1997
- 1997-08-20 JP JP22358697A patent/JPH1167719A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387011B1 (ko) * | 2001-04-23 | 2003-06-18 | 일동화학 주식회사 | 평면표시장치 상에 적층된 도전성 산화막에 대한 에칭종점 측정방법 및 측정장치 |
| CN106158681A (zh) * | 2015-04-10 | 2016-11-23 | 中国科学院微电子研究所 | 一种用于制作肖特基二极管空气桥的腐蚀监控方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080277659A1 (en) | Test structure for semiconductor chip | |
| US6066952A (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
| JPH1167719A (ja) | 半導体製造におけるエッチング方法及びエッチング装置 | |
| US9117880B2 (en) | Method for manufacturing semiconductor device | |
| KR20090038082A (ko) | 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법 | |
| JP3642146B2 (ja) | 半導体装置の評価方法 | |
| JP3333155B2 (ja) | プラズマダメージ評価用ｔｅｇパターンおよびそれを用いた評価方法 | |
| JP2000164665A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH07169828A (ja) | 絶縁体上のシリコンの基板内の漏れ電流の減少 | |
| JP2002141474A (ja) | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ | |
| US6506615B2 (en) | Method for measuring the depth of well | |
| JPH036661B2 (ja) | ||
| JP3129851B2 (ja) | 半導体装置の製造方法 | |
| JP2003100831A (ja) | シリコンウエーハの評価方法 | |
| JP2021174927A (ja) | 貼り合わせｓｏｉウェーハのベースウェーハの抵抗率測定方法 | |
| JP2016066760A (ja) | Ｓｏｉ基板の評価方法 | |
| US20080246506A1 (en) | Apparatus and method for measuring effective channel | |
| KR100259581B1 (ko) | 테스트 패턴 | |
| JP3361553B2 (ja) | 半導体装置の製造方法 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR0165448B1 (ko) | 실리콘 처리 모니터링 방법 | |
| JP4656412B2 (ja) | 弾性表面波素子片の製造方法、陽極酸化方法 | |
| TW201324728A (zh) | 應用於半導體製程中之測試元件 | |
| JPH10172926A (ja) | エレクトロケミカルエッチング用ウエハ加工構造 | |
| JP2004031859A (ja) | 半導体装置及びその製造方法 |