KR0165448B1 - 실리콘 처리 모니터링 방법 - Google Patents
실리콘 처리 모니터링 방법 Download PDFInfo
- Publication number
- KR0165448B1 KR0165448B1 KR1019950034013A KR19950034013A KR0165448B1 KR 0165448 B1 KR0165448 B1 KR 0165448B1 KR 1019950034013 A KR1019950034013 A KR 1019950034013A KR 19950034013 A KR19950034013 A KR 19950034013A KR 0165448 B1 KR0165448 B1 KR 0165448B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- contact hole
- substrate
- silicon processing
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
신규한 실리콘처리 모니터링 방법이 개시되어 있다. 반도체기판상에 형성된 절연막을 식각하여 상기 기판의 소정부위를 노출시키는 콘택홀을 형성한 후, 상기 콘택홀 식각공정에 의해 손상된 기판의 표면을 식각해내는 실리콘처리를 실시한다. 열파장(T,W) 값을 측정하여 상기 실리콘처리가 진행되었는지 또는 스킵되었는지를 모니터링한다. 웨이퍼 손실없이 종래의 웨이퍼 폐기 후 V.SEM을 확인하는 방법과 동일한 효과를 얻을 수 있다.
Description
제1a도 및 제1b도는 실리콘처리의 유.무에 따른 결과를 나타내는 버티컬 SEM 사진들.
본 발명은 반도체장치의 제조방법에 관한 것으로 특히 콘택홀의 식각단계에서 실리콘처리의 유.무를 모니터링하는 방법에 관한 것이다. 반도체 집적회로를 제조할 때 격리된 활성소자영역들은 단결정 실리콘기판 내에 형성되는데, 이 격리된 소자들을 특정한 전기적 경로를 통해 접속시키는 것이 콘택기술이다. 통상적으로 실리콘기판 상에 실리콘산화물로 이루어진 절연막을 형성하고, 상기 절연막을 건식 또는 습식식각하여 실리콘기판의 소정부위 예컨대 불순물영역을 노출시키는 콘택홀을 형성한 후, 금속과 같은 도전층을 형성하면 콘택홀을 통해 도전층이 실리콘기판의 불순물 영역에 접속되어 콘택구조가 완성된다.
반도체 집적회로의 집적도가 증가함에 따라 콘택홀의 사이즈가 점점 감소되고 있는데 습식식각의 동방성 성질로 인해 건식식각 방법으로 작은 콘택홀을 형성하는 것이 더욱 효과적이다. 이 경우 콘택홀을 형성하기 위한 식각공정시, 실리콘기판의 표면이 손상(damage)되는 문제가 초래된다. 이와 같이 손상된 실리콘기판의 표면은 단결정상태가 아닌 비정실(amorphous)상태가 되어 매우 불안정해지기 때문에 통상적으로 콘택홀 식각후 폴리실리콘 식각 레시피(recipe)를 사용하여 저전력으로 살짝 실리콘기판의 손상된 표면을 식각해내는 소위 실리콘처리를 실시하게 된다.
종래에는 콘택홀 식각공정후 이러한 실리콘처리 공정이 진행되었는지 또는 스킵(skip)되었는지를 모니터링하기 위해서 스코프(scope)나 인-라인(I/L) SEM(Scan
ning Electron Microscopy) 상으로는 확인이 불가능하여 웨이퍼를 폐기(reject)하여 버티컬 SEM(V.SEM) 상으로만 확인하였다.
제1a도 및 제1b도는 실리콘처리 실시 유.무에 따른 결과를 나타내는 V.SEM 사진들로서 제1a도는 실리콘처리를 스킵한 경우를 나타내며 제1b도는 실리콘처리를 진행한 경우를 나타낸다.
이와 같이 V.SEM으로 실리콘처리의 유.무를 모니터링하게 되면 웨이퍼를 폐기시켜야 하기 때문에 웨이퍼의 손실이 초래될 뿐만 아니라 V.SEM 촬영에 따른 시간 손실로 인해 공정사고 발생시 즉각적인 대응조치가 어려워지게 된다. 따라서 본 발명의 목적은 상술한 종래방법의 문제점을 해결할 수 있는 대응조치가 어려워지게 된다. 따라서 본 발명의 목적은, 상술한 종래방법의 문제점을 해결할 수 있는 반도체장치의 제조방법을 제공하는데 있다. 상기 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 형성된 절연막을 식각하여 상기 반도체기판의 소정부위를 노출시키는 콘택홀을 형성하는 단계;
상기 콘택홀 식각공정에 의해 손상된 기판의 표면을 식각해내는 실리콘처리를 실시하는 단계 : 및 열파장(thermal wave: 이하T.W라 한다.)값을 측정하여 상기 실리콘처리가 스킵되었는지를 모니터링하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다. 본 발명에 의하면 T.W값을 모니터링함으로써 웨이퍼의 손실없이 실리콘처리 유.무를 확인할 수 있다. 이하 16Mb DRAM 공정을 예로 들어 본 발명을 상세히 설명하고자 한다. 실리콘기판 상에 통상적인 소자분리 공정과 트랜지스터 공정을 진행한 후 상기 기판의 소정부위 예컨대 트랜지스터의 소오스(또는 드레인) 영역 상에 적층되어 있는 물질층들을 건식식각하여 매몰콘택홀을 형성한다. 이어서 상기 매몰 콘택홀 식각공정에 의해 손상된 기판 표면을 식각해내기 위해 저전력으로 폴리실리콘 식각 레시피를 이용하여 실리콘처리를 실시한다. 이어서 손상의 정도를 측정해낼 수 있는 계측기를 사용하여 상기 실리콘기판 표면의 T.W값을 측정함으로써 실린콘처리를 실시하기 전에 콘택저항을 감소시키기 위한 플러그 이온주입을 실시한다. 또는 상기 플러그 이온주입을 실시하기 전에 실리콘처리를 진행할 수도 있다. 다음의 표 1은 실리콘진행을 진행했을 때와 스킵했을 때의 T.W값을 나타낸다.
상기한 표1로부터 알 수 있듯이 플러그 이온주입을 실시하기 전 또는 실리콘처리를 진행했을 때와 스킵했을 때의 T.W 값이 현격한 차이를 보인다. 이상 상술한 바와 같이 본 발명에 의하면 정상적으로 실리콘처리를 진행했을 때의 T.W 값을 스펙(spec)화함으로써 콘택홀 식각공정 후 T.W값을 모니터링하여 실리콘처리가 진행되었는지 또는 스킵되었는지를 확인한다. 따라서 웨이퍼 손실 없이 종래의 웨이퍼 폐기 후 V.SEM을 확인하는 방법과 동일한 효과를 얻을 수 있다. 본 발명이 상기 실시예에서 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
Claims (1)
- 반도체기판 상에 형성된 절연막을 식각하여 상기 반도체기판의 소정부위를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 식각공정에 의해 손상된 기판의 표면을 식각해내는 실리콘처리를 실시하는 단계; 및 열파장 값을 측정하여 상기 실리콘처리가 스킵되었는지를 모니터링하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034013A KR0165448B1 (ko) | 1995-09-30 | 1995-09-30 | 실리콘 처리 모니터링 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034013A KR0165448B1 (ko) | 1995-09-30 | 1995-09-30 | 실리콘 처리 모니터링 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018087A KR970018087A (ko) | 1997-04-30 |
| KR0165448B1 true KR0165448B1 (ko) | 1999-02-01 |
Family
ID=19429272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034013A KR0165448B1 (ko) | 1995-09-30 | 1995-09-30 | 실리콘 처리 모니터링 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0165448B1 (ko) |
-
1995
- 1995-09-30 KR KR1019950034013A patent/KR0165448B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018087A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637529A (en) | Method for forming element isolation insulating film of semiconductor device | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| KR0165448B1 (ko) | 실리콘 처리 모니터링 방법 | |
| US6150185A (en) | Methods of manufacturing and testing integrated circuit field effect transistors using scanning electron microscope to detect undesired conductive material | |
| KR100664797B1 (ko) | 반도체 소자의 게이트 산화막 결함 검사 방법 | |
| KR100196420B1 (ko) | 소자격리영역의 형성방법 | |
| US6573192B1 (en) | Dual thickness gate oxide fabrication method using plasma surface treatment | |
| KR100244413B1 (ko) | 반도체소자의소오스/드레인형성방법 | |
| US20170084664A1 (en) | Method of forming polysilicon gate structure in image sensor device | |
| US6897112B2 (en) | Method for fabricating an integrated semiconductor configuration with the aid of thermal oxidation, related semiconductor configuration, and related memory unit | |
| KR960000227B1 (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR940002738B1 (ko) | 반도체기판의 표면세정방법 | |
| KR100591170B1 (ko) | 산화막/질화막/산화막 구조 및 고전압 소자를 갖는 반도체소자의 제조 방법 | |
| JP3045415B2 (ja) | 半導体装置の製法 | |
| KR0172299B1 (ko) | 반도체 소자 제조 방법 | |
| KR930005230B1 (ko) | Mosfet 제조방법 | |
| KR20000045466A (ko) | 이중 게이트전극 형성방법 | |
| KR100223766B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR960005037B1 (ko) | 모니터를 위한 반도체 소자의 콘택 홀 제조 방법 | |
| KR19990003503A (ko) | 반도체 소자의 듀얼 게이트옥사이드 및 그 형성방법 | |
| JPH05335408A (ja) | 素子分離領域の形成方法 | |
| CN116564944A (zh) | 一种高阻值多晶硅电阻的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050802 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |