KR960000227B1 - 저부게이트 박막트랜지스터 제조방법 - Google Patents
저부게이트 박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR960000227B1 KR960000227B1 KR1019920026705A KR920026705A KR960000227B1 KR 960000227 B1 KR960000227 B1 KR 960000227B1 KR 1019920026705 A KR1019920026705 A KR 1019920026705A KR 920026705 A KR920026705 A KR 920026705A KR 960000227 B1 KR960000227 B1 KR 960000227B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- gate electrode
- pattern
- source
- drain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 9
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical group ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1a도 및 제1b도는 종래 기술에 의해 저부게이트 박막트랜지스터를 제조한 단면도.
제2a도 내지 제2c도는 본 발명에 의해 저부게이트 박막트랜지스터를 제조한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연층 2 : 게이트 전극용 폴리실리콘층 패턴
3 : 게이트 산화막 4 : 소오스/드레인용 폴리실리콘층
4A : 소오스/드레인용 폴리실리콘층 패턴
5,6 : 감광막 패턴
본 발명은 고집적 반도체소자의 저부게이트 박막트랜지스터 제조방법에 관한 것으로, 특히 저부게이트 박막트랜지스터의 소오스/드레인용 폴리실리콘 패턴형성시 게이트 전극 측벽에 폴리실리콘 스트링거(stringer)가 남는 것을 방지하기 위해 게이트 전극 상부 모서리가 경사지게 형성하는 저부게이트 박막트랜지스터 제조방법에 관한 것이다.
종래 기술에 의한 저부게이트 박막트랜지스터 제조단계를 제1a도 및 제1b도를 참조하여 설명하면 다음과 같다.
제1a도는 절연층(1) 상부에 직육면체구조의 게이트 전극용 폴리실리콘층 패턴 (2A)을 형성하고, 그 상부에 게이트 산화막(3)과 소오스/드레인용 폴리실리콘층 (4)을 얇은 두께로 적층한 다음, 소오스/드레인 마스크용 감광막 패턴(5)을 게이트 전극용 폴리실리콘층 패턴(2A)의 일측 상부 모서리와 겹치도록 형성한 단면도로서, 게이트 전극용 폴리실리콘층 패턴(2A)은 소정의 면저항을 갖도록 1000Å 이상의 두께로 형성해야 한다.
제1b도는 노출된 소오스/드레인용 폴리실리콘층(4)을 식각하여 소오스/드레인용 폴리실리콘 패턴(4A)을 형성하고, 감광막 패턴(3)을 제거한 상태의 단면도로서, 소오스/드레인용 폴리실리콘층 패턴(2A)의 일측벽에 폴리실리콘 스트링거(4B)가 남아있는 것을 도시한다. 이러한 폴리실리콘 스트링거(4B)은 과다식각을 실시해도 완전히 제거하기는 어렵고, 등방성식각을 추가하면 소오스/드레인용 폴리실리콘층 패턴의 임계크기가 변화하는 문제가 있다.
따라서, 본 발명은 상기한 폴리실리콘 스트링거가 발생하지 않도록 게이트 전극용 폴리실리콘층 패턴형상시 2단계공정으로 상부 양측면의 모서리가 경사지게 형성하는 방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도는 절연층(1) 상부에 게이트 전극용 폴리실리콘층(2)을 증착한 후, 게이트 전극용 감광막 패턴(6)을 형성하고, 노출된 게이트 전극용 폴리실리콘층(2)을 염소가스에 불소가스를 포함하는 혼합개스를 이용한 1단계식각, 예를들어 등방성식각공정을 예정된 시간 실시하고 2단계식각, 예를들어 이방성식각공정을 예정된 시간 실시하여 상부 양측모서리가 경사진 게이트 전극용 폴리실리콘층 패턴(2A)을 형성한 단면도이다.
제2b도는 상기 감광막 패턴(6)을 제거한 후 전체구조 상부에 게이트 산화막(3)과 소오스/드레인용 폴리실리콘층(4)을 얇은 두께로 증착한 후, 그 상부에 소오스/드레인 마스크용 감광막 패턴(5)을 형성한 상태의 단면도이다.
제2c도는 노출된 부분의 소오스/드레인용 폴리실리콘층(4)을 식각하여 소오스/드레인용 폴리실리콘 패턴(4A)을 형성하고 감광막 패턴(5)을 제거한 상태의 단면도로서 게이트 전극용 폴리실리콘층 패턴(2A)의 상부 측벽 모서리에 경사가 형성되어 식각공정에서 폴리실리콘 스트링거가 발생되지 않음을 도시한다.
본 발명에 의하면, 게이트전극의 상측모서리를 경사지게 형성하여 소오스/드레인용 폴리실리콘층 식각시 폴리실리콘 스트링거가 남는 것을 방지할 수 있다.
Claims (2)
- 저부게이트 박막트랜지스터 제조방법에 있어서, 절연층 상부에 게이트 전극용 폴리실리콘층을 형성하고, 그 상부에 게이트 전극 마스크용 감광막 패턴을 도포하고, 노출된 게이트 전극용 폴리실리콘층을 식각하되, 상부 모서리가 경사진 게이트 전극용 폴리실리콘층 패턴을 형성하는 단계와, 상기 게이트 전극 마스크용 감광막 패턴을 제거하고 전체구조 상부에 게이트 산화막과 소오스/드레인용 폴리실리콘층을 적층하고, 소오스/드레인 마스크용 감광막 패턴을 이용한 식각공정으로 소오스/드레인용 폴리실리콘층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 저부게이트 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 게이트 전극용 폴리실리콘층 패턴 상부 모서리가 경사지게 하기 위해 게이트 전극용 폴리실리콘층을 식각할때 1단계식각 공정으로 등방성식각을 실시하고, 2단계식각 공정으로 이방성식각을 실시하는 것을 특징으로 하는 저부게이트 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026705A KR960000227B1 (ko) | 1992-12-30 | 1992-12-30 | 저부게이트 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026705A KR960000227B1 (ko) | 1992-12-30 | 1992-12-30 | 저부게이트 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016920A KR940016920A (ko) | 1994-07-25 |
| KR960000227B1 true KR960000227B1 (ko) | 1996-01-03 |
Family
ID=19347843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026705A KR960000227B1 (ko) | 1992-12-30 | 1992-12-30 | 저부게이트 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960000227B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100903455B1 (ko) * | 2007-08-27 | 2009-06-18 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
-
1992
- 1992-12-30 KR KR1019920026705A patent/KR960000227B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016920A (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338264B2 (en) | Methods for forming isolation structures for semiconductor devices | |
| CA1228180A (en) | Method of making a high performance small area, thin film transistor | |
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| KR940012647A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US4897366A (en) | Method of making silicon-on-insulator islands | |
| KR940002952A (ko) | 반도체 장치 및 그 제조방법 | |
| US4908683A (en) | Technique for elimination of polysilicon stringers in direct moat field oxide structure | |
| KR960000227B1 (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| US4702000A (en) | Technique for elimination of polysilicon stringers in direct moat field oxide structure | |
| KR940006299A (ko) | 양자소자(量子素子)의 제조방법 | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| KR980006100A (ko) | 반도체 장치의 소자 분리막 및 그것의 제조방법 | |
| EP0209794A2 (en) | Method for producing a contact for a semiconductor device | |
| KR100245136B1 (ko) | 반도체 소자의 자기정렬 콘택형성방법 | |
| KR100218727B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR980006078A (ko) | 반도체장치의 소자 분리막 형성방법 | |
| KR0172768B1 (ko) | 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR0178996B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR100204910B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR100281549B1 (ko) | 폴리실리콘막 패턴 형성방법 | |
| KR970007788B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100256798B1 (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
| KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
| TW382781B (en) | Self-aligned contact and self-aligned contact process using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041220 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |