CN116564944A - 一种高阻值多晶硅电阻的制造方法 - Google Patents
一种高阻值多晶硅电阻的制造方法 Download PDFInfo
- Publication number
- CN116564944A CN116564944A CN202310582848.9A CN202310582848A CN116564944A CN 116564944 A CN116564944 A CN 116564944A CN 202310582848 A CN202310582848 A CN 202310582848A CN 116564944 A CN116564944 A CN 116564944A
- Authority
- CN
- China
- Prior art keywords
- resistance
- semiconductor substrate
- polysilicon
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 16
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- 239000000460 chlorine Substances 0.000 claims description 9
- 229910052801 chlorine Inorganic materials 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910015844 BCl3 Inorganic materials 0.000 claims description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种高阻值多晶硅电阻的制造方法，包括提供半导体衬底，该半导体衬底包括PMOS区、NMOS区和多晶硅高阻区，在半导体衬底的多晶硅高阻区内形成高阻值多晶硅；在半导体衬底表面沉积牺牲氧化层；刻蚀去除NMOS区内预定形成源/漏区的区域表面的牺牲氧化层，然后进行离子注入；采用低功率过刻工艺去除剩余的牺牲氧化层；在半导体衬底表面沉积应力刻蚀阻挡层，并进行应力调整。本发明在高阻值多晶硅形成时，通过减少高阻值多晶硅表面的损伤，同时调整应力，获得了电阻均匀性极好的高阻值多晶硅，解决了高阻值多晶硅电阻面内波动较大的问题，改善了高阻值多晶硅电阻的均匀性，提高了器件良率。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，具体涉及一种高阻值多晶硅电阻的制造方法。
背景技术
半导体设计公司常设计高阻多晶硅(HRPoly)电阻来进行器件的调试(如频率、电压等)，但生产制造过程中，由于HRPoly是通过注入形成的电阻，因此多晶硅内有很多可动的自由电荷，HRpoly的电阻往往存在一些波动，若电阻波动较大会严重影响形成的余裕(margin)，导致器件低良率。
如图1至图3所示，HRpoly电阻面内波动较大，使得HRpoly余裕(margin)较窄，器件容易出现低良率。因此，如何改善HR poly电阻的均匀性是一个亟需解决的问题。
发明内容
有鉴于此，本发明提供一种高阻值多晶硅电阻的制造方法，用以解决HRpoly电阻面内波动较大的问题，改善HRpoly电阻的均匀性，提高器件良率。
本发明提供一种高阻值多晶硅电阻的制造方法，至少包括以下步骤：
步骤一、提供半导体衬底，所述半导体衬底包括PMOS区、NMOS区和多晶硅高阻区，在所述半导体衬底的所述多晶硅高阻区内形成高阻值多晶硅；
步骤二、在所述半导体衬底表面沉积牺牲氧化层；
步骤三、刻蚀去除所述NMOS区内预定形成源/漏区的区域表面的所述牺牲氧化层，然后进行离子注入；
步骤四，采用低功率过刻工艺去除剩余的所述牺牲氧化层；
步骤五，在所述半导体衬底表面沉积应力刻蚀阻挡层，并进行应力调整。
优选地，步骤一中所述半导体衬底为硅衬底。
优选地，步骤一包括以下步骤：
步骤S11：提供半导体衬底，在所述半导体衬底中形成隔离结构；
步骤S12：对所述半导体衬底进行离子注入，以形成位于所述半导体衬底中的阱区，在所述半导体衬底的表面上形成栅氧层；
步骤S13：在所述栅氧层的表面上沉积形成多晶硅层，并图案化所述多晶硅层以形成所述多晶硅电阻层；
步骤S13：在所述多晶硅电阻层的侧壁上形成侧墙；
步骤S14：通过光刻工艺形成覆盖所述多晶硅电阻层以外的区域至暴露所述多晶硅电阻层的光阻层，再对所述多晶硅电阻层进行离子注入形成高阻值多晶硅。
优选地，步骤三中所述刻蚀采用干法刻蚀工艺。
优选地，步骤四中所述过刻采用氯基气体作为刻蚀气体，或者是在刻蚀时在氯基气体的基础上再通入氮气作为混合刻蚀气体。
优选地，所述氯基气体为BCl3/Cl2。
优选地，在所述步骤四之后所述步骤五之前，还包括形成自对准硅化物的步骤。
优选地，步骤五中所述进行应力调整指的是减薄所述应力刻蚀阻挡层。
优选地，所述方法还包括沉积金属层前的介电层的步骤。
本发明HRpoly在牺牲氧化层的干法刻蚀时，采用低功率的少量OE过刻，减少HRpoly表面的损伤；同时对HRpoly表面的应力刻蚀阻挡层做应力调整，进行减薄，使得HRpoly减少因应力问题导致电阻的波动，获得了电阻均匀性极好的HRpoly，解决了HR poly电阻面内波动较大的问题，改善了HRpoly电阻的均匀性，提高了器件良率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为HRpoly电阻波动的示意图；
图2显示为HRpoly窗口的示意图；
图3显示为晶圆产品良率的示意图；
图4显示为本发明实施例的高阻值多晶硅电阻的制造方法的流程图；
图5-图8显示为本发明实施例高阻值多晶硅电阻的制造方法各步骤中的结构示意图；
图9显示为本发明实施例方法形成的HRpoly电阻波动的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图4显示为本发明实施例高阻值多晶硅电阻的制造方法的流程图；图5-图8显示为本发明实施例高阻值多晶硅电阻的制造方法各步骤中的结构示意图。如图4所示，本发明实施例高阻值多晶硅电阻的制造方法包括如下步骤：
步骤一、如图5所示，提供半导体衬底，半导体衬底包括PMOS区、NMOS区和多晶硅高阻区，在半导体衬底的多晶硅高阻区内形成高阻值多晶硅。
半导体衬底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在发明本实施例中，半导体衬底的构成材料选用单晶硅。
本发明实施例中，步骤一包括以下步骤：步骤S11：提供半导体衬底，在半导体衬底中形成隔离结构；步骤S12：对半导体衬底进行离子注入，以形成位于半导体衬底中的阱区，在半导体衬底的表面上形成栅氧层；步骤S13：在栅氧层的表面上沉积形成多晶硅层，并图案化多晶硅层以形成多晶硅电阻层。步骤S13：在多晶硅电阻层的侧壁上形成侧墙；步骤S14：通过光刻工艺形成覆盖多晶硅电阻层以外的区域至暴露多晶硅电阻层的光阻层，再对多晶硅电阻层进行离子注入形成高阻值多晶硅。这里不再进行赘述。
步骤二、如图6所示，在半导体衬底表面沉积牺牲氧化层。
步骤三、刻蚀去除NMOS区内预定形成源/漏区的区域表面的牺牲氧化层，然后进行离子注入。
在源漏极注入前，一般会通过热氧化工艺生长一层牺牲氧化膜(spox)作为注入阻挡层，用来避免半导体衬底材料本身直接遭受离子轰击而产生缺陷。这层牺牲氧化膜会在源极和漏极注入完成之后通过刻蚀工艺去除。本发明实施例中，因后续S/D源漏的注入，需沉积牺牲氧化层(SPOX)作为掩蔽。因此，本发明实施例中牺牲氧化层用于后续进行源漏区重掺杂注入，步骤三中采用干法刻蚀工艺刻蚀去除NMOS区内预定形成源/漏区的区域表面的牺牲氧化层。
步骤四，采用低功率过刻工艺去除剩余的牺牲氧化层。
如图7所示，显示为刻蚀去除掉牺牲氧化层的示意图。本发明实施例中，本发明实施例中，OE(overetch)过刻采用氯基气体作为刻蚀气体，或者是在刻蚀时在氯基气体的基础上再通入氮气作为混合刻蚀气体。通常，采用氯基气体BCl3/Cl2为刻蚀气体，也即，利用BCl3/Cl2对剩余的牺牲氧化层进行刻蚀。OE过刻的参数如压强、温度等这里不进行详细叙述，采用实际合适的参数即可。
本发明实施例中，在牺牲氧化层(SPOX)的干法刻蚀时，为了防止刻蚀SPOX会对HRpoly表面造损伤，进而引起电阻的波动，采用能够减少HRpoly表面的损伤的低功率过刻OE工艺。
步骤五，如图8所示，在半导体衬底表面沉积应力刻蚀阻挡层，并进行应力调整。
厚的应力刻蚀阻挡层会导致peeling和应力不匹配，应力的不匹配会导致HRpoly电阻波动加大，因而本发明实施例在应力刻蚀阻挡层沉积时，进行应力调整，形成减薄的应力刻蚀阻挡层。
本发明实施例中，步骤四之后所述步骤五之前，还包括形成自对准硅化物的步骤。本发明实施例的方法还包括：步骤六，沉积金属层前的介电层。
图9显示为本发明实施例方法形成的HRpoly电阻波动的示意图。如图9所示，本发明实施例中，单独的A工艺或B工艺改善对HRpoly电阻的波动性改善不明显，而结合的A+B工艺会极大的改善HRpoly的均匀性。A工艺指的是HRpoly在SPOX的干法刻蚀时，应采用低损伤条件(刻蚀功率power降低，以及OE过刻量减少)；B工艺指的是对HRpoly表面的应力刻蚀阻挡层做应力调整，进行减薄。本发明实施例同时采用A工艺和B工艺，极大地改善HR poly的均匀性。
综上，本发明HRpoly在牺牲氧化层的干法刻蚀时，采用低功率的少量OE过刻，减少HRpoly表面的损伤；同时对HRpoly表面的应力刻蚀阻挡层做应力调整，进行减薄，使得HRpoly减少因应力问题导致电阻的波动，获得了电阻均匀性极好的HRpoly，解决了HRpoly电阻面内波动较大的问题，改善了HRpoly电阻的均匀性，提高了器件良率。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种高阻值多晶硅电阻的制造方法，其特征在于，包括以下步骤：
步骤一、提供半导体衬底，所述半导体衬底包括PMOS区、NMOS区和多晶硅高阻区，在所述半导体衬底的所述多晶硅高阻区内形成高阻值多晶硅；
步骤二、在所述半导体衬底表面沉积牺牲氧化层；
步骤三、刻蚀去除所述NMOS区内预定形成源/漏区的区域表面的所述牺牲氧化层，然后进行离子注入；
步骤四，采用低功率过刻工艺去除剩余的所述牺牲氧化层；
步骤五，在所述半导体衬底表面沉积应力刻蚀阻挡层，并进行应力调整。
2.如权利要求1所述的高阻值多晶硅电阻的制造方法，其特征在于，步骤一中所述半导体衬底为硅衬底。
3.根据权利要求1所述的高阻值多晶硅电阻的制造方法，其特征在于，步骤一包括以下步骤：
步骤S11：提供半导体衬底，在所述半导体衬底中形成隔离结构；
步骤S12：对所述半导体衬底进行离子注入，以形成位于所述半导体衬底中的阱区，在所述半导体衬底的表面上形成栅氧层；
步骤S13：在所述栅氧层的表面上沉积形成多晶硅层，并图案化所述多晶硅层以形成所述多晶硅电阻层；
步骤S13：在所述多晶硅电阻层的侧壁上形成侧墙；
步骤S14：通过光刻工艺形成覆盖所述多晶硅电阻层以外的区域至暴露所述多晶硅电阻层的光阻层，再对所述多晶硅电阻层进行离子注入形成高阻值多晶硅。
4.根据权利要求1所述的高阻值多晶硅电阻的制造方法，其特征在于，步骤三中所述刻蚀采用干法刻蚀工艺。
5.根据权利要求1所述的高阻值多晶硅电阻的制造方法，其特征在于，步骤四中所述过刻采用氯基气体作为刻蚀气体，或者是在刻蚀时在氯基气体的基础上再通入氮气作为混合刻蚀气体。
6.根据权利要求5所述的高阻值多晶硅电阻的制造方法，其特征在于，所述氯基气体为BCl3/Cl2。
7.根据权利要求1所述的高阻值多晶硅电阻的制造方法，其特征在于，在所述步骤四之后所述步骤五之前，还包括形成自对准硅化物的步骤。
8.根据权利要求1所述的高阻值多晶硅电阻的制造方法，其特征在于，步骤五中所述进行应力调整指的是减薄所述应力刻蚀阻挡层。
9.根据权利要求1所述的高阻值多晶硅电阻的制造方法，其特征在于，所述方法还包括沉积金属层前的介电层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310582848.9A CN116564944A (zh) | 2023-05-23 | 2023-05-23 | 一种高阻值多晶硅电阻的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310582848.9A CN116564944A (zh) | 2023-05-23 | 2023-05-23 | 一种高阻值多晶硅电阻的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116564944A true CN116564944A (zh) | 2023-08-08 |
Family
ID=87501632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310582848.9A Pending CN116564944A (zh) | 2023-05-23 | 2023-05-23 | 一种高阻值多晶硅电阻的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116564944A (zh) |
-
2023
- 2023-05-23 CN CN202310582848.9A patent/CN116564944A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6551884B2 (en) | Semiconductor device including gate insulation films having different thicknesses | |
| US6881621B2 (en) | Method of fabricating SOI substrate having an etch stop layer, and method of fabricating SOI integrated circuit using the same | |
| US20060001093A1 (en) | Silicon-on insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same | |
| US7759239B1 (en) | Method of reducing a critical dimension of a semiconductor device | |
| JP2007036116A (ja) | 半導体装置の製造方法 | |
| KR100336779B1 (ko) | 반도체 소자의 게이트 절연막 형성방법 | |
| US10916438B2 (en) | Method of multiple gate oxide forming with hard mask | |
| JPH07202179A (ja) | 半導体ｍｏｓトランジスタの製造方法 | |
| US8497556B2 (en) | Semiconductor devices with active semiconductor height variation | |
| CN116564944A (zh) | 一种高阻值多晶硅电阻的制造方法 | |
| US6342431B2 (en) | Method for eliminating transfer gate sacrificial oxide | |
| US6924217B2 (en) | Method of forming trench in semiconductor device | |
| US11488837B2 (en) | Method for fabricating high-voltage (HV) transistor | |
| KR100934050B1 (ko) | 반도체 소자의 제조방법 및 구조 | |
| KR100417461B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100713325B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| CN107464781B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN116798863A (zh) | 半导体器件的制备方法 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| KR100302600B1 (ko) | 반도체장치제조방법 | |
| CN114079008A (zh) | 半导体器件的形成方法 | |
| JP5266833B2 (ja) | 半導体装置及びその製造方法 | |
| KR100565749B1 (ko) | 반도체 소자의 격리영역 및 그 제조방법 | |
| KR20010011002A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20050066899A (ko) | 반도체 소자의 게이트 산화막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |