KR20010039899A - 플라즈마 손상 평가용 ｔｅｇ 패턴 - Google Patents

플라즈마 손상 평가용 ｔｅｇ 패턴 Download PDF

Info

Publication number
KR20010039899A
KR20010039899A KR1020000054767A KR20000054767A KR20010039899A KR 20010039899 A KR20010039899 A KR 20010039899A KR 1020000054767 A KR1020000054767 A KR 1020000054767A KR 20000054767 A KR20000054767 A KR 20000054767A KR 20010039899 A KR20010039899 A KR 20010039899A
Authority
KR
South Korea
Prior art keywords
pad
fuse
plasma
teg
gate
Prior art date
Application number
KR1020000054767A
Other languages
English (en)
Inventor
오구라다께오
Original Assignee
고미야 히로요시
가부시끼가이샤 한도따이 센단 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고미야 히로요시, 가부시끼가이샤 한도따이 센단 테크놀로지스 filed Critical 고미야 히로요시
Publication of KR20010039899A publication Critical patent/KR20010039899A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 모든 퓨즈의 절단 불량을 해소하는 동시에, 측정전의 게이트에는 거의 손상을 입히는 일을 없게 하고 모두 동일한 조건하에서 측정을 행할 수 있게 되는 플라즈마 손상 평가용 TEG 패턴을 얻는 것을 목적으로 한다.
퓨즈를 균등한 구조로 하는 동시에, 퓨즈를 절단할 때 사용하는 패드와 게이트의 내압을 측정할 때 사용하는 패드를 개별로 설치하고, 퓨즈를 절단할 때 게이트와 연결되는 패드에 전압이 인가되지 않는 구조로 한다.

Description

플라즈마 손상 평가용 ＴＥＧ 패턴{TEG PATTERN FOR EVALUATING PLASMA DAMAGE}
본 발명은 플라즈마 손상 평가 기술에 관한 것으로, 특히 반도체를 제조하는 장치에 있어서 플라즈마를 이용하는 가공 장치, 예를 들어 드라이 엣칭 장치나 플라즈마 CVD(화학적 기상 성장 박막 형성) 장치 등이 제조 대상인 반도체에 입히는 플라즈마 손상의 영향을 측정하는 플라즈마 손상 평가용 TEG 패턴에 관한 것이다.
도6은 종래의 TEG(Test Element Group: 특성 평가용 소자) 패턴의 일부이다. 이하, 도면을 이용하여 퓨즈를 절단 및 측정할 때의 방법을 설명한다. 도6에 있어서, 도면 부호 P1, P2는 퓨즈, P3, P4 및 P5는 바늘을 접촉시키기 위한 패드, P6은 안테나, P7은 게이트, P8은 서브 콘택트, P21, P22는 형상이 다른 퓨즈를 나타내고 있다.
도6을 참조하면, 종래의 TEG 패턴에서는 퓨즈(P1, P2)를 절단하기 위해서는 측정 장치인 프로버(prober)의 바늘(도시 생략)을 패드(P3, P4 및 P5)에 접촉시킨 상태에서 중간 패드(P4)에 접촉시키고 있는 바늘로부터 전압을 인가하는 동시에, 나머지 패드(P3, P5)에 접촉시키고 있는 바늘을 접지 전위(접지)에 접속해 두고, 패드(P4)에 전압을 순간적으로 인가하여 퓨즈(P1, P2)를 동시에 절단한다.
한편, 플라즈마 손상의 영향을 측정하는 경우는 상기 퓨즈(P1, P2)를 절단한 TEG 웨이퍼 기판에 소정의 플라즈마 처리를 행하고, TEG 웨이퍼 기판의 플라즈마에 의한 전하(charge)를 안테나(P6)로 수신하여 게이트(P7)에 유입시키고, 이 때 게이트 산화막은 이 전하의 영향에 의해 변화하므로, 게이트 산화막의 변화의 상태를 전기적으로 측정하고 있다.
상기 퓨즈(P1, P2)는 상기 종래의 TEG 패턴을 제작할 때 사용하는 플라즈마에 의해서 손상을 해소하기 위한 것이다. 즉, 상기 TEG 패턴은 안테나(P6)로부터 패드(P3), 퓨즈(P1), 패드(P4), 퓨즈(P2) 및 패드(P5)를 경유하여 서브 콘택트(P8)로부터 TEG 웨이퍼 기판에 플라즈마에 의한 전하를 흘려 보냄으로써 게이트(P7)에의 영향을 회피하는 구조로 되어 있다.
이러한 종래의 TEG 패턴에는 상기 2개의 퓨즈(P1, P2)와 같이 동일한 구조의 퓨즈를 갖는 것 이외에도, 도6에 도시한 퓨즈(P21, P22)와 같은 다른 구조의 퓨즈를 갖는 것도 사용되고 있다.
그러나, 종래 기술에는 이하에 기재하는 문제점이 있었다. 우선, 제1 문제점은 퓨즈(P21, P22)와 같은 다른 형상의 퓨즈를 갖는 TEG 패턴을 상기와 동일한 조건으로 절단 처리한 경우에는 동시에 절단할 수 없는 경우가 있는 점이다.
또한, 제2 문제점은 종래의 TEG 패턴의 퓨즈 구조에는 두 종류가 있으며, 동일한 퓨즈 구조를 이용한 경우는 퓨즈를 균등하게 절단할 수 있으므로 문제가 없기는 하지만, 상기 종래의 TEG 패턴에서 도시한 바와 같은 게이트(P7)와 연결되는 패드(P3)가 절단되기 어려운 점이다. 환언하면, 패드(P3)에는 게이트(P7)가 연결되어 있고, 패드(P3)의 절단의 문제점에 주로 기인하여 게이트(P7)의 부분에 전류가 흘러 버리는 결과, 어떠한 손상을 입히게 되는 경우가 있는 문제점이 있었다. 이것은 퓨즈의 치수 등의 편차가 관계하고 있다고 생각된다.
그리고, 제3 문제점은 균등한 퓨즈 구조(동일한 퓨즈 구조)를 이용한 경우라도 퓨즈 절단시는 게이트(P7)가 연결되는 패드(P3)에 전압이 인가되므로, 역시 어떠한 손상을 입힐 가능성은 높으며, 이로 인해 인가하는 전압이 제한되어 버리는 점이다.
본 발명은 상기와 같은 문제점을 해소하기 위해서 이루어진 것으로, 모든 퓨즈의 절단 불량을 해소하는 동시에, 측정전의 게이트에는 거의 손상을 입히는 일을 없애고 전부 동일한 조건하에서 측정을 행할 수 있게 되는 플라즈마 손상 평가용 TEG 패턴을 얻는 것을 목적으로 한다.
도1은 본 발명의 제1 실시 형태에 관한 플라즈마 손상 측정용 TEG 패턴의 요부를 도시한 개략도.
도2는 도1의 플라즈마 손상 측정용 TEG 패턴에 있어서의 전부 동일한 구조의 퓨즈를 절단한 후의 전류-전압의 측정 결과를 도시한 곡선도.
도3은 퓨즈의 형상이 다른 경우의 전류-전압 곡선도.
도4는 본 발명의 제2 실시 형태에 관한 플라즈마 손상 측정용 TEG 패턴의 요부를 도시한 개략도.
도5는 도4의 플라즈마 손상 측정용 TEG 패턴에 있어서의 퓨즈를 절단한 후의 전류-전압의 측정 결과를 도시한 곡선도.
도6은 종래의 TEG 패턴의 일부를 도시한 도면.
＜도면의 주요 부분에 대한 부호의 설명＞
1, 2, 11 : 퓨즈
3, 4, 5 : 바늘을 접촉시키기 위한 패드
6, 15 : 안테나
7, 18 : 게이트
8, 14 : 서브 콘택트
12, 13 : 퓨즈를 절단할 때 바늘을 접촉시키기 위한 패드
16 : 안테나와 패드(12)를 잇는 배선
17 : 측정시에 바늘을 접촉시키기 위한 패드
19 : 안테나와 패드(17)를 잇는 배선
본 발명의 청구항 1에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은, 반도체를 제조하는 공정에 있어서 플라즈마를 이용하는 가공 장치가 제조 대상의 반도체에 입히는 플라즈마 손상의 영향을 측정하는 플라즈마 손상 평가용 TEG 패턴으로서, 플라즈마의 영향을 모으기 위해서 소정의 면적 및 구조를 갖는 안테나와, 일정한 면적을 구비한 게이트와, TEG 웨이퍼 기판에 연결되는 서브 콘택트와, 실제로 손상의 상태를 전기적으로 측정하기 위한 바늘을 접촉시키는 패드와, 플라즈마 손상을 일으키는 전하를 상기 TEG 웨이퍼 기판으로 도피시킴으로써 TEG 제작시의 플라즈마 손상을 해소하기 위한 퓨즈를 갖는 것이다.
청구항 2에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 1에 기재된 발명에 있어서, 상기 퓨즈를 균등한 도전막 패턴을 구비한 퓨즈 구조로 하는 동시에, 해당 퓨즈를 절단할 때 사용하는 상기 패드와 상기 게이트의 내압을 측정할 때 사용하는 상기 패드를 개별로 설치하고, 해당 퓨즈를 절단할 때 해당 게이트와 연결되는 상기 패드에 전압이 인가되지 않는 TEG 구조를 갖는 것이다.
청구항 3에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 1에 기재된 발명에 있어서, 실제의 반도체 제조 공정을 이용하여 제작되고, 제조시에 발생하는 손상을 삭감, 완화 또는 소거하는 손상 삭감 수단을 갖는 것이다.
청구항 4에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 2에 기재된 발명에 있어서, TEG 패턴을 제작할 때 플라즈마에 의한 손상을 해소하기 위한 상기 퓨즈 구조를 갖는 상기 퓨즈를 복수 구비하고, 플라즈마 손상 측정에 따라서 상기 퓨즈를 순차적으로 절단하여 한 장의 상기 TEG 웨이퍼 기판에서 복수회의 플라즈마 손상 측정을 가능하게 하도록 구성되어 있는 것이다.
청구항 5에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 4에 기재된 발명에 있어서, 상기 손상 삭감 수단으로서의 도전막 패턴을 구비한 상기 퓨즈 구조는 실제로 손상을 측정할 때는 상기 패드에 바늘을 접촉시킨 상태에서 통전함으로써 상기 퓨즈를 전기적으로 절단 가능한 구조를 구비하고, 제1 상기 패드와 제2 상기 패드 사이에 제1 상기 퓨즈를 접속하는 동시에, 해당 제2 패드와 제3 상기 패드 사이에 제2 상기 퓨즈를 접속하여 한 세트의 패턴을 구성하고, 상기 제1 패드 또는 상기 제3 패드 중 어느 한 쪽은 상기 게이트와 상기 안테나가 접속되는 동시에, 상기 제1 패드 또는 상기 제3 패드 중 어느 다른 쪽은 상기 서브 콘택트가 접속되어 있는 것이다.
청구항 6에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 5에 기재된 발명에 있어서, 플라즈마에 의해 받은 전하를 상기 안테나로부터 상기 제1 패드, 상기 제1 퓨즈, 상기 제2 패드, 상기 제2 퓨즈 및 상기 제3 패드를 경유하여 상기 서브 콘택트로부터 상기 TEG 웨이퍼 기판으로 흘려 보냄으로써 상기 게이트에는 영향을 입히지 않는 구조로 되어 있는 것이다.
청구항 7에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 5 또는 6에 기재된 발명에 있어서, 상기 제1 퓨즈 및 상기 제2 퓨즈의 상기 퓨즈 구조를 균등하게 한 것이다.
청구항 8에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 5 내지 7 중 어느 한 항에 기재된 발명에 있어서, 상기 제1 퓨즈 및 상기 제2 퓨즈를 절단할 때는 상기 제1 패드, 상기 제2 패드 및 상기 제3 패드에 측정 장치인 프로버의 바늘을 접촉시킨 상태로 해당 제2 패드에 접촉하는 바늘로부터 전압을 인가하고, 나머지 해당 제1 패드 및 해당 제3 패드에는 접지에 접속된 바늘을 접촉시키고, 전압을 순간적으로 인가하여 해당 제1 퓨즈 및 해당 제2 퓨즈를 동시에 절단하고, 해당 제1 퓨즈 및 해당 제2 퓨즈를 절단한 상기 TEG 웨이퍼 기판에 소정의 플라즈마 처리를 행하여 플라즈마 손상의 측정을 행할 때, 해당 TEG 웨이퍼 기판에서는 상기 안테나가 수신한 후에 상기 게이트에 유입되는 플라즈마에 의한 전하를 전기적으로 측정함으로써 플라즈마 손상의 영향을 평가하는 것이다.
청구항 9에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 1 내지 4 중 어느 한 항에 기재된 발명에 있어서, 상기 안테나 및 상기 게이트가 연결되는 제4 패드와, 상기 안테나가 연결되는 제5 패드와, 상기 서브 콘택트가 연결되는 제6 패드와, 상기 제5 패드와 상기 제6 패드 사이를 접속하는 제3 퓨즈를 구비하고, 상기 안테나와 상기 제5 패드 사이를 연결하는 배선의 배선 저항은 상기 제4 패드와 상기 안테나 사이를 연결하는 배선의 배선 저항보다도 작아지도록 구성되어 있는 것이다.
청구항 10에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 1 내지 4 중 어느 한 항에 기재된 발명에 있어서, 상기 안테나 및 상기 게이트가 연결되는 제4 패드와, 상기 안테나가 연결되는 제5 패드와, 상기 서브 콘택트가 연결되는 제6 패드와, 상기 제5 패드와 상기 제6 패드 사이를 접속하는 제3 상기 퓨즈를 구비하고, 상기 안테나와 상기 제5 패드 사이를 연결하는 배선은 상기 제4 패드와 상기 안테나 사이를 연결하는 배선보다도 굵고 또한 짧아지도록 구성되어 있는 것이다.
청구항 11에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 9 또는 10에 기재된 발명에 있어서, 상기 제3 퓨즈를 절단할 때는 상기 제5 패드 및 상기 제6 패드에 측정 장치인 프로버의 바늘을 접촉시킨 상태에서 상기 제6 패드에 접촉하는 바늘로부터 전압을 인가하고, 나머지 상기 제5 패드에는 접지에 접속된 바늘을 접촉시키고, 전압을 순간적으로 인가하여 상기 제3퓨즈를 절단하고, 계속해서 소정의 플라즈마 처리를 행하며, 플라즈마에 의한 전하를 상기 안테나로 수신하여 상기 게이트에 흘려 보냄으로써 영향을 받은 상기 게이트 산화막의 상태를 전기적으로 측정함으로써 플라즈마 손상의 영향을 평가하는 것이다.
청구항 12에 기재된 발명에 관한 플라즈마 손상 평가용 TEG 패턴은 상기 청구항 11에 기재된 발명에 있어서, 상기 게이트 산화막의 상태를 전기적으로 측정할 때는 바늘을 상기 제4 패드 및 상기 제6 패드에 접촉시킨 상태에서 상기 제6 패드에 전압을 서서히 인가하여 측정하는 것이다.
현재, 반도체 제조에 있어서는 드라이 엣칭이나 CVD 등 플라즈마를 이용한 가공 성막의 공정이 많이 이용되고 있다. 특히, 반도체 패턴의 미세화 또는 사용하는 TEG 웨이퍼 기판의 대구경화에 따라서 사용하는 플라즈마 출력도 커지는 경향이 있다. 이에 따라, 플라즈마를 이용한 가공 성막의 공정에서 발생하는 플라즈마(이하, 플라즈마 손상)에 기인하는 손상의 영향도 커지는 경향이 있고, 이러한 플라즈마 손상의 영향이 반도체 제품의 생산 수율에 크게 관여하게 되었다. 그래서, 이러한 플라즈마 손상의 영향을 수치적으로 나타내어, 플라즈마 손상에 대한 대책 및 개선 등에 유효하게 이용하기 위해서 제작된 수단이 플라즈마 손상 측정용 TEG 패턴이다. 이 플라즈마 손상 측정용 TEG 패턴은 게이트 구조와, 게이트 구조에 대하여 큰 면적을 갖는 안테나 패턴을 구비하고 있다. 플라즈마 처리시에 안테나에 축적되는 전하를 게이트에 집중시킨 상태에서 게이트 구조를 구성하는 게이트 산화막의 내압을 측정함으로써 플라즈마 손상의 상태를 관찰할 수 있다.
그러나, 이러한 플라즈마 손상 측정용 TEG 패턴을 형성하기 위해서는 통상의 반도체 제조 공정, 구체적으로는 드라이 엣칭 공정 등을 이용하므로, 제작중에 TEG 자체가 플라즈마 손상을 입게 될 우려가 있다. 그로 인해, 통상 플라즈마 손상 측정용 TEG 패턴 내에 퓨즈를 설치하고, 플라즈마 손상을 일으키는 전하를 TEG 웨이퍼 기판에 도피시킴으로써 TEG 제작시의 플라즈마 손상을 해소하고 있다. 실제로 이 플라즈마 손상 측정용 TEG 패턴을 이용하여 평가할 때는, 우선 상기 퓨즈를 절단한 상태의 플라즈마 손상 측정용 TEG 패턴을 소정의 플라즈마에 노출시킨 후에 플라즈마 손상의 측정을 행하고 있다.
이하에 제시하는 실시 형태의 특징은 퓨즈를 균등한 구조로 하는 동시에, 해당 퓨즈를 절단할 때 사용하는 패드와 게이트의 내압을 측정할 때 사용하는 패드를 개별로 설치하고, 해당 퓨즈를 절단할 때 게이트와 연결되는 패드에 전압이 인가되지 않는 구조를 실현함으로써, 모든 퓨즈의 절단 불량을 해소하는 동시에, 측정전의 게이트에는 거의 손상을 입히는 일을 없애고, 그 결과 전부 동일한 조건하에서 측정을 행할 수 있게 되는 점에 있다. 이하, 도면에 기초하여 본 발명의 실시 형태를 설명한다.
＜제1 실시 형태＞
이하, 본 발명의 제1 실시 형태를 도면에 기초하여 상세하게 설명한다. 도1은 본 발명의 제1 실시 형태에 관한 플라즈마 손상 측정용 TEG 패턴(플라즈마 손상 측정용 TEG 패턴)의 요부를 도시한 개략도이다. 도1에 있어서, 도면 부호 1, 2는 제1 퓨즈 및 제2 퓨즈, 3, 4 및 5는 바늘을 접촉시키기 위한 패드, 6은 안테나, 7은 게이트, 8은 서브 콘택트이다.
도1을 참조하면, 본 실시 형태의 플라즈마 손상 측정용 TEG 패턴은 바늘을 접촉시키기 위한 패드(3)(제1 패드), 패드(4)(제2 패드) 및 패드(5)(제3 패드), 소정 형상(예를 들어 북 형상)을 갖고 패드(3)(제1 패드)와 패드(4)(제2 패드) 사이를 잇는 퓨즈(1)(제1 퓨즈), 소정 형상(예를 들어 북 형상)을 갖고 패드(4)(제2 패드)와 패드(5)(제3 패드) 사이를 잇는 퓨즈(2)(제2 퓨즈), 플라즈마의 측정에 이용하는 2개의 안테나(6)[단, 그 한 쪽은 패드(3)(제1 패드)에 접속되어 있음], 패드(3)(제1 패드)에 접속된 게이트(7), 패드(5)(제3 패드)에 접속된 서브 콘택트(8)를 구비하고 있다.
다음에, 도1 내지 도3을 참조하여 퓨즈를 절단할 때의 방법 및 플라즈마 손상 평가 방법에 대하여 설명한다. 본 실시 형태에서는 퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)를 절단할 때는 패드(3)(제1 패드), 패드(4)(제2 패드) 및 패드(5)(제3 패드)에 측정 장치인 프로버의 바늘(도시 생략)을 접촉시킨 상태로 패드(4)(제2 패드)에 접촉하는 바늘로부터 전압을 인가하고, 나머지 패드(3)(제1 패드), 패드(5)(제3 패드)에는 접지에 접속된 바늘을 접촉시킨다. 계속해서, 전압을 순간적으로 인가하여 퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)를 동시에 절단한다. 계속해서, 상기 퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)를 절단한 TEG 웨이퍼 기판에 소정의 플라즈마 처리를 행하여 플라즈마 손상의 측정(플라즈마 손상 평가)을 행하지만, 이 때 TEG 웨이퍼 기판에서는 플라즈마에 의한 전하는 안테나(6)로 수신된 후에 게이트(7)에 유입된다. 게이트 산화막은 게이트(7)에 유입되는 이 전하의 영향에 의해 변화한다. 이 상태를 전기적으로 측정함으로써 플라즈마 손상의 영향을 평가할 수 있게 된다.
퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)는 이 플라즈마 손상 측정용 TEG 패턴을 제작할 때 플라즈마에 의한 손상을 해소하는 것이다. 또한, 퓨즈 구조를 지닌 동일한 구조의 패턴을 복수 구비함으로써, 평가를 위해 노출시킨 플라즈마의 영향도 제작시와 마찬가지로 해소할 수 있다. 즉, 플라즈마 손상 측정에 따라 순차적으로 퓨즈를 절단하면 한 장의 TEG 웨이퍼 기판으로 복수회의 측정이 가능해진다. 이 플라즈마 손상 측정용 TEG 패턴은 플라즈마에 의해 받은 전하를, 안테나(6)로부터 패드(3)(제1 패드), 퓨즈(1)(제1 퓨즈), 패드(4)(제2 패드), 퓨즈(2)(제2 퓨즈) 및 패드(5)(제3 패드)를 경유하여 서브 콘택트(8)로부터 TEG 웨이퍼 기판으로 흘려 보내어, 게이트(7)에는 영향을 주지 않는 구조로 되어 있다. 종래의 TEG 패턴에는 상기 설명에 이용한 구조 이외에 형태가 다른 퓨즈를 갖고 있었지만, 본 실시 형태에서는 도1에 도시한 바와 같이 전부 동일한 형상으로 함으로써 상기 과제는 없어진다.
도2는 도1의 플라즈마 손상 측정용 TEG 패턴에 있어서의 전부 동일한 구조의 퓨즈[퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)]를 절단한 후의 전류-전압 곡선이며, 전압을 서서히 높게 해 감으로써 약 90개에 대해서 그 때의 전류치를 측정한 결과를 도시하고 있다. 횡축은 전압치(단위는[V])이고, 종축은 전류치(단위는 [A])이다. 도2에 도시한 바와 같이, 각 곡선이 편차없이 가지런하게 되어 있고, 상당히 개선되어 있음을 알 수 있다.
도3은 퓨즈의 형상이 다른 경우(종래의 플라즈마 손상 측정용 TEG 패턴)의 전류-전압 곡선이다. 횡축은 전압치(단위는 [V]), 종축은 전류치(단위는 [A])이다. 도3에 도시한 전류-전압 곡선을 도2에 도시한 전류-전압 곡선과 비교하면, 전류치가 높은 것이 몇개 존재한다. 이것은 퓨즈가 완전히 절단되지 못해, 퓨즈 절단을 위해서 인가한 전류의 일부가 게이트에 영향을 미쳐서 약해졌기 때문이라고 생각된다.
이상 설명한 바와 같이 제1 실시 형태에 따르면, 2개의 퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)를 균등한 구조로 하는 동시에, 2개의 퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)를 절단할 때 사용하는 패드(3)(제1 패드), 패드(4)(제2 패드) 및 패드(5)(제3 패드)와 게이트(7)의 내압을 측정할 때 사용하는 패드를 개별로 설치하고, 2개의 퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)를 절단할 때 게이트(7)와 연결되는 패드(3)(제1 패드)에 전압이 인가되지 않는 구조를 실현함으로써, 모든 퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)의 절단 불량을 해소하는 동시에, 측정전의 게이트(7)에는 거의 손상을 입히는 일을 없애고, 그 결과 전부 동일한 조건하에서 측정을 행할 수 있게 되는 등의 효과를 얻을 수 있다. 즉, 퓨즈(1, 2)(제1 퓨즈, 제2 퓨즈)의 절단시의 절단 불량이나 게이트(7)에의 손상을 회피할 수 있게 되며, 게이트(7)에서의 플라즈마 손상을 안정되게 수치화할 수 있게 되는 결과, 보다 미소한 전류의 평가에도 대응할 수 있게 되는 동시에, 장치 또는 프로세스의 대책, 또는 개선 등의 유력한 공구가 될 수 있다.
＜제2 실시 형태＞
이하, 본 발명의 제2 실시 형태를 도면에 기초하여 상세하게 설명한다. 도4는 본 발명의 제2 실시 형태에 관한 플라즈마 손상 측정용 TEG 패턴의 요부를 도시한 개략도이다. 도4에 있어서, 도면 부호 11은 퓨즈(제3 퓨즈), 12, 13은 퓨즈(11)(제3 퓨즈)를 절단할 때 바늘을 접촉시키기 위한 패드(제5 패드, 제6 패드), 14는 서브 콘택트, 15는 안테나, 16은 안테나(15)와 패드(12)(제5 패드)를 잇는 배선, 17은 측정시에 바늘을 접촉시키기 위한 패드(제4 패드), 18은 게이트, 19는 안테나(15)와 패드(17)(제4 패드)를 잇는 배선이다.
도4를 참조하면, 본 실시 형태의 플라즈마 손상 측정용 TEG 패턴은 소정 형상(예를 들어 북 형상)을 갖고, 패드(12)(제5 패드)와 패드(13)(제6 패드) 사이를 잇는 퓨즈(11)(제3 퓨즈), 퓨즈(11)(제3 퓨즈)를 절단할 때 바늘을 접촉시키기 위한 패드(12, 13)(제5 패드, 제6 패드), 패드(13)(제6 패드)에 접속되어 있는 서브 콘택트(14), 배선(16)을 거쳐서 패드(12)(제5 패드)에 접속된 안테나(15), 안테나(15)와 패드(12)(제5 패드)를 잇는 배선(16), 배선(19)을 거쳐서 패드(15)에 접속된 패드(17)(제4 패드), 패드(17)(제4 패드)에 접속된 게이트(18), 안테나(15)와 패드(17)(제4 패드)를 잇는 배선(19)을 구비하고 있다.
다음에, 도4를 참조하여 퓨즈(11)(제3 퓨즈)를 절단할 때의 방법 및 플라즈마 손상 평가 방법에 대하여 설명한다. 도4를 참조하면, 본 실시 형태에서는 서브 콘택트(14)는 패드(13)(제6 패드)에, 그리고 게이트(18)는 패드(17)(제4 패드)에 연결되어 있고, 퓨즈(11)(제3 퓨즈)를 절단할 때는 패드(12, 13)(제5 패드, 제6 패드)에 측정 장치인 프로버의 바늘(도시 생략)을 접촉시킨 상태로 패드(13)(제6 패드)에 접촉하는 바늘로부터 전압을 인가하고, 나머지 패드(12)(제5 패드)에는 접지에 접속된 바늘을 접촉시킨다. 계속해서, 전압을 순간적으로 인가하여 퓨즈(11)(제3퓨즈)를 절단한다. 플라즈마 손상 평가는 상기와 같이 소정의 플라즈마 처리를 행하고, 플라즈마에 의한 전하를 안테나(15)로 수신하여 게이트(18)에 흘려 보냄으로써 영향을 받은 게이트 산화막의 상태를 전기적으로 측정하여 플라즈마 손상의 상태를 관찰함으로써 실행된다. 측정시에는 바늘을 패드(13, 17)(제4 패드, 제6 패드)에 접촉시키고, 패드(13)(제6 패드)에 전압을 서서히 인가하여 측정한다.
이 구조의 경우, 퓨즈(11)(제3 퓨즈)를 절단할 때 게이트(18)가 접속된 패드(17)(제4 패드)에는 전압이 인가되기 어려우므로, 게이트(18)에는 거의 영향을 미치지 않는다. 또한, 도4에 도시한 바와 같이 패드(12)(제5 패드)와 안테나(15)를 잇는 배선(16)을 패드(17)(제4 패드)와 안테나(15)를 잇는 배선(19)보다도 굵고, 또한 짧게 함으로써 배선 저항을 낮추고, 게이트(18)에의 전하의 영향을 작게 하고 있다.
도5는 도4의 플라즈마 손상 측정용 TEG 패턴에 있어서의 퓨즈(11)(제3 퓨즈)를 절단한 후의 전류-전압의 측정 결과를 도시한 곡선이다. 횡축은 전압치(단위는 [V]), 종축은 전류치(단위는 [A])이다. 본 실시 형태의 플라즈마 손상 평가 방법은 제1 실시 형태의 플라즈마 손상 평가 방법의 경우(도2 참조)와 동일한데, 제1 실시 형태의 플라즈마 손상 평가 방법의 도2와 비교하면 곡선의 변동은 작고, 전류치도 낮음을 알 수 있다. 즉, 퓨즈(11)(제3 퓨즈) 절단시의 영향이 한층 적어지며, 보다 미소한 전류의 평가에도 응용할 수 있는 것이 기대된다.
이상 설명한 바와 같이 제2 실시 형태에 따르면, 퓨즈(11)(제3 퓨즈)를 절단할 때 사용하는 패드(12, 13)(제5 패드, 제6 패드), 및 게이트(18)의 내압을 측정할 때 사용하는 패드를 개별로 설치하고, 퓨즈(11)(제3 퓨즈)를 절단할 때 게이트(18)와 연결되는 패드(17)(제4 패드)에 전압이 인가되지 않는 구조를 실현함으로써, 모든 퓨즈(11)(제3 퓨즈)의 절단 불량을 해소하는 동시에, 측정전의 게이트(18)에는 거의 손상을 입히는 일을 없애고, 그 결과 전부 동일한 조건하에서 측정을 행할 수 있게 되는 등의 효과를 얻을 수 있다. 즉, 퓨즈(11)(제3 퓨즈)의 절단시의 절단 불량이나 게이트(18)에의 손상을 회피할 수 있게 되며, 게이트(18)에서의 플라즈마 손상을 안정되게 수치화할 수 있게 되는 결과, 보다 미소한 전류의 평가에도 대응할 수 있게 되는 동시에, 장치 또는 프로세스의 대책, 또는 개선 등이 유력한 공구가 될 수 있다.
또, 본 발명이 상기 각 실시 형태에 한정되지 않고, 본 발명의 기술 사상의 범위내에서 상기 각 실시 형태는 적절하게 변경될 수 있음은 분명하다. 또한, 상기 구성 부재의 수, 위치, 형상 등은 상기 실시 형태에 한정되지 않고, 본 발명을 실시하는 데에 있어서 적합한 수, 위치, 형상 등으로 할 수 있다. 또한, 각 도면에 있어서 동일 구성 요소에는 동일 부호를 부여하고 있다.
본 발명은 퓨즈를 균등한 구조로 하는 동시에, 퓨즈를 절단할 때 사용하는 패드와 게이트의 내압을 측정할 때 사용하는 패드를 개별로 설치하고, 퓨즈를 절단할 때 게이트와 연결되는 패드에 전압이 인가되지 않는 구조를 실현함으로써, 모든 퓨즈의 절단 불량을 해소하는 동시에, 측정전의 게이트에는 거의 손상을 입히는 일을 없애고, 그 결과 전부 동일한 조건하에서 측정을 실현할 수 있는 효과가 있다. 즉, 퓨즈의 절단시의 절단 불량이나 게이트에의 손상을 회피할 수 있게 되고, 게이트에서의 플라즈마 손상을 안정되게 수치화할 수 있게 되는 결과, 보다 미소한 전류의 평가에도 대응할 수 있게 되는 동시에, 장치 또는 프로세스의 대책, 또는 개선 등이 유력한 공구가 될 수 있는 등의 효과를 얻을 수 있다.

Claims (12)

  1. 반도체를 제조하는 공정에 있어서 플라즈마를 이용하는 가공 장치가 제조 대상의 반도체에 입히는 플라즈마 손상의 영향을 측정하는 플라즈마 손상 평가용 TEG 패턴으로서,
    플라즈마의 영향을 모으기 위해서 소정의 면적 및 구조를 갖는 안테나와,
    일정한 면적을 구비한 게이트와,
    TEG 웨이퍼 기판과 연결되는 서브 콘택트와,
    실제로 손상의 상태를 전기적으로 측정하기 위한 바늘을 접촉시키는 패드와,
    플라즈마 손상을 일으키는 전하를 상기 TEG 웨이퍼 기판에 도피시킴으로써 TEG 제작시의 플라즈마 손상을 해소하기 위한 퓨즈를 갖는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  2. 제1항에 있어서, 상기 퓨즈를 균등한 도전막 패턴을 구비한 퓨즈 구조로 하는 동시에, 해당 퓨즈를 절단할 때 사용하는 상기 패드와 상기 게이트의 내압을 측정할 때 사용하는 상기 패드를 개별로 설치하고, 해당 퓨즈를 절단할 때 해당 게이트와 연결되는 상기 패드에 전압이 인가되지 않는 TEG 구조를 갖는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  3. 제1항에 있어서, 실제의 반도체 제조 공정을 이용하여 제작되고, 제조시에 발생하는 손상을 삭감, 완화 또는 소거하는 손상 삭감 수단을 갖는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  4. 제2항에 있어서, TEG 패턴을 제작할 때 플라즈마에 의한 손상을 해소하기 위한 상기 퓨즈 구조를 갖는 상기 퓨즈를 복수 구비하고,
    플라즈마 손상 측정에 따라서 상기 퓨즈를 순차적으로 절단하여 한 장의 상기 TEG 웨이퍼 기판으로 복수회의 플라즈마 손상 측정을 가능하게 하도록 구성되어 있는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  5. 제4항에 있어서, 상기 손상 삭감 수단으로서의 도전막 패턴을 구비한 상기 퓨즈 구조는 실제로 손상을 측정할 때는 상기 패드에 바늘을 접촉시킨 상태에서 통전함으로써 상기 퓨즈를 전기적으로 절단 가능한 구조를 구비하고,
    제1 패드와 제2 패드 사이에 제1 상기 퓨즈를 접속하는 동시에, 해당 제2 패드와 제3 패드 사이에 제2 상기 퓨즈를 접속하여 한 세트의 패턴을 구성하고,
    상기 제1 패드 또는 상기 제3 패드 중 어느 한 쪽은 상기 게이트와 상기 안테나가 접속되는 동시에, 상기 제1 패드 또는 상기 제3 패드 중 어느 다른 쪽은 상기 서브 콘택트가 접속되어 있는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  6. 제5항에 있어서, 플라즈마에 의해 받은 전하를 상기 안테나로부터 상기 제1 패드, 상기 제1 퓨즈, 상기 제2 패드, 상기 제2 퓨즈 및 상기 제3 패드를 경유하여 상기 서브 콘택트로부터 상기 TEG 웨이퍼 기판에 흘려 보내어 상기 게이트에는 영향을 주지 않는 구조로 되어 있는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  7. 제5항 또는 제6항에 있어서, 상기 제1 퓨즈 및 상기 제2 퓨즈의 상기 퓨즈 구조를 균등하게 한 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 퓨즈 및 상기 제2 퓨즈를 절단할 때는 상기 제1 패드, 상기 제2 패드 및 상기 제3 패드에 측정 장치인 프로버의 바늘을 접촉시킨 상태로 해당 제2 패드에 접촉하는 바늘로부터 전압을 인가하고, 나머지 해당 제1 패드 및 해당 제3 패드에는 접지에 접속된 바늘을 접촉시키고, 전압을 순간적으로 인가하여 해당 제1 퓨즈 및 해당 제2 퓨즈를 동시에 절단하고,
    해당 제1 퓨즈 및 해당 제2 퓨즈를 절단한 상기 TEG 웨이퍼 기판에 소정의 플라즈마 처리를 행하여 플라즈마 손상의 측정을 행할 때, 해당 TEG 웨이퍼 기판에서는 상기 안테나가 수신한 후에 상기 게이트에 유입되는 플라즈마에 의한 전하를 전기적으로 측정함으로써 플라즈마 손상의 영향을 평가하는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 안테나 및 상기 게이트가 연결되는 제4 패드와,
    상기 안테나가 연결되는 제5 패드와,
    상기 서브 콘택트가 연결되는 제6 패드와,
    상기 제5 패드와 상기 제6 패드 사이를 접속하는 제3 상기 퓨즈를 구비하고,
    상기 안테나와 상기 제5 패드 사이를 연결하는 배선의 배선 저항은 상기 제4 패드와 상기 안테나 사이를 연결하는 배선의 배선 저항보다도 작아지도록 구성되어 있는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 안테나 및 상기 게이트가 연결되는 제4 패드와,
    상기 안테나가 연결되는 제5 패드와,
    상기 서브 콘택트가 연결되는 제6 패드와,
    상기 제5 패드와 상기 제6 패드 사이를 접속하는 제3 상기 퓨즈를 구비하고,
    상기 안테나와 상기 제5 패드 사이를 연결하는 배선은 상기 제4 패드와 상기 안테나 사이를 연결하는 배선보다도 굵고 또한 짧아지도록 구성되어 있는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  11. 제9항 또는 제10항에 있어서, 상기 제3 퓨즈를 절단할 때는 상기 제5 패드 및 상기 제6 패드에 측정 장치인 프로버의 바늘을 접촉시킨 상태로 상기 제6 패드에 접촉하는 바늘로부터 전압을 인가하고, 나머지 상기 제5 패드에는 접지에 접속된 바늘을 접촉시키고, 전압을 순간적으로 인가하여 상기 제3 퓨즈를 절단하고,
    계속해서 소정의 플라즈마 처리를 행하고, 플라즈마에 의한 전하를 상기 안테나로 받아 상기 게이트에 흘려 보냄으로써 영향을 받은 상기 게이트 산화막의 상태를 전기적으로 측정함으로써 플라즈마 손상의 영향을 평가하는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
  12. 제11항에 있어서, 상기 게이트 산화막의 상태를 전기적으로 측정할 때는 바늘을 상기 제4 패드 및 상기 제6 패드에 접촉시킨 상태로 상기 제6 패드에 전압을 서서히 인가하여 측정하는 것을 특징으로 하는 플라즈마 손상 평가용 TEG 패턴.
KR1020000054767A 1999-10-14 2000-09-19 플라즈마 손상 평가용 ｔｅｇ 패턴 KR20010039899A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29173299A JP3333155B2 (ja) 1999-10-14 1999-10-14 プラズマダメージ評価用ｔｅｇパターンおよびそれを用いた評価方法
JP99-291732 1999-10-14

Publications (1)

Publication Number Publication Date
KR20010039899A true KR20010039899A (ko) 2001-05-15

Family

ID=17772692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054767A KR20010039899A (ko) 1999-10-14 2000-09-19 플라즈마 손상 평가용 ｔｅｇ 패턴

Country Status (2)

Country Link
JP (1) JP3333155B2 (ko)
KR (1) KR20010039899A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450979B1 (ko) * 2002-05-02 2004-10-02 강대환 플라즈마 진단용 웨이퍼 제조 방법
KR100664786B1 (ko) * 2004-12-29 2007-01-04 동부일렉트로닉스 주식회사 플라즈마 유도전하에 의한 게이트 옥사이드의 손상을평가하기 위한 테스트 패턴의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330084B1 (ko) 2007-07-18 2013-11-18 삼성전자주식회사 반도체 장치의 테스트 구조물, 그 형성 방법, 반도체 장치및 이의 제조 방법
CN103779331B (zh) * 2012-10-25 2016-09-07 中芯国际集成电路制造(上海)有限公司 等离子体引入损伤检测结构及制作方法
CN111370343B (zh) * 2020-02-17 2021-11-02 长江存储科技有限责任公司 失效分析方法及结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450979B1 (ko) * 2002-05-02 2004-10-02 강대환 플라즈마 진단용 웨이퍼 제조 방법
KR100664786B1 (ko) * 2004-12-29 2007-01-04 동부일렉트로닉스 주식회사 플라즈마 유도전하에 의한 게이트 옥사이드의 손상을평가하기 위한 테스트 패턴의 제조방법

Also Published As

Publication number Publication date
JP3333155B2 (ja) 2002-10-07
JP2001110866A (ja) 2001-04-20

Similar Documents

Publication Publication Date Title
CA2455818C (en) Testing vias and contacts in integrated circuit fabrication
US20220026466A1 (en) Probes for testing integrated electronic circuits and corresponding production method
WO2006123281A1 (en) Test structure for combined electrical testing and voltage-contrast inspection
KR100909530B1 (ko) 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법
US20090002005A1 (en) Substrate Probe Card and Method for Regenerating Thereof
CN115706022A (zh) 一种定位故障晶体管的测试方法、结构
KR20010039899A (ko) 플라즈마 손상 평가용 ｔｅｇ 패턴
KR20150070857A (ko) 프로브 카드 검사 장치
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
US7344899B2 (en) Die assembly and method for forming a die on a wafer
CN112820714B (zh) 晶圆级电容标准样片及制备方法
TWI616658B (zh) 晶片測試方法
CN100514628C (zh) 射频测试键结构
JP2657315B2 (ja) プローブカード
KR100607766B1 (ko) 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법
TWI817572B (zh) 半導體元件的監測方法
JP7168669B2 (ja) 電子顕微鏡を用いた微小電子デバイス特性評価装置及びそのプローブユニット
US6677608B2 (en) Semiconductor device for detecting gate defects
US20080122446A1 (en) Test pattern
US6797528B2 (en) Micro probing tip made by micro machine method
CN117330843A (zh) 减少开尔文电阻测试差异的方法
CN111292661A (zh) 阵列基板、显示面板及显示装置
CN114758962A (zh) 芯片的制造方法
CN116314139A (zh) 一种测试结构及测试方法
KR100791217B1 (ko) 끝단부가 실리사이드로 형성된 프로브 카드 니들

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application