JP2014207369A - ウェーハ中不純物の評価方法およびn型シリコンウェーハの検査方法 - Google Patents
ウェーハ中不純物の評価方法およびn型シリコンウェーハの検査方法 Download PDFInfo
- Publication number
- JP2014207369A JP2014207369A JP2013084885A JP2013084885A JP2014207369A JP 2014207369 A JP2014207369 A JP 2014207369A JP 2013084885 A JP2013084885 A JP 2013084885A JP 2013084885 A JP2013084885 A JP 2013084885A JP 2014207369 A JP2014207369 A JP 2014207369A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dlts
- type silicon
- silicon wafer
- evaluating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】n型シリコンウェーハ中に存在するTi以外の金属不純物を評価できる方法及びその評価方法を用いたn型シリコンウェーハの検査方法を提供する。【解決手段】n型シリコンウェーハ中の金属不純物による深い準位の濃度をDLTS法によって評価する金属不純物の評価方法であって、前記DLTS法による評価において、温度を変化させながら静電容量の変化を測定して、該静電容量の変化がピークを示すピーク温度が280K、190K、120K及び85Kとなる金属不純物による深い準位の濃度を評価する。280K、190K、120K及び85Kとなる金属不純物をNbとして、ウェーハ中に存在するNbを評価する。【選択図】図1
Description
本発明は、n型シリコンウェーハ中の金属不純物による深い準位の濃度をDLTS(Deep Level Transient Spectroscopy)法によって評価する方法およびn型シリコンウェーハを検査する方法に関する。
シリコンウェーハ中に存在する金属不純物は、再結合中心の深い準位をつくり、特に金属不純物がウェーハ表面あるいは表層に存在するとデバイス特性に悪影響を及ぼすと考えられている。特にn型シリコンウェーハを使用する場合が多い撮像素子用デバイスでは微量金属不純物による汚染でも暗電流不良を引き起こすことがある。
これらウェーハ中の金属不純物を評価する方法はいくつかある。具体的にはウェーハライフタイム測定、DLTS法、ICP−MS化学分析がよく用いられる。
ウェーハライフタイム測定はマイクロ波を照射しシリコンウェーハ中にキャリアを発生させたときのキャリアの減衰率から金属不純物を評価する。しかしこの手法では、不純物汚染の有無は判定できるが、その種類と濃度を正確に得ることが難しい。加えて、ウェーハライフタイムはライフタイム低下に起因しない金属不純物を評価することができない。
ICP−MS化学分析法は多元素の不純物分析は可能であるが、検出感度はウェーハライフタイム測定等、他の電気測定には及ばない。さらに、ウェーハ面内の詳細な分布を得ることは難しい。
DLTS法は電極形成、測定に時間を要するものの、デバイス活性領域であるウェーハ表層の金属不純物の評価が可能である。そして、従来、このDLTS法を用いてn型シリコンウェーハ中の金属不純物を評価する方法の提案がある(例えば特許文献1参照)。特許文献1の方法では、n型シリコンウェーハに対してDLTS法を適用し、そのDLTS法においてピーク温度が170Kとなる深い準位がTi(金属不純物)による深い準位であるとして、そのTiによる深い準位の濃度を評価している。
しかしながら、n型シリコンウェーハ中に存在する可能性のある金属不純物はTi以外もあり、ピーク温度が170KとなるTiの濃度を評価しただけでは、n型シリコンウェーハ中の金属不純物の評価としては不十分である。その不十分な評価を経てデバイスを作製すると、ウェーハ中のTi以外の金属不純物によりデバイス特性が悪化し、これによりデバイス作製の歩留まりが低下してしまうおそれがある。
本発明は上記問題に鑑みてなされたものであり、n型シリコンウェーハ中に存在するTi以外の金属不純物を評価できる方法及びその評価方法を用いたn型シリコンウェーハの検査方法を提供することを課題とする。
上記課題を解決するために、本発明のウェーハ中不純物の評価方法は、n型シリコンウェーハ中の金属不純物による深い準位の濃度をDLTS法によって評価するウェーハ中不純物の評価方法であって、
前記DLTS法による評価において、温度を変化させながら静電容量の変化を測定して、該静電容量の変化がピークを示すピーク温度が280K、190K、120K及び85Kとなる金属不純物による深い準位の濃度を評価することを特徴とする。
前記DLTS法による評価において、温度を変化させながら静電容量の変化を測定して、該静電容量の変化がピークを示すピーク温度が280K、190K、120K及び85Kとなる金属不純物による深い準位の濃度を評価することを特徴とする。
上記のように、デバイスを作製したときのデバイス特性を悪化させる要因となり得る金属不純物の存在が懸念されていたが、本発明者らは、DLTS法による評価において、温度を変化させながら静電容量の変化を測定して、該静電容量の変化がピークを示すピーク温度が280K、190K、120K及び85Kとなる位置に特定の金属不純物による深い準位が存在することを発見した。本発明で280K、190K、120K及び85Kとなる深い準位の濃度(Deep Level濃度)を評価することで、n型シリコンウェーハ中のその特定の金属不純物の混入量を評価することができる。その結果、n型シリコンウェーハにおいて、デバイス特性の悪化による歩留まりの低下を抑制できる。
このとき、前記ピーク温度が280K、190K、120K及び85Kとなる金属不純物をNbとすることができる。すなわち、本発明者らが研究を行ったところ、ピーク温度が280K、190K、120K及び85Kときのピーク強度とn型シリコンウェーハにドープしたNbの量との間に相関関係があることがわかった。Nbはシリコンウェーハやデバイス作製時に汚染として混入する可能性があり、例えばこれらの製造装置の構成部品等からの汚染混入が考えられる。
また、本発明のn型シリコンウェーハの検査方法は、本発明のウェーハ中不純物の評価方法により、n型シリコンウェーハ中の金属不純物による深い準位の濃度を評価し、その評価結果に基づいて良品のウェーハを選別することを特徴とする。
このように、本発明の検査方法によって良品のウェーハを選別することによって、デバイス特性の悪化による歩留まりの低下を改善することが可能なn型シリコンウェーハを得ることができる。すなわちDLTS法によるウェーハの品質管理によりデバイス不良率の少ない製品の製造、出荷が可能となる。
本発明のウェーハ中不純物の評価方法及びn型シリコンウェーハの検査方法によれば、デバイスを作製したときのデバイス特性を悪化させる要因となり得るTi以外の金属不純物、すなわちNbによる深い準位の濃度を評価するこができる。そして、例えばシリコンエピタキシャル工程やデバイス作製工程後にDLTS測定(本発明のウェーハ中不純物の評価方法)を行い、デバイス特性に重大な影響を引き起こすと言えるNb汚染濃度を管理し、一定以上の汚染濃度が発生した場合には次工程に投入しないことで、デバイス作製の歩留まりが著しく向上する。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。従来より、シリコンウェーハ中の金属不純物を評価する方法としてDLTS法が知られている。しかしながら、n型シリコンウェーハの表層の金属不純物の評価に関し、同定できていない金属不純物元素が多数ある。
また、一方で、現在、単結晶シリコンウェーハを用いたCCD/CIS構造の撮像素子用電子デバイスにおいて、暗電流による動作不良が大きな問題になっている。その原因の多くは、シリコンウェーハを製造する製造装置(例えば、CZ法によりウェーハを製造するCZ引上げ装置や、エピタキシャルウェーハを製造するエピタキシャル成長装置(気相成長装置)など)起因の金属不純物がシリコンウェーハ中に取り込まれることにより発生する。これら製造装置は耐腐食性を考慮してステンレス鋼が広く使用されており、その構成元素は主にFeである。しかし、微量にNbが添加されていることが多い。
このNbがシリコンウェーハ中に思いがけず導入された場合、検査工程でNbを検出する方法は非常に限られる。例えば、全溶解化学分析法では大きな体積が必要であり、前述したようにウェーハライフタイム測定では金属不純物汚染の有無はわかるが定量や定性評価は難しい。また全反射蛍光X線分析では、ウェーハ表面に付着した成分しか検出できない。SIMS分析では検出下限が高く、微量汚染の場合対応できない。
そこで、本発明者はDLTS法に着目し、また、DLTS法において同定できておらず、デバイス特性を悪化させる金属不純物として特にNbに着目した。そして、そのような金属不純物とDLTS法により検出される信号強度(Deep Level濃度)との関係について調整を行った。
なお、ここでDLTS法による測定について説明する。DLTS測定の測定原理は、評価対象のウェーハ上にショットキー接合あるいはp−n接合を形成する。そして、形成したショットキー接合あるいはp−n接合に逆バイアス電圧を印加し、接合部に生じる空乏層を広げ、周期的なパルスの導入で変化する空乏層の静電容量変化(ΔC)を巧妙に測定し、そのΔCの温度依存性から深い準位に関する情報を得るものである。具体的にはシリコンの場合、300K以下の低温領域を掃引し、ピークが形成されれば、そのピークはある深い準位の存在を示す。その際、ピーク温度から大まかに深い準位のエネルギーが判明し、ピーク高さ(ΔC)が理論的に深い準位の密度を示す。
本発明者は、上記調査を行うにあたって、n型シリコンウェーハ中に、ドープ量を変えてNbをドープして意図的に汚染した試料を複数作製した。ここではNbのドープ量が異なる2種の試料を作製した。そして、該汚染したn型シリコンウェーハについてDLTS法による測定を行った。
より具体的には以下の通りである。本発明者は、抵抗率10Ω・cm、CZ法により製造されたn型単結晶シリコンウェーハを準備した。準備したウェーハの表面にNb汚染を行ってから1000℃で1時間の熱処理を施し、ウェーハ内へNbを拡散させた後、ウェーハ表層についてDLTS法の温度スキャン測定を行った。このときの測定条件は、空乏層を形成するための逆バイアス電圧を5V、空乏層にキャリアを捕獲するためのパルス電圧を1V、パルス幅を20μsec、パルス周期を100μsec、測定周波数(レートウィンドウ)を250Hzとした。パルスの高さは、逆バイアス電圧(5V)−パルス電圧(1V)=4Vである。
なお、上記のようにウェーハ表面にNb汚染を行った際、全反射蛍光X線分析を行い、ウェーハ表面におけるNb汚染濃度についても調査した。全反射蛍光X線分析の結果、2種の試料におけるNbの表面濃度はそれぞれ、1E14atoms/cm2(汚染濃度が大ということがある)、2E13atoms/cm2(汚染濃度が小ということがある)であった。
またDLTS法の測定結果(測定温度とDLTS信号強度の関係)を図1、図2に示す。図1は汚染濃度が大の試料の測定結果を示しており、図2は汚染濃度が小の試料の測定結果を示している。
図1、図2の測定結果のいずれも測定温度が280K、190K、120K及び85Kの位置でピークが検出された。これらピークは後述するようにNbに起因したピークであり、図1、図2では、85Kのピークを「Nb−1」とし、120Kのピークを「Nb−2」とし、190Kのピークを「Nb−3」とし、280Kのピークを「Nb−4」としている。図1の測定結果における各ピークでのDLTS信号強度は、高温側から4.8E12cm−3、1.9E12cm−3、1.7E12cm−3、2E11cm−3であった。図2の測定結果における各ピークでのDLTS信号強度は、高温側から3.4E11cm−3、1.7E11cm−3、1.4E11cm−3、1.6E11cm−3であった。
そして、このときのNbドープ量(ここでは全反射蛍光X線分析におけるNbの表面濃度を基準とする)と図1、図2の各ピーク「Nb−1」〜「Nb−4」のDLTS信号強度との関係を図3に示す。図3において、表面濃度が2E13cm−2の位置にプロットされた点(以下、左側の点ということがある)は図2のDLTS信号強度の点を示し、表面濃度が1E14cm−2の位置にプロットされた点(以下、右側の点ということがある)は図1のDLTS信号強度の点を示している。なお、左側の点のうちの「Nb−1」の点と「Nb−3」の点は重なって見た目上1つの点となっているが、実際は、1.6E11cm−3の位置に「Nb−1」の点があり、1.7E11cm−3の位置に「Nb−3」の点がある。また、図3には、左側の各点「Nb−1」〜「Nb−4」におけるDLTS信号強度を合計した点Nb−Total1と、右側の各ピーク「Nb−1」〜「Nb−4」の点におけるDLTS信号強度を合計した点Nb−Total2とを図示している。
左側の点と右側の点とでピーク温度が同じ点同士を比較すると、どのピーク温度の点も、Nbの表面濃度が大きい右側の点のほうが、表面濃度が小さい左側の点よりもDLTS信号強度が大きくなっている。すなわち、右側の「Nb−1」の点のほうが左側の「Nb−1」の点よりも大きい。また、右側の「Nb−2」の点のほうが左側の「Nb−2」の点よりも大きい。また、右側の「Nb−3」の点のほうが左側の「Nb−3」の点よりも大きい。また、右側の「Nb−4」の点のほうが左側の「Nb−4」の点よりも大きい。そして、合計の点についても、右側の点Nb−Total2のほうが左側の点Nb−Total1よりも大きくなっている。
このことから、Nbのドープ量と各ピーク「Nb−1」〜「Nb−4」のDLTS信号強度との間には相関関係があるといえる。すなわち、Nbの表面濃度の増加、つまりNbのドープ量の増加に伴い、280K、190K、120K及び85Kにおいて検出されるDLTS信号強度が大きくなる。以上より、DLTS法により280K、190K、120K及び85Kにてピーク温度を示す金属不純物(n型シリコンウェーハ中の金属不純物)がNbであることを本発明者は確認することができた。
また、DLTSの周波数掃引測定法により、各ピーク温度(280K、190K、120K、85K)でのNbのエネルギー準位を調べたところ、280Kでのエネルギー準位はEc−0.61eV、190Kでのエネルギー準位はEc−0.21eV、120Kでのエネルギー準位はEc−0.13eV、85Kでのエネルギー準位はEc−0.15eVとなった。つまり、n型シリコンウェーハ中において、Nbは、Ec−0.61eV、−0.21eV、−0.13eV、−0.15eVというバンドギャップ内に深い準位を形成することが判明できた。なお、Ecは、伝導帯と禁止帯の境界のエネルギー準位である。
n型シリコンウェーハ中にNbが混入すると、その混入量によっては、そのウェーハから製造されたデバイス(例えば撮像素子用のデバイス)の歩留りが低下すると考えられる。ここで、下記表1に、280K、190K、120K及び85KでのDLTS信号強度と、デバイス歩留りとの関係を示す。なお、表1の関係は実際に実験をして得られたものでなく、予想である。表1中の「D.L.」は、DLTS信号強度の検出下限を示す。
表1のパターン3のように、280K、190K、120K及び85KでのDLTS信号強度が小さいウェーハを用いてデバイスを製造すると、デバイス歩留りは良好(○)(例えば歩留りがおおむね100%)であると予想される。これに対して、パターン2のように、パターン3に比べて、280K、190K、120K及び85KでのDLTS信号強度が大きいウェーハを用いると、デバイス歩留りは低下(△)(例えば歩留りは90%程度に低下)してしまうと予想される。パターン1のように、DLTS信号強度がさらに大きいウェーハを用いると、デバイス歩留りはさらに低下(×)(例えば歩留りは80%程度に低下)してしまうと予想される。
このように、280K、190K、120K及び85KでのDLTS信号強度が大きくなるにつれて、デバイス歩留りは低下していくと予想される。そこで、表1のようなDLTS信号強度とデバイス歩留りとの関係を実測により予め調べておく。具体的には、Nbのドープ量を変えた試料を用意し、該試料についてDLTS法による測定を行ってDLTS信号強度を得るとともに、同様の試料(同様のNbのドープ量の試料)を用いてデバイスを製造して歩留りを調べる。このとき、表1の関係が得られたと仮定する。そして、例えば、デバイス歩留まりが○となるパターン3の各DLTS信号強度の合計をウェーハの良否を選別する閾値とする。そして、検査対象のn型シリコンウェーハに対してDLTS法を適用し、このとき280K、190K、120K及び85Kにおいて検出されるDLTS信号強度の合計が先に設定した閾値より小さい場合に、該n型シリコンウェーハを良品として選別し、選別したウェーハを用いてデバイスを製造する。言い換えると、280K、190K、120K及び85Kにおいて検出されるDLTS信号強度の合計が閾値を超えるウェーハは不良品として選別し、デバイス製造には用いないようにする。これによって、デバイスの歩留り低下を抑制することができる。
なお、280K、190K、120K、85KごとにDLTS信号強度の閾値を個別に設定して、ウェーハの選別を行っても良い。具体的には表1の例で説明すると、パターン3の各DLTS信号強度をそれぞれウェーハの良否を選別する閾値と考える。そして、ウェーハの検査において、280KのDLTS信号強度が3E11cm−3未満となり、かつ、190KのDLTS信号強度が1E11cm−3未満となり、かつ、120KのDLTS信号強度が1E11cm−3未満となり、かつ、85KのDLTS信号強度が検出下限(D.L.)を示したウェーハを、デバイス製造に用いるウェーハとして選別する一方で、各ピーク温度のDLTS信号強度が1つでも個別に設定した閾値を超えたウェーハはデバイス製造には用いないようにする。
以上説明したように、本発明者らは、DLTS法を用いたn型シリコンウェーハの評価方法であり、ピーク温度が280K、190K、120K及び85Kとなる金属不純物のDeep Level濃度を評価することにより本発明を完成させた。
本発明においては、DLTS法における測定条件(280K、190K、120K及び85Kのピーク温度における金属不純物によるDeep Level濃度を評価すること)に特徴があるのであり、その他のDLTS法の具体的な手順、測定条件等は、例えば従来法と同様のものとすることができる。
さらには、このような本発明の評価方法によって、例えばシリコンエピタキシャル工程等において、ウェーハ中の上記金属不純物(Nb)によるDeep Level濃度の評価を行い、該評価結果に基づいてウェーハを検査して、良品であるか等の判定をして選別を行えば、デバイス特性の悪化により歩留まりが低下することのないn型シリコンウェーハを提供することができる。判定基準、選別基準等は、例えば規格や顧客の要望する品質によって適宜決定することができる。
したがって、このような本発明の評価方法、検査方法を用いることによって、優れた品質のシリコンウェーハを選別することができ、これを例えば撮像素子用として用いれば、撮像素子を歩留り良く製造することができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。例えば、本発明の評価方法及び検査方法は、どの段階のn型シリコンウェーハに対しても適用でき、具体的には、エピタキシャル成長する前のウェーハの段階で本発明を適用しても良いし、エピタキシャルウェーハの段階で本発明を適用しても良い。
Claims (3)
- n型シリコンウェーハ中の金属不純物による深い準位の濃度をDLTS法によって評価するウェーハ中不純物の評価方法であって、
前記DLTS法による評価において、温度を変化させながら静電容量の変化を測定して、該静電容量の変化がピークを示すピーク温度が280K、190K、120K及び85Kとなる金属不純物による深い準位の濃度を評価することを特徴とするウェーハ中不純物の評価方法。 - 前記ピーク温度が280K、190K、120K及び85Kとなる金属不純物をNbとすることを特徴とする請求項1に記載のウェーハ中不純物の評価方法。
- 請求項1又は2に記載のウェーハ中不純物の評価方法により、n型シリコンウェーハ中の金属不純物による深い準位の濃度を評価し、その評価結果に基づいて良品のウェーハを選別することを特徴とするn型シリコンウェーハの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013084885A JP2014207369A (ja) | 2013-04-15 | 2013-04-15 | ウェーハ中不純物の評価方法およびn型シリコンウェーハの検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013084885A JP2014207369A (ja) | 2013-04-15 | 2013-04-15 | ウェーハ中不純物の評価方法およびn型シリコンウェーハの検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014207369A true JP2014207369A (ja) | 2014-10-30 |
Family
ID=52120700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013084885A Pending JP2014207369A (ja) | 2013-04-15 | 2013-04-15 | ウェーハ中不純物の評価方法およびn型シリコンウェーハの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014207369A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6061017B1 (ja) * | 2015-12-17 | 2017-01-18 | 株式会社Sumco | 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法 |
JP2019137566A (ja) * | 2018-02-07 | 2019-08-22 | 信越半導体株式会社 | シリコン結晶中の炭素濃度測定方法 |
-
2013
- 2013-04-15 JP JP2013084885A patent/JP2014207369A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6061017B1 (ja) * | 2015-12-17 | 2017-01-18 | 株式会社Sumco | 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法 |
JP2019137566A (ja) * | 2018-02-07 | 2019-08-22 | 信越半導体株式会社 | シリコン結晶中の炭素濃度測定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Russo et al. | Proximity gettering of slow diffuser contaminants in CMOS image sensors | |
Yu et al. | Investigation of effective annealing on CdMnTe: In crystals with different thickness for gamma-ray detectors | |
JP5407212B2 (ja) | 熱処理炉評価方法および半導体ウェーハの製造方法 | |
JP6061017B1 (ja) | 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法 | |
JP2014207369A (ja) | ウェーハ中不純物の評価方法およびn型シリコンウェーハの検査方法 | |
CN105247669B (zh) | 半导体晶圆的评价方法 | |
JP5504634B2 (ja) | ライフタイムの評価方法 | |
CN104078378A (zh) | 一种检测金属污染的方法 | |
Xiong et al. | Characterizations on the doping of single-crystal silicon carbide | |
JP2014112596A (ja) | P型シリコンウエーハの評価方法および検査方法 | |
JP5561245B2 (ja) | 半導体基板の評価方法 | |
US9372223B2 (en) | Method of evaluating metal contamination in semiconductor sample and method of manufacturing semiconductor substrate | |
JP2010103144A (ja) | N型シリコンエピタキシャルウエーハおよびその評価方法ならびに製造方法 | |
JP6520205B2 (ja) | 半導体ウェーハのゲッタリング能力評価方法、それを用いた半導体ウェーハの判定方法および製造方法 | |
Polignano et al. | Comparison of techniques for detecting metal contamination in silicon wafers | |
KR100901823B1 (ko) | 실리콘 웨이퍼 결함 분석 방법 | |
JP5541190B2 (ja) | P型シリコンウェーハの金属不純物濃度評価方法 | |
Seifert et al. | Synchrotron-based investigation of iron precipitation in multicrystalline silicon | |
JP5077145B2 (ja) | シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法 | |
Zázvorka | Photoconductivity, photoluminescence and charge collection in semiinsulating CdTe and CdZnTe | |
JP6003447B2 (ja) | 半導体基板の金属汚染評価方法および半導体基板の製造方法 | |
JP7310727B2 (ja) | シリコン試料中の酸素濃度測定方法 | |
JP7120189B2 (ja) | 半導体基板の評価方法 | |
Raulo et al. | Pt-CdTe detectors spectroscopic performances and RBS and XRF interface composition analysis | |
Itsumi | Substrate defects affecting gate oxide integrity |