JP5077145B2 - シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法 - Google Patents

シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP5077145B2
JP5077145B2 JP2008213232A JP2008213232A JP5077145B2 JP 5077145 B2 JP5077145 B2 JP 5077145B2 JP 2008213232 A JP2008213232 A JP 2008213232A JP 2008213232 A JP2008213232 A JP 2008213232A JP 5077145 B2 JP5077145 B2 JP 5077145B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
type silicon
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008213232A
Other languages
English (en)
Other versions
JP2010050282A (ja
Inventor
知佐 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008213232A priority Critical patent/JP5077145B2/ja
Publication of JP2010050282A publication Critical patent/JP2010050282A/ja
Application granted granted Critical
Publication of JP5077145B2 publication Critical patent/JP5077145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明はシリコン単結晶基板の評価方法と、その評価方法を用いたエピタキシャル基板の製造方法に関する。
近年、CCDやCISなどの撮像素子用基板として使用されるようになってきたエピタキシャル基板は、基材基板上に単結晶薄膜を形成させたものである。このエピタキシャル基板は、抵抗率や導電型の異なる層を積み重ねて形成することが可能であり、様々な層構造を基板表層に作り込むことが出来る。
このような撮像素子用エピタキシャル基板では、基板中の重金属不純物レベルを低くすることが非常に重要である。というのも、シリコン単結晶基板中に存在する金属不純物は、深い準位をつくって再結合中心になると一般に考えられている。特に金属不純物が基板表面近傍に存在するとデバイス特性に影響を及ぼすと考えられる。
例えばデバイス活性層に金属不純物が存在すると、生成中心から電荷のわき出しが起こり、その結果、暗電流が発生してしまう。この暗電流レベルが悪くなると、白傷と呼ばれる撮像素子特有のデバイス特性不良が発生してしまう。
一般に、エピタキシャル基板を製造するためには、高温で単結晶薄膜を気相成長させる。そのため、単結晶薄膜を堆積する時、気相成長炉内に金属不純物が存在すると、単結晶薄膜が金属不純物による汚染を受けてしまう。これらの金属の汚染源としては、例えば、原料として用いるシリコン結晶やシリコン含有化合物の他に、反応炉、例えば石英ベルジャーや石英シリンダーの洗浄または乾燥時に付着した金属不純物、反応炉を構成する素材に含まれる金属不純物、装置の配管系に通常用いられるステンレス成分等が考えられる。
シリコン単結晶基板やエピタキシャル基板中に取り込まれてしまう金属不純物のうちのステンレス部材に含まれるMo、Fe、Ni、およびCrの中で、特に注意が必要なのはFeとMoである。
Feは強い再結合中心となるため、それが生成中心となって暗電流レベルを悪化させやすい。またMoは塩化物になりにくく他の不純物に比べ反応炉内に残留しやすい。そのため、いわゆる反応炉の空焼きやベーパーエッチングなどでクリーニングされにくく、結果としてシリコン単結晶基板やエピタキシャル基板中に取り込まれてしまうためである。
このような金属不純物元素の評価方法として、ウェーハライフタイム測定(WLT)や表面光起電力法(SPV)、Deep Level Transient Spectroscopy法(DLTS)、及び化学分析法が挙げられる(例えば非特許文献1参照)。
「半導体大事典」(工業調査会、1999年11月22日発行)146〜147頁、1065〜1066頁
しかし、WLT法は不純物に対し高感度ではあるものの、汚染元素種が何であるのか、またその量がどの程度かといった不純物の同定と定量ができない。また、SPV法はP型シリコン単結晶基板中のFe濃度に関しては高感度に定量測定が出来るが、シリコン単結晶基板がN型の場合や、元素がFe以外の例えばMoについてはWLT法と同じく元素の同定や定量はできない。
化学分析法は不純物回収方法と分析装置の組み合わせを選定することで、ほぼ全ての不純物元素の同定と定量が可能である。しかし、感度がWLT法やSPV法に比べ低く、また処理や測定にも時間と手間がかかってしまう。
DLTS法は不純物元素が形成する深い準位の量を直接測定できる優れた方法である。P型シリコン単結晶基板に関してはFe、Moともに高感度に同定と定量が可能である。しかし、N型に関してはFe汚染の検出は出来ない。また、Moに関しても検出は出来るとされているが、P型と比べシリコン単結晶中での電気的活性度が低い為、測定感度がP型の場合の10分の1以下まで落ちてしまう。
一方、画素数が高く高感度のCCDやCIS撮像素子向けのエピタキシャル基板には、そのデバイス特性の点からN型シリコン単結晶基板にN型の一層または多層の単結晶薄膜を堆積したN/N/Nエピタキシャル基板を使用することが多い。
つまり、より不純物レベルの管理が必要とされる高画素数高感度CCD及びCIS向けのN/N/Nエピタキシャル基板について、従来の不純物測定方法ではFeとMoの同定と定量を高感度に評価することが出来ないという問題点があった。
本発明は前述の問題点を鑑みてなされたもので、N/N/Nエピタキシャル基板を製造する際に必要となる、FeやMo等の重金属の同定と定量を高感度に行うことのできるシリコン単結晶基板の評価方法、及びFeやMo等の重金属不純物濃度が低い良好なエピタキシャル基板を得ることが出来るエピタキシャル基板の製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、P型シリコン単結晶基板を準備する工程と、該P型シリコン単結晶基板の一主表面上にN型シリコン単結晶薄膜を気相成長させる工程と、該N型シリコン単結晶薄膜を有するP型シリコン単結晶基板の前記N型シリコン単結晶薄膜のみを除去して前記P型シリコン単結晶基板の主表面を露出させる工程と、DLTS法によって該主表面を露出させたP型シリコン単結晶基板の重金属濃度の測定を行う工程と、を含むことを特徴とするシリコン単結晶基板の評価方法を提供する(請求項1)。
このように、P型シリコン単結晶基板上にN型シリコン単結晶薄膜を気相成長させる際に、N型シリコン単結晶薄膜内に取り込まれた重金属不純物がP型シリコン単結晶基板中にも固相拡散する。これは気相成長の際にシリコン単結晶基板が高温になるためである。
その後、当該N型シリコン単結晶薄膜を除去し、主表面を露出させたP型シリコン単結晶基板に対しDLTS法により重金属濃度を測定すれば、N型シリコン単結晶薄膜の気相成長中にP型シリコン単結晶基板中に固相拡散した重金属不純物を高感度に測定することが可能となる。つまり重金属濃度を高感度に評価することのできるP型シリコン単結晶基板を下地となる基板として用いることで、N型シリコン単結晶薄膜を気相成長する際に薄膜に取り込まれる重金属を高感度で検出することができる。
また、前記測定を行う重金属は、モリブデン(Mo)、鉄(Fe)のうち少なくとも一方とすることが好ましい(請求項2)。
MoやFeはN型シリコン単結晶基板中では電気的活性度が非常に低いか検出可能な深い準位を形成しない為、N型シリコン単結晶基板の場合はDLTS法でこれらの重金属を評価することができなかった。
しかし本発明のシリコン単結晶基板の評価方法によれば、N型単結晶薄膜を気相成長させる際に取り込まれるMoやFeを評価でき、つまり間接的にN/N/Nエピタキシャル基板の単結晶薄膜中のMoやFe濃度を評価することのできる評価方法となっている。
更に、本発明では、本発明に記載のシリコン単結晶基板の評価方法によって気相成長炉の重金属汚染の有無を評価し、重金属汚染なしと評価された前記気相成長炉を用いて、シリコン単結晶基板の主表面上にシリコン単結晶薄膜を気相成長させることを特徴とするエピタキシャル基板の製造方法を提供する(請求項3)。
このように、重金属不純物に対して高感度である本発明のシリコン単結晶基板の評価方法により、重金属不純物濃度が低く、汚染なしと判断して問題ないと確認できた気相成長炉を用いて、例えばN型シリコン単結晶基板上にNシリコン単結晶薄膜を一層ないし多層気相成長させることによって、基板や薄膜中のFeやMoによる汚染レベルを低く押さえることができる。このため、特に高感度のCCDやCISなどの撮像素子デバイスにおいて白傷特性が悪くなる要因を抑えられる。このため、デバイス特性の良好なシリコンエピタキシャル基板を製造することができる。
以上説明したように、本発明では、P型シリコン単結晶基板にN型シリコン単結晶薄膜の気相成長を行って、基板を取り出した後にN型シリコン単結晶薄膜をエッチングや研磨等により除去して、P型シリコン単結晶基板の表面層をDLTS法により重金属濃度測定を行う。もし、気相成長炉が重金属によって汚染されていた場合、気相成長中の高温反応時にN型シリコン単結晶薄膜のみならずP型シリコン単結晶基板側にも重金属は拡散する。そしてN型シリコン単結晶薄膜を除去し、P型シリコン単結晶基板の表面層をDLTS測定することにより、高感度に重金属を検出することが可能となる。
以下、本発明についてより具体的に説明する。
前述のように、N/N/Nエピタキシャル基板を製造する際に必要となる、FeやMo等の重金属の同定と定量を高感度に行うことのできるシリコン単結晶基板の評価方法、及びFeやMo等の重金属不純物濃度が低い良好なエピタキシャル基板を得ることが出来るエピタキシャル基板の製造方法の開発が待たれていた。
例えば、従来は図4に示したように、N/N/Nエピタキシャル基板の重金属濃度を評価する際には、N型シリコン単結晶基板上にN型シリコン単結晶薄膜を気相成長させ(図4(a)、(b))、その後、DLTS法によってN型シリコン単結晶薄膜中の重金属濃度の評価を行っていた(図4(c))。しかし、前述のように、DLTS法はN型シリコン中の重金属に対する感度が非常に低く、近年必要とされている重金属濃度の低いN/N/Nエピタキシャル基板を製造するために必要な評価方法にはなり得なかった。
そこで、本発明者は、DLTS法の検出限界を引き下げるための処理を新たに追加で行うよりも、シリコン単結晶基板に工夫をすることで、検出感度を向上させることができないか鋭意検討を重ねた。
その結果、本発明者は、N型シリコン単結晶薄膜を気相成長させる基板にFeやMoを高感度に同定・定量することができるP型シリコン単結晶基板を用い、気相成長させたN型シリコン単結晶薄膜を除去して、露出させたP型シリコン単結晶基板に対してDLTS法によって重金属濃度の測定を行えば、N型シリコン単結晶薄膜を気相成長させる際の重金属汚染の有無を高感度に評価できることを発想し、本発明を完成させた。
ここで、本発明のシリコン単結晶基板の評価方法を説明するに先立ち、DLTS法について簡単に説明する。
DLTS法は、ショットキー接合あるいはp−n接合に逆バイアス電圧を印加し、接合部に生じる空乏層を広げ、周期的なパルスの導入で変化する空乏層の静電容量変化(ΔC)を巧妙に測定し、そのΔCの温度依存性から深い準位に関する情報を得るものである。具体的に、シリコンでは、300K以下の低温領域を掃引し、ピークが形成されれば、そのピークはある深い準位の存在を示す。その際、ピーク温度から大まかに深い準位のエネルギーが判明し、ピーク高さ(ΔC)が理論的に深い準位密度を示す。
以下、本発明について図1、2を参照して詳細に説明するが、本発明はこれに限定されるものではない。
図1は本発明のシリコン単結晶基板の評価方法の一例を示したフローチャート、図2は本発明のシリコン単結晶基板の評価方法の概念を示した概念図である。
(工程a)
まず、図1(a)に示すように、P型シリコン単結晶基板を準備する。準備するP型シリコン単結晶基板は、導電型がP型のものであれば良く、抵抗率などは任意に選択することができる。
(工程b)
次に、図1(b)に示すように、P型シリコン単結晶基板の一主表面上にN型シリコン単結晶薄膜を気相成長させる。ここでは、N型の一層または多層のシリコン単結晶薄膜を気相成長させる。成長条件は一般的なもので良い。
この時、図2(b)に示すように、表面のN型シリコン単結晶薄膜に含まれたMo、Feなどの重金属不純物は、N型シリコン単結晶薄膜からP型シリコン単結晶基板に拡散し、その表面から重金属が分布を持つように存在することになる。
その後、必要に応じてエピタキシャル基板を高温下に保持することが望ましい。これによって、N型シリコン単結晶薄膜中の重金属をP型シリコン単結晶基板中に確実に拡散させることができ、検出精度をより向上させることができる。
(工程c)
その後、図1(c)に示すように、N型シリコン単結晶薄膜を有するP型シリコン単結晶基板のN型シリコン単結晶薄膜のみを除去してP型シリコン単結晶基板の主表面を露出させる。
このN型シリコン単結晶薄膜の除去は、研磨や化学エッチングによって行うことができ、化学エッチングによって行う場合には、フッ酸と硝酸の混液やフッ酸と硝酸に水あるいは酢酸を加えた混液等の一般的なシリコンエッチング液によってエッチングすればよい。
図2(c)に示すように、N型シリコン単結晶薄膜を除去しても、先の工程(b)において、混入した重金属がP型シリコン単結晶基板にも拡散しており、表面から分布を持って存在している。このため、本工程でシリコン単結晶薄膜を除去することによって、検出感度が低く重金属が評価しにくいN型のシリコン単結晶薄膜を表面とするのではなく、検出感度の高いP型シリコン単結晶基板を露出させ、該P型シリコン単結晶基板の表面を測定に用いることで、高感度に重金属を評価することができる。
(工程d)
最後に、図1(d)に示すように、DLTS法によって主表面を露出させたP型シリコン単結晶基板の重金属濃度の測定を行う。この測定で検出される重金属はN型シリコン単結晶薄膜を気相成長させる際にN型シリコン単結晶薄膜からP型シリコン単結晶基板側へ拡散したものである。
このように、本発明のシリコン単結晶基板の評価方法によれば、N型シリコン単結晶薄膜を気相成長させる際に、薄膜や基板に炉内から取り込まれる重金属の量を高感度で検出することができ、重金属汚染レベルの低い気相成長炉であるかどうかの判断を行うことができるため、延いては重金属濃度の低いエピタキシャル基板を製造することができる。
ここで、評価する重金属をMo、Feのうち少なくとも一方とすることができる。
MoはN型シリコン単結晶基板中ではP型シリコン単結晶基板中に存在する場合に比べ電気的活性度が非常に低い為、N型シリコン単結晶薄膜自体をDLTS法で測定しても検出感度の問題で検出することができなかった。
また、FeはN型シリコン単結晶中ではDLTS法で検出可能な深い準位を形成しない為、DLTS法では検出自体を行うことすら出来なかった。しかし本発明は、P型シリコン単結晶基板の重金属濃度を評価するものであるため、N型シリコン単結晶薄膜を気相成長させる際に取り込まれるMoやFeも検出することができる。すなわち、N/N/Nエピタキシャル基板中の単結晶薄膜のMoやFeの濃度を評価することのできる評価方法となっている。
そして、このようなシリコン単結晶基板の評価方法を用いた重金属濃度の低いエピタキシャル基板の製造方法について、以下に説明するが、本発明はもちろんこれに限定されるものではない。
先ず、評価用エピタキシャル基板の基材としてP型シリコン単結晶基板を準備し、気相成長炉の反応容器内に備えられたサセプタに載置する。
次いで、先に準備したP型シリコン単結晶基板の表面上にN型のシリコン単結晶薄膜層の気相成長を行う。この気相成長は一般的な条件でよいが、製品を製造するときと同じ条件で行うことが望ましい。
この後に原料ガスおよびドーパントガスの供給を停止し、反応容器内の温度を取出温度まで下降させて評価用エピタキシャル基板を取り出す。
続いて、当該エピタキシャル基板の表面のN型シリコン単結晶薄膜を除去する。
その後、薄膜を除去したエピタキシャル基板に対して、DLTS法を用いて、Mo濃度やFe濃度等の重金属種の同定やその濃度を測定する。ここまでは上述のシリコン単結晶基板の評価方法とほぼ同手順である。
そして、MoやFe等の重金属濃度が所望の値より小さかった場合、気相成長炉内は重金属に汚染されていないと判断し、当該気相成長炉を用いて、N型シリコン単結晶基板の主表面上にN型シリコン単結晶薄膜を少なくとも一層気相成長させる。一方、重金属濃度が所定値より高かった場合は、気相成長炉内の洗浄等を行い、再び本発明の評価方法によって重金属汚染の有無を評価すればよい。
このように、所定の重金属汚染の水準が確認された気相成長炉で、エピタキシャル基板の製造を行えば、MoやFe等の重金属による汚染の少ないエピタキシャル基板を製造できるようになり、撮像素子デバイスの白傷特性不良が抑えられた半導体デバイスを得ることができる。
気相成長炉は、一般的に、反応炉内の副生成物の除去などの為、定期的なメンテナンスが必要である。その際、反応炉内が大気に開放される為、ステンレス製部材の腐食や作業中の重金属持込などが起きることがある。そのため、このようなメンテナンスの直後はエピタキシャル基板の重金属汚染レベルが悪くなり、その後反応を重ねるごとに汚染レベルは良くなっていく傾向にある。しかし傾向として良くなっていくとしても、どの水準に達した時にエピタキシャル基板の製造を行っても問題ないかを判断することは難しい。しかし、本発明のシリコン単結晶基板の評価方法を用いれば、この判断が非常に容易となる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
シリンダー型気相成長炉の反応炉を大気開放し、ベルジャーメンテナンスを行った。
その後、直径6インチ(150mm)のP型、約10Ωcmのシリコン単結晶基板を6枚準備し、そして気相成長炉内のサセプタ上にシリコン単結晶基板を1枚載置した。
そして、抵抗率10Ωcm・厚さ10μmのN型のシリコン単結晶薄膜を成膜温度1150℃で気相成長させて、シリコンエピタキシャル基板を作製した。
その後、取り出し温度まで気相成長炉内でシリコンエピタキシャル基板を冷却し、取り出した。この一連の作業(ベルジャーメンテナンス除く)を繰り返し、合計6回の気相反応を行ってシリコンエピタキシャル基板を計6枚作製した。
その後、JIS−B液(フッ酸:硝酸:酢酸:純水=1:15:3:3の混合液)を使って、作製したシリコンエピタキシャル基板6枚全ての基板表面のシリコン単結晶薄膜10μmをエッチングにより除去した。
さらに、シリコン単結晶薄膜を除去した側のシリコン単結晶基板表面にTiのショットキー電極を形成し、DLTS法によりMo濃度を測定した。その結果を図3に示す。図3は、実施例と後述の比較例のシリコン単結晶基板中の大気暴露からの気相成長回数とMo濃度との関係を示すグラフである。
(比較例)
シリンダー型気相成長炉はバッチ式リアクタと呼ばれ、一回の反応で複数の基板を仕込むことが出来る。そこで、比較例として、実施例と同規格の6枚のシリコン単結晶基板を準備し、実施例と同様にシリコンエピタキシャル基板を作製し、計6枚のシリコンエピタキシャル基板を得た。
その後、シリコン単結晶薄膜の表面にTiのショットキー電極を形成し、DLTS法によりMo濃度を測定した。その結果を図3に示す。
この結果、図3に示すように、実施例のシリコンエピタキシャル基板では、ベルジャーメンテナンス後は、表面に5×1011atoms/cmのMoが存在していたが、反応回数が進むと共にその濃度はだんだん減少し、反応回数4回目では約1×1011atoms/cmまで下がった。さらに5回目以降はDLTSの検出下限5×1010atoms/cmであった。
これに対し、比較例のシリコンエピタキシャル基板では、ベルジャーメンテナンス直後からMo濃度がDLTSの検出下限以下と評価された。つまり、同じ気相成長炉内で同時に作製したので実施例のエピタキシャル基板と同等の重金属汚染があったはずであるにもかかわらず、比較例の評価方法ではMoを検出することができなかった。つまり、汚染に対する検出感度が十分でなく、実用レベルにないことが判った。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、本発明で単結晶薄膜を気相成長させる気相成長炉は限定されず、縦型(パンケーキ型)、バレル型(シリンダー型)、枚葉式等の各種気相成長炉に適用可能である。
本発明のシリコン単結晶基板の評価方法の一例を示したフローチャートである。 本発明のシリコン単結晶基板の評価方法の概念を示した概念図である。 本発明の実施例と比較例のシリコン単結晶基板中の大気暴露からの気相成長回数とMo濃度との関係を示すグラフである。 従来のシリコン単結晶基板の評価方法の一例を示したフローチャートである。

Claims (3)

  1. P型シリコン単結晶基板を準備する工程と、
    該P型シリコン単結晶基板の一主表面上にN型シリコン単結晶薄膜を気相成長させる工程と、
    該N型シリコン単結晶薄膜を有するP型シリコン単結晶基板の前記N型シリコン単結晶薄膜のみを除去して前記P型シリコン単結晶基板の主表面を露出させる工程と、
    DLTS法によって該主表面を露出させたP型シリコン単結晶基板の重金属濃度の測定を行う工程と、を含むことを特徴とするシリコン単結晶基板の評価方法。
  2. 前記測定を行う重金属は、モリブデン、鉄のうち少なくとも一方とすることを特徴とする請求項1に記載のシリコン単結晶基板の評価方法。
  3. 請求項1または請求項2に記載のシリコン単結晶基板の評価方法によって気相成長炉の重金属汚染の有無を評価し、重金属汚染なしと評価された前記気相成長炉を用いて、シリコン単結晶基板の主表面上にシリコン単結晶薄膜を気相成長させることを特徴とするエピタキシャル基板の製造方法。
JP2008213232A 2008-08-21 2008-08-21 シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法 Active JP5077145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213232A JP5077145B2 (ja) 2008-08-21 2008-08-21 シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008213232A JP5077145B2 (ja) 2008-08-21 2008-08-21 シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010050282A JP2010050282A (ja) 2010-03-04
JP5077145B2 true JP5077145B2 (ja) 2012-11-21

Family

ID=42067132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213232A Active JP5077145B2 (ja) 2008-08-21 2008-08-21 シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法

Country Status (1)

Country Link
JP (1) JP5077145B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149753A (ja) * 2012-01-18 2013-08-01 Shin Etsu Handotai Co Ltd 気相成長装置の清浄度評価方法及びシリコンエピタキシャルウェーハの製造方法
JP7220572B2 (ja) * 2019-01-18 2023-02-10 グローバルウェーハズ・ジャパン株式会社 Dlts測定用電極の作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160140A (en) * 1981-03-27 1982-10-02 Fujitsu Ltd Detection of trace impurity in semiconductor crystal
JPH07249665A (ja) * 1994-03-11 1995-09-26 Komatsu Electron Metals Co Ltd シリコンウェーハの汚染度評価方法

Also Published As

Publication number Publication date
JP2010050282A (ja) 2010-03-04

Similar Documents

Publication Publication Date Title
JP5884705B2 (ja) 気相成長装置の汚染量測定方法及びエピタキシャルウェーハの製造方法
JP5839343B2 (ja) 気相成長装置の汚染検出方法及びエピタキシャルウェーハの製造方法
JP5880974B2 (ja) エピタキシャル成長装置の汚染検出方法及びエピタキシャルウェーハの製造方法
JP5439752B2 (ja) 汚染検出用モニターウェーハ、汚染検出方法及びエピタキシャルウェーハの製造方法
JP5077145B2 (ja) シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法
JP5590002B2 (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP5794212B2 (ja) 気相成長装置の汚染評価方法及びシリコンエピタキシャルウェーハの製造方法
JP5741467B2 (ja) 気相成長装置の清浄度評価方法
JP4984561B2 (ja) 半導体基板欠陥検出方法
JP5742761B2 (ja) 金属汚染検出方法及びそれを用いたシリコンエピタキシャルウェーハの製造方法
JP5742742B2 (ja) 金属汚染評価方法
JP5561245B2 (ja) 半導体基板の評価方法
JP5936007B2 (ja) 気相エピタキシャル成長装置の汚染評価方法及びエピタキシャルウェーハの製造方法
JP5799845B2 (ja) ガスの金属汚染評価方法
JP2013105914A (ja) 気相成長装置の清浄度評価方法
JP2013149753A (ja) 気相成長装置の清浄度評価方法及びシリコンエピタキシャルウェーハの製造方法
EP1933372A1 (en) Process for producing epitaxial wafer and epitaxial wafer produced therefrom
JP5454298B2 (ja) 半導体基板の製造方法
JP5541190B2 (ja) P型シリコンウェーハの金属不純物濃度評価方法
JP5614394B2 (ja) 気相成長装置の清浄度評価方法
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP5630426B2 (ja) 気相成長装置の清浄度評価方法
JP6475609B2 (ja) エピタキシャルウェーハの製造方法
JP2011129570A (ja) シリコンエピタキシャルウェーハの不純物評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5077145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250