CN113808966B - 半导体设备的调试方法及半导体器件的制备方法 - Google Patents

半导体设备的调试方法及半导体器件的制备方法 Download PDF

Info

Publication number
CN113808966B
CN113808966B CN202010547902.2A CN202010547902A CN113808966B CN 113808966 B CN113808966 B CN 113808966B CN 202010547902 A CN202010547902 A CN 202010547902A CN 113808966 B CN113808966 B CN 113808966B
Authority
CN
China
Prior art keywords
wafer
thickness
etching
polymer layer
simulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010547902.2A
Other languages
English (en)
Other versions
CN113808966A (zh
Inventor
鲍锡飞
沈润生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010547902.2A priority Critical patent/CN113808966B/zh
Priority to PCT/CN2021/097613 priority patent/WO2021254136A1/zh
Priority to US17/455,515 priority patent/US12002689B2/en
Publication of CN113808966A publication Critical patent/CN113808966A/zh
Application granted granted Critical
Publication of CN113808966B publication Critical patent/CN113808966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体设备的调试方法，包括以下步骤：提供模拟晶圆；将模拟晶圆置于刻蚀腔室内，在使用刻蚀气体对模拟晶圆进行刻蚀的同时，使用温度控制装置对腔室内温度进行调控；刻蚀过程中，各刻蚀孔表面均形成有聚合物层；获取整个模拟晶圆中聚合物层的厚度分布图；将获取的厚度分布图与目标厚度分布图进行比对；根据比对结果调整温度控制装置对模拟晶圆各区域的温度调控效果，以调节聚合物层在整个晶圆的厚度均匀性。基于在模拟晶圆上形成聚合物层来检测出聚合物层均过厚或者过薄的区域，调整温度控制装置对模拟晶圆各个区域的温度调控效果能够对聚合物层在整个晶圆表面的厚度分布做出控制，达到提高正式生产中聚合物层分布的均匀性的目的。

Description

半导体设备的调试方法及半导体器件的制备方法
技术领域
本发明涉及半导体领域，特别是涉及一种半导体设备的调试方法及半导体器件的制备方法。
背景技术
在半导体领域中，动态随机存取存储器单元包括用于存储电荷的电容器和存取电容器的晶体管。随着动态随机存取存储器几何尺寸按照摩尔定律不断减小，电容器的高深宽比甚至超过了50:1，电容器中电容孔的高度超过了2800nm。
在刻蚀形成电容孔的过程中，刻蚀气体与待刻蚀材料层发生反应会形成聚合物层附着在电容孔的侧壁，聚合物层可以在刻蚀过程中防止电容孔被过度侧蚀，可以确保形成的电容孔保持垂直的形貌。然而，由于在刻蚀过程晶圆不同区域的温度等条件可能存在差异，这会使得晶圆不同区域内的电容孔侧壁形成的聚合物层的厚度不均匀，从而使得晶圆不同区域内形成的电容孔的形貌存在差异，譬如，会使得有些区域内的电容孔的侧壁上并未形成聚合物层，而有些区域内的电容孔的侧壁上又会形成过厚的聚合物层。
发明内容
基于此，有必要针对上述技术问题，提供一种半导体设备的调试方法及半导体器件的制备方法，其具有在晶圆上形成均匀聚合物层的效果。
一种半导体设备的调试方法，包括以下步骤：
提供模拟晶圆；
将所述模拟晶圆置于刻蚀腔室内，在使用刻蚀气体对所述模拟晶圆进行刻蚀的同时，使用温度控制装置对所述刻蚀腔室内的温度进行调控；刻蚀过程中，所述模拟晶圆表面形成有聚合物层；
量测所述聚合物层的厚度并获取厚度分布图；
将获取的所述厚度分布图与目标厚度分布图进行比对；
根据所述比对的结果调整所述温度控制装置对所述模拟晶圆各区域的温度调控效果，以调节下一次刻蚀过程中形成的所述聚合物层的厚度。
通过上述技术方案，由于刻蚀过程中形成的聚合物层的厚度与模拟晶圆的温度成反比，基于在模拟晶圆上形成聚合物层来检测出聚合物层均过厚或者过薄的区域，调整温度控制装置对模拟晶圆各个区域的温度调控效果能够对聚合物层在整个晶圆表面的厚度分布做出控制，从而达到提高正式生产中聚合物层分布的均匀性的目的。
在其中一个实施例中，所述温度控制装置包括多个分离的加热片；根据所述比对的结果调整所述温度控制装置对所述模拟晶圆表面各区域的温度调控效果包括：根据所述比对结果调整各所述加热片与所述模拟晶圆的距离以调整所述模拟晶圆表面各区域的温度调控效果。
在其中一个实施例中，刻蚀过程中形成的所述聚合物层的厚度与所述模拟晶圆所处区域的温度成反比，根据所述比对结果调整所述加热片与所述模拟晶圆的距离以调整所述加热片对所述模拟晶圆的温度调控效果包括如下步骤：
根据所述比对的结果定位所述模拟晶圆中的所述聚合物层的厚度与所述目标厚度存在差异的区域；
对上述区域对应位置的所述加热片进行调整，若上述区域中所述聚合物层的厚度与对应区域的所述目标厚度的差值大于第一预设值则减小对应位置的所述加热片与所述模拟晶圆的距离；若上述区域中所述聚合物层的厚度与对应区域的所述目标厚度的差值小于第二预设值则增大对应位置的所述加热片与所述模拟晶圆的距离。
在其中一个实施例中，所述下一次刻蚀过程包括对产品晶圆的刻蚀过程，所述模拟晶圆的刻蚀过程中，至少一种所述刻蚀气体的流量大于所述产品晶圆刻蚀过程中对应刻蚀气体的流量，和/或刻蚀功率小于所述产品晶圆刻蚀过程中的刻蚀功率。
在其中一个实施例中，根据比对结果调整温度控制装置对所述模拟晶圆各区域的温度调控效果之后还包括如下步骤：
重复上述步骤至少一次，直至形成的所述聚合物层在所述模拟晶圆各区域的厚度与所述目标厚度的差值的平均值和标准差值达到目标值。
本申请还提供一种半导体器件的制备方法，包括以下步骤：
提供模拟晶圆，所述模拟晶圆的表面形成有包括支撑层与牺牲层交替叠置的第一叠层结构；
将所述模拟晶圆置于刻蚀腔室内，在使用刻蚀气体对所述第一叠层结构进行刻蚀的同时，使用温度控制装置对所述刻蚀腔室内温度进行调控；刻蚀过程中，所述模拟晶圆表面形成有第一聚合物层；
量测所述第一聚合物层的厚度并获取厚度分布图；
将获取的所述厚度分布图与目标厚度分布图进行比对；
根据所述比对的结果调整所述温度控制装置对所述模拟晶圆各区域的温度调控效果，以调节下一次刻蚀过程中形成的所述第一聚合物层的厚度；
所述第一聚合物层在整个晶圆的厚度均匀性达到目标值后，将产品晶圆置于所述刻蚀腔室内，所述产品晶圆包括支撑层与牺牲层交替叠置的第二叠层结构；在所述温度控制装置对所述产品晶圆进行温度调控的同时使用所述刻蚀气体对所述第二叠层结构进行刻蚀，以于所述第二叠层结构内形成若干个刻蚀孔；刻蚀过程中，各所述刻蚀孔表面均形成有第二聚合物层。
通过上述技术方案，对模拟晶圆刻蚀过程中形成的第一聚合物层的厚度与所述模拟晶圆的温度成反比，通过在模拟晶圆上形成第一聚合物层来检测出第一聚合物层均过厚或者过薄的区域，调整温度控制装置对模拟晶圆各个区域的温度调控效果能够对第一聚合物层在整个晶圆表面的厚度分布做出控制，从而达到提高正式生产中第二聚合物层分布的均匀性的目的。
在其中一个实施例中，所述温度控制装置包括多个分离的加热片；根据所述比对的结果调整所述温度控制装置对所述模拟晶圆表面各区域的温度调控效果包括：根据所述比对结果调整各所述加热片与所述模拟晶圆的距离以调整所述模拟晶圆表面各区域的温度调控效果。
在其中一个实施例中，对所述模拟晶圆刻蚀过程中形成的所述第一聚合物层的厚度与所述模拟晶圆的温度成反比，根据所述比对结果调整所述加热片与所述模拟晶圆的距离以调整所述加热片对所述模拟晶圆的温度调控效果包括如下步骤：
根据所述比对的结果判断所述模拟晶圆中的所述第一聚合物层的厚度与所述目标厚度存在差异的区域；
对上述区域对应位置的所述加热片进行调整，若上述区域中所述第一聚合物层的厚度与对应区域的所述目标厚度的差值大于第一预设值则减小对应位置的所述加热片与所述模拟晶圆的距离；若上述区域中所述第一聚合物层的厚度与对应区域的所述目标厚度的差值小于第二预设值则增大对应的所述加热片与所述模拟晶圆的距离。
在其中一个实施例中，所述下一次刻蚀过程包括对产品晶圆的刻蚀过程，所述模拟晶圆的刻蚀过程中，至少一种所述刻蚀气体的流量大于对所述产品晶圆进行刻蚀过程中对应刻蚀气体的流量，和/或对所述模拟晶圆进行刻蚀过程中的刻蚀功率小于对所述产品晶圆进行刻蚀过程中的刻蚀功率。
在其中一个实施例中，所述刻蚀孔为电容孔。
在其中一个实施例中，根据比对结果调整所述温度控制装置对所述模拟晶圆各区域的温度调控效果之后，若所述第一聚合物层在整个晶圆的厚度均匀性未达到所述目标值，则在将所述产品晶圆置于所述刻蚀腔室内之前还包括如下步骤：
重复上述步骤至少一次，直至形成的所述第一聚合物层在所述模拟晶圆各区域的厚度与所述目标厚度的差值的平均值和标准差值达到目标值。
附图说明
图1为本发明一个实施例中的半导体设备的调试方法流程图；
图2为本发明另一个实施例中的半导体设备的调试方法流程图；
图3为本发明一个实施例中半导体器件的制备方法流程图；
图4为本发明另一个实施例中半导体器件的制备方法流程图；
图5为现有技术中展示的形成电容孔后晶圆的不同区域内的电容孔侧壁形成的聚合物层分布不均的截面结构示意图；
图6为采用本发明的半导体器件的制备方法形成电容孔后晶圆的不同区域内的电容孔侧壁形成的聚合物层分布均匀的截面结构示意图示意图。
附图标记：10、电容孔；11、牺牲层；12、支撑层；13、聚合物层；20、电容孔；21、牺牲层；22、支撑层；23、聚合物层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在半导体领域中，动态随机存取存储单元包括用于存储电荷的电容器和存取电容器的晶体管。随着动态随机存取存储器几何尺寸按照摩尔定律不断减小，电容器的高深宽比甚至超过了50：1，电容器中电容孔的高度也超过了2800nm。
在刻蚀形成电容孔的过程中，刻蚀气体与待刻蚀材料层发生反应会形成聚合物层附着在电容孔的侧壁，聚合物层可以在刻蚀过程中放置电容孔被过度侧蚀，可以确保形成的电容孔保持垂直的形貌。然而，由于在刻蚀过程晶圆不同区域的温度等条件可能存在差异，这会使得晶圆不同区域内的电容孔侧壁形成的聚合物层的厚度不均匀，从而使得晶圆不同区域内形成的电容孔的形貌存在差异，譬如，会使得有些区内的电容孔的侧壁上并未形成聚合物层，而有些区域内的电容孔的侧壁上又会形成过厚的聚合物层。
为了解决上述技术问题，如图1所示，本申请提供一种半导体设备的调试方法，具体包括以下步骤：
步骤S10：提供模拟晶圆。
步骤S20：将模拟晶圆置于刻蚀腔室内，在使用刻蚀气体对模拟晶圆进行刻蚀的同时，温度控制装置对刻蚀腔室内的温度进行调控；刻蚀过程中，模拟晶圆表面形成有聚合物层。
步骤S30：量测聚合物层的厚度并获取厚度分布图。
步骤S40：将获取的厚度分布图与目标厚度分布图进行比对。
步骤S50：根据比对的结果调整温度控制装置对模拟晶圆各区域的温度调控效果，以调节下一次刻蚀过程中形成的聚合物层的厚度。
对于步骤S10，在一个可选的实施例中，具体的，模拟晶圆可以是用于做测试的测试晶圆，模拟晶圆的材料可以有硅、锗、GaAs、InP、GaN等，在模拟晶圆上可加工制作成有与对应的产品晶圆上相同的电路元件或器件结构，模拟晶圆的尺寸规格可以与产品晶圆的尺寸规格完全相同。
对于步骤S20，在一个可选的实施例中，具体的，温度控制装置包括多个分离的加热片，加热片可以通过螺丝可调节的固定连接在刻蚀腔室的内壁上，具体的，加热片可以通过螺丝可调节的固定连接在刻蚀腔室的顶部；当螺丝被转动时，加热片与刻蚀腔室内的模拟晶圆之间的距离也会改变，导致加热片与模拟晶圆之间的导热效率改变。由于温度控制装置包括多个分离的加热片，因此每个加热片与模拟晶圆之间的导热效率能够单独的进行改变，对模拟晶圆各个区域的加热情况能够单独进行控制，继而达到对模拟晶圆不同区域的温度调控效果进行独立调整的目的。
在一个可选的实施例中，模拟晶圆表面形成有包括支撑层和牺牲层交替叠置的第一叠层结构，支撑层可以为氮化钛层，牺牲层可以为氧化物层。在使用刻蚀气体对模拟晶圆进行刻蚀的同时，温度控制装置对腔室内温度进行调控，牺牲层的刻蚀气体与支撑层的刻蚀气体不同，支撑层的主要刻蚀气体可以为四氟甲烷(CF4)，牺牲层的主要刻蚀气体可以为六氟-2-丁炔(C4F6)，在这个刻蚀的过程中，C4F6的比例越高，聚合物层沉积的就越多。
下一次刻蚀过程包括对产品晶圆的刻蚀过程，在为了令聚合物层厚度的检测更加明显，对模拟晶圆的刻蚀过程中，至少一种刻蚀气体的流量大于产品晶圆刻蚀过程中对应刻蚀气体的流量。例如，在对模拟晶圆的刻蚀过程中，刻蚀气体的气体流量大于产品晶圆刻蚀过程中对应刻蚀气体的流量，CF4的气体流量为15sccm～50sccm，具体可以为15sccm、30sccm或50sccm；C4F6的气体流量为50sccm～60sccm，具体可以为50sccm、55sccm或60sccm，但上述数据仅作为示例，在实际实施例中CF4的气体流量及C4F6的气体流量的具体数值并不以上述数据为限。由于刻蚀气体的气体流量加大，因此聚合物层沉积的更多，会将不同区域的聚合物层在厚度上的差异放大，有助于工作人员对半导体设备进行调试。
在为了令聚合物层厚度的检测更加明显，对模拟晶圆的刻蚀过程中，刻蚀功率可以小于产品晶圆刻蚀过程中的刻蚀功率，在沉积聚合物层之后，会将不同区域的聚合物层在厚度上的差异放大，有助于对半导体设备进行调试。
对于步骤S30，在一个可选的实施例中，具体的，通过测量机台对聚合物层的厚度进行测量，并根据测量的数值生成聚合物层的厚度分布图；具体的，根据量测结果获取厚度分布的方法为本领域技术人员所知晓，此处不再累述。
对于步骤S40，在一个可选的实施例中，具体的，将获取的厚度分布图与目标厚度分布图进行比对，可以通过将厚度分布图上的厚度数值与目标厚度分布图上的厚度数值做差，将得出的差值制成差值分布图，其中，目标厚度分布图为步骤S10中初始的模拟晶圆的厚度分布图。
对于步骤S50，在一个可选的实施例中，刻蚀过程中形成的聚合物层的厚度与模拟晶圆的温度成反比，根据比对的结果调整加热片与模拟晶圆的距离以调整对模拟晶圆表面各区域的温度调控效果包括如下步骤：
步骤S501：根据比对结果定位模拟晶圆中的聚合物层的厚度与目标厚度存在差异的区域；
步骤S502：对上述区域对应位置的加热片进行调整，若上述区域中聚合物层的厚度与对应区域的目标厚度的差值大于第一预设值则减小对应位置的加热片与模拟晶圆的距离，若上述区域中聚合物层的厚度与对应区域的目标厚度的差值小于第二预设值则增大对应位置的加热片与模拟晶圆的距离。
具体的，可以通过将所得厚度分布图与目标厚度分布图叠加比对，以得到所得厚度分布图与目标厚度分布图各个区域的厚度差异图。加热片可以通过螺丝可调节的固定连接在刻蚀腔室的内壁上，当螺丝被转动时，加热片与刻蚀腔室内模拟晶圆之间的距离也会改变，导致加热片与模拟晶圆之间的导热效率改变。由于温度控制装置包括多个分离的加热片，每个加热片与模拟晶圆之间的导热效率能够单独的进行改变，因此，对模拟晶圆各个区域的加热情况能够单独进行控制，因此能够对差值较大的区域对应的加热片进行单独的调整，以达到减小上述区域中聚合物层的厚度与目标厚度的差值大于第一预设值的区域对应的加热片与模拟晶圆的距离，并增大上述区域中聚合物层的厚度与目标厚度的差值小于第二预设值的区域对应的加热片与模拟晶圆的距离的目的。
如图2所示，在一个其他可选的实施例中，本申请提供的半导体设备的调试方法，具体包括以下步骤：
步骤S10：提供模拟晶圆。
步骤S20：将模拟晶圆置于刻蚀腔室内，在使用刻蚀气体对模拟晶圆进行刻蚀的同时，温度控制装置对刻蚀腔室内温度进行调控；刻蚀过程中，模拟晶圆表面形成有聚合物层。
步骤S30：量测聚合物层的厚度并获取厚度分布。
步骤S40：将获取的厚度分布图与目标厚度分布图进行比对。
步骤S50：根据比对的结果调整温度控制装置对模拟晶圆各区域的温度调控效果，以调节下一次刻蚀过程中形成的聚合物层在整个晶圆的厚度。
步骤S60：重复上述步骤至少一次，直至形成的聚合物层在模拟晶圆各区域的厚度与目标厚度的差值的平均值和标准差值达到目标值。
该实施例中，步骤S10～步骤S50与上一实施例中的步骤S10～S50完全相同，此处不再累述。
对于步骤S60，在进行初步的调整后，并不能确定初步的调整是否达到所需的目的，因此，将步骤S10至步骤S50再重复至少一次，以能够对调整后的半导体设备进行再次检测，直至确定聚合物层在整个晶圆的厚度均匀性满足了要求再进行正式的产品晶圆的加工处理，能够进一步的提高正式生产中聚合物层分布的均匀性。
通过上述技术手段，刻蚀过程中形成的聚合物层的厚度与模拟晶圆的温度成反比，通过在模拟晶圆上形成聚合物层来检测出聚合物层均过厚或者过薄的区域，调整温度控制装置对模拟晶圆各个区域的温度调控效果能够对聚合物层在整个晶圆表面的厚度分布做出控制，从而达到提高正式生产中聚合物层分布的均匀性的目的。
如图3所示，本申请还提供一种半导体器件的制备方法，具体包括以下步骤：
步骤S10：提供模拟晶圆，模拟晶圆的表面形成有包括支撑层与牺牲层交替叠置的第一叠层结构。
步骤S20：将模拟晶圆置于刻蚀腔室内，在使用刻蚀气体对第一叠层结构进行刻蚀的同时，温度控制装置对刻蚀腔室内温度进行调控；刻蚀过程中，模拟晶圆表面形成有第一聚合物层。
步骤S30：量测第一聚合物层的厚度并获取厚度分布图。
步骤S40：将获取的厚度分布图与目标厚度分布图进行比对。
步骤S50：根据比对的结果调整温度控制装置对模拟晶圆各区域的温度调控效果，以调节下一次刻蚀过程中形成的第一聚合物层的厚度。
步骤S60：第一聚合物层在整个晶圆的厚度均匀性达到目标值后，将产品晶圆置于刻蚀腔室内，产品晶圆包括支撑层与牺牲层交替叠置的第二叠层结构；在温度控制装置对产品晶圆进行温度调控的同时使用刻蚀气体对第二叠层结构进行刻蚀，以于第二叠层结构内形成若干个刻蚀孔；刻蚀过程中，各刻蚀孔表面均形成有第二聚合物层。
对于上述步骤S10，在一个可选的实施例中，具体的，模拟晶圆可以是用于做测试的测试晶圆，模拟晶圆的材料可以有硅、锗、GaAs、InP、GaN等，在模拟晶圆上可加工制作成有与对应的产品晶圆上相同的电路元件或器件结构，模拟晶圆的尺寸规格可以与产品晶圆的尺寸规格完全相同。
具体的，支撑层和牺牲层在模拟晶圆表面交替叠置形成第一叠层结构，支撑层可以为氮化钛层，牺牲层可以为氧化物层。
对于步骤S20，在一个可选的实施例中，具体的，在温度控制装置对模拟晶圆进行温度调控的同时使用刻蚀气体对模拟晶圆进行刻蚀，牺牲层的刻蚀气体与支撑层的刻蚀气体不同，支撑层的主要刻蚀气体可以为四氟甲烷(CF4)，牺牲层的主要刻蚀气体可以为六氟-2-丁炔(C4F6)，在这个刻蚀的过程中，C4F6的比例越高，第一聚合物层沉积的就越多。
下一次刻蚀过程包括对产品晶圆的刻蚀过程，在为了令第一聚合物层厚度的检测更加明显，对模拟晶圆的刻蚀过程中，至少一种刻蚀气体的流量大于产品晶圆刻蚀过程中对应刻蚀气体的流量。例如，在对模拟晶圆的刻蚀过程中，刻蚀气体的气体流量大于产品晶圆刻蚀过程中对应刻蚀气体的流量，CF4的气体流量为15sccm～50sccm，具体可以为15sccm、30sccm或50sccm；C4F6的气体流量为50sccm～60sccm，具体可以为50sccm、55sccm或60sccm，但上述数据仅作为示例，在实际实施例中CF4的气体流量及C4F6的气体流量的具体数值并不以上述数据为限。由于刻蚀气体的气体流量加大，因此第一聚合物层沉积的更多，会将不同区域的第一聚合物层在厚度上的差异放大，有助于工作人员对半导体设备进行调试。
在为了令第一聚合物层厚度的检测更加明显，对模拟晶圆的刻蚀过程中，刻蚀功率可以小于产品晶圆刻蚀过程中的刻蚀功率，在沉积第一聚合物层之后，会将不同区域的第一聚合物层在厚度上的差异放大，有助于对半导体设备进行调试。
对于步骤S30，在一个可选的实施例中，具体的，通过测量机台对第一聚合物层的厚度进行测量，并根据测量的数值生成第一聚合物层的厚度分布图；具体的，根据量测结果获取厚度分布的方法为本领域技术人员所知晓，此处不再累述。
对于步骤S40，在一个可选的实施例中，具体的，将获取的厚度分布图与目标厚度分布图进行比对，可以通过将厚度分布图上的厚度数值与目标厚度分布图上的厚度数值做差，将得出的差值制成差值分布图，其中，目标厚度分布图可以为得到产品所需竖直侧壁的电容孔时聚合物层的厚度分布图。
对于步骤S50，在一个可选的实施例中，温度控制装置包括多个分离的加热片，加热片可以通过螺丝可调节的固定连接在刻蚀腔室的内壁上，具体的，加热片可以通过螺丝可调节的固定连接在刻蚀腔室的顶部；当螺丝被转动时，加热片与刻蚀腔室内的模拟晶圆之间的距离也会改变，导致加热片与模拟晶圆之间的导热效率改变。由于温度控制装置包括多个分离的加热片，因此每个加热片与模拟晶圆之间的导热效率能够单独的进行改变，对模拟晶圆各个区域的加热情况能够单独进行控制，继而达到对模拟晶圆不同区域的温度调控效果进行独立调整的目的。
具体的，根据比对结果调整加热片与模拟晶圆的位置以调整加热片对模拟晶圆的温度调控效果包括如下步骤：
步骤S501：根据比对的结果判断模拟晶圆中的第一聚合物层的厚度与目标厚度存在差异的区域；
步骤S502：对上述区域对应位置的加热片进行调整，若上述区域中第一聚合物层的厚度与对应区域的目标厚度的差值大于第一预设值则减小对应位置的加热片与模拟晶圆的距离；若上述区域中第一聚合物层的厚度与对应区域的目标厚度的差值小于第二预设值则增大对应的加热片与模拟晶圆的距离。
具体的，可以通过将所得厚度分布图与目标厚度分布图叠加比对，以得到所得厚度分布图与目标厚度分布图各个区域的厚度差异图。加热片可以通过螺丝可调节的固定连接在刻蚀腔室的内壁上，当螺丝被转动时，加热片与刻蚀腔室内模拟晶圆之间的距离也会改变，导致加热片与模拟晶圆之间的导热效率改变。由于温度控制装置包括多个分离的加热片，每个加热片与模拟晶圆之间的导热效率能够单独的进行改变，因此，对模拟晶圆各个区域的加热情况能够单独进行控制，因此能够对差值较大的区域对应的加热片进行单独的调整，以达到减小上述区域中第一聚合物层的厚度与目标厚度的差值大于第一预设值的区域对应的加热片与模拟晶圆的距离，并增大上述区域中第一聚合物层的厚度与目标厚度的差值小于第二预设值的区域对应的加热片与模拟晶圆的距离的目的。
对于步骤S60，在一个可选的实施例中，具体的，支撑层可以为氮化钛层，牺牲层可以为氧化物层。在温度控制装置对模拟晶圆进行加热的同时使用刻蚀气体对模拟晶圆进行刻蚀，牺牲层的刻蚀气体与支撑层的刻蚀气体不同，支撑层的主要刻蚀气体可以为四氟甲烷(CF4)，牺牲层的主要刻蚀气体可以为六氟-2-丁炔(C4F6)，刻蚀产生的刻蚀孔为电容孔。
如图4所示，在一个可选的实施例中，于步骤S50之后且于步骤S60之前，还包括一下步骤：
步骤S51：重复步骤S10至步骤S50至少一次，直至形成的第一聚合物层模拟晶圆各区域的厚度与目标厚度的差值的平均值和标准差值达到目标值。
对于步骤S51，在进行初步的调整后，并不能确定初步的调整是否可以达到所需的目的，因此将步骤S10至步骤S50再重复至少一次，能够对调整后的半导体设备进行再次检测，直至确定第一聚合物层在整个晶圆的厚度均匀性满足了要求再进行正式的加工，能够进一步的提高正式生产中第二聚合物层分布的均匀性。
图5为现有技术中展示的形成电容孔后晶圆的不同区域内的电容孔侧壁形成的聚合物层分布不均的截面结构示意图示意图，如图5所示，由于电容孔10的高度超过了2800nm，且电容孔10穿过了交叠的牺牲层11与支撑层12，牺牲层11与支撑层12的刻蚀气体并不相同，且刻蚀形成的电容孔10会有一定的深度，因此刻蚀的过程会是一个持续的过程，因此在刻蚀的过程中，由于电容孔10的上部形成之后还需继续往下刻蚀形成电容孔10的下部结构，在这个持续刻蚀的过程中，很容易导致电容孔10出现侧刻蚀的情况；而在刻蚀的过程中于电容孔10的内侧壁上形成聚合物层13可以很好地防止电容孔10被过度侧蚀；但是，由于在刻蚀过程中晶圆不同区域的温度等条件可能存在差异，这会使得晶圆不同区域内的电容孔10的侧壁上形成的聚合物层13的厚度不均匀，譬如，如图卡所示，有些区域内的电容孔10的侧壁上并未形成聚合物层13，而有些区域内的电容孔10的侧壁上又会形成过厚的聚合物层13。
图6为采用本发明的半导体器件的制备方法形成电容孔后晶圆的不同区域内的电容孔侧壁形成的聚合物层分布均匀的截面结构示意图示意图，由图6可知，在具有上下交替叠置的支撑层22与牺牲层21的叠层结构内形成电容孔20的过程中，晶圆各区域的电容孔20侧壁的聚合物层23的厚度均大致相同，即聚合物层23的厚度具有较好的均匀性。
通过上述技术手段，对模拟晶圆刻蚀过程中形成的第一聚合物层的厚度与模拟晶圆的温度成反比，通过在模拟晶圆上形成第一聚合物层来检测出第一聚合物层均过厚或者过薄的区域，调整温度控制装置对模拟晶圆各个区域的温度调控效果能够对第一聚合物层在整个晶圆表面的厚度分布做出控制，从而达到提高正式生产中第二聚合物层分布的均匀性的目的。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供模拟晶圆，所述模拟晶圆的表面形成有包括支撑层与牺牲层交替叠置的第一叠层结构；
将所述模拟晶圆置于刻蚀腔室内，在使用刻蚀气体对所述第一叠层结构进行刻蚀的同时，使用温度控制装置对所述刻蚀腔室内温度进行调控；刻蚀过程中，所述模拟晶圆表面形成有第一聚合物层；
量测所述第一聚合物层的厚度并获取厚度分布图；
将获取的所述厚度分布图与目标厚度分布图进行比对；
根据所述比对的结果调整所述温度控制装置对所述模拟晶圆各区域的温度调控效果，以调节下一次刻蚀过程中形成的所述第一聚合物层的厚度；
所述第一聚合物层在整个晶圆的厚度均匀性达到目标值后，将产品晶圆置于所述刻蚀腔室内，所述产品晶圆包括支撑层与牺牲层交替叠置的第二叠层结构；在所述温度控制装置对所述产品晶圆进行温度调控的同时使用所述刻蚀气体对所述第二叠层结构进行刻蚀，以于所述第二叠层结构内形成若干个刻蚀孔；刻蚀过程中，各所述刻蚀孔表面均形成有第二聚合物层。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述温度控制装置包括多个分离的加热片；根据所述比对的结果调整所述温度控制装置对所述模拟晶圆表面各区域的温度调控效果包括：根据所述比对结果调整各所述加热片与所述模拟晶圆的距离以调整所述模拟晶圆表面各区域的温度调控效果。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，对所述模拟晶圆刻蚀过程中形成的所述第一聚合物层的厚度与所述模拟晶圆的温度成反比，根据所述比对结果调整所述加热片与所述模拟晶圆的距离以调整所述加热片对所述模拟晶圆的温度调控效果包括如下步骤：
根据所述比对的结果判断所述模拟晶圆中的所述第一聚合物层的厚度与所述目标厚度存在差异的区域；
对上述区域对应位置的所述加热片进行调整，若上述区域中所述第一聚合物层的厚度与对应区域的所述目标厚度的差值大于第一预设值则减小对应位置的所述加热片与所述模拟晶圆的距离；若上述区域中所述第一聚合物层的厚度与对应区域的所述目标厚度的差值小于第二预设值则增大对应的所述加热片与所述模拟晶圆的距离。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述下一次刻蚀过程包括对产品晶圆的刻蚀过程，所述模拟晶圆的刻蚀过程中，至少一种所述刻蚀气体的流量大于对所述产品晶圆进行刻蚀过程中对应刻蚀气体的流量，和/或对所述模拟晶圆进行刻蚀过程中的刻蚀功率小于对所述产品晶圆进行刻蚀过程中的刻蚀功率。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述刻蚀孔为电容孔。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于，根据比对结果调整所述温度控制装置对所述模拟晶圆各区域的温度调控效果之后，若所述第一聚合物层在整个晶圆的厚度均匀性未达到所述目标值，则在将所述产品晶圆置于所述刻蚀腔室内之前还包括如下步骤：
重复上述步骤至少一次，直至形成的所述第一聚合物层在所述模拟晶圆各区域的厚度与所述目标厚度的差值的平均值和标准差值达到目标值。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，使用温度控制装置对所述刻蚀腔室内温度进行调控的同时，使用刻蚀气体对模拟晶圆进行刻蚀，牺牲层的刻蚀气体与支撑层的刻蚀气体不同。
8.根据权利要求7所述的半导体器件的制备方法，其特征在于，支撑层为氮化钛层，牺牲层为氧化物层，支撑层的主要刻蚀气体为四氟甲烷，牺牲层的主要刻蚀气体为六氟-2-丁炔。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，通过测量机台对第一聚合物层的厚度进行测量，并根据测量的数值生成第一聚合物层的厚度分布图。
10.根据权利要求5所述的半导体器件的制备方法，其特征在于，将获取的厚度分布图与目标厚度分布图进行比对，可以通过将厚度分布图上的厚度数值与目标厚度分布图上的厚度数值做差，将得出的差值制成差值分布图，其中，目标厚度分布图为得到产品所需竖直侧壁的电容孔时聚合物层的厚度分布图。
CN202010547902.2A 2020-06-16 2020-06-16 半导体设备的调试方法及半导体器件的制备方法 Active CN113808966B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010547902.2A CN113808966B (zh) 2020-06-16 2020-06-16 半导体设备的调试方法及半导体器件的制备方法
PCT/CN2021/097613 WO2021254136A1 (zh) 2020-06-16 2021-06-01 半导体设备的调试方法及半导体器件的制备方法
US17/455,515 US12002689B2 (en) 2020-06-16 2021-11-18 Semiconductor equipment regulation method and semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010547902.2A CN113808966B (zh) 2020-06-16 2020-06-16 半导体设备的调试方法及半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN113808966A CN113808966A (zh) 2021-12-17
CN113808966B true CN113808966B (zh) 2023-10-17

Family

ID=78944354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010547902.2A Active CN113808966B (zh) 2020-06-16 2020-06-16 半导体设备的调试方法及半导体器件的制备方法

Country Status (3)

Country Link
US (1) US12002689B2 (zh)
CN (1) CN113808966B (zh)
WO (1) WO2021254136A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808966B (zh) * 2020-06-16 2023-10-17 长鑫存储技术有限公司 半导体设备的调试方法及半导体器件的制备方法
CN117672801B (zh) * 2023-12-05 2024-07-19 苏州恩腾半导体科技有限公司 一种温度控制的等离子刻蚀系统和温度控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116460A (en) * 1991-04-12 1992-05-26 Motorola, Inc. Method for selectively etching a feature
US5753566A (en) * 1996-05-23 1998-05-19 Taiwan Semiconductor Manufactured Company, Ltd. Method of spin-on-glass etchback using hot backside helium
CN102446738A (zh) * 2011-11-29 2012-05-09 上海华力微电子有限公司 一种等离子体刻蚀装置
CN102931133A (zh) * 2012-11-12 2013-02-13 中微半导体设备(上海)有限公司 一种改善硅穿孔工艺中刻蚀均匀性的方法
WO2017130827A1 (ja) * 2016-01-29 2017-08-03 住友大阪セメント株式会社 静電チャック装置
CN111192849A (zh) * 2018-11-14 2020-05-22 长鑫存储技术有限公司 半导体结构的形成方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPO281896A0 (en) * 1996-10-04 1996-10-31 Unisearch Limited Reactive ion etching of silica structures for integrated optics applications
US6693790B2 (en) * 2001-04-12 2004-02-17 Komatsu, Ltd. Static electricity chuck apparatus and semiconductor producing apparatus provided with the static electricity chuck apparatus
CN1396634A (zh) * 2001-07-16 2003-02-12 旺宏电子股份有限公司 晶片刻蚀机的操作方法
WO2003102502A1 (de) 2002-05-29 2003-12-11 Infineon Technologies Ag Verfahren und vorrichtung zum ermitteln einer schichtdicke einer auf einem träger aufgebrachten schicht, sowie überwachungssystem
CN100390554C (zh) * 2002-09-13 2008-05-28 Nxp股份有限公司 在晶片级减少的芯片测试方案
US7750420B2 (en) * 2004-03-26 2010-07-06 Cypress Semiconductor Corporation Integrated circuit having one or more conductive devices formed over a SAW and/or MEMS device
JP4593243B2 (ja) * 2004-11-18 2010-12-08 株式会社トプコン 気中粒子監視装置および真空処理装置
US7425507B2 (en) * 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
US7418921B2 (en) * 2005-08-12 2008-09-02 Asm Japan K.K. Plasma CVD apparatus for forming uniform film
KR101195226B1 (ko) * 2005-12-29 2012-10-29 삼성전자주식회사 반도체 웨이퍼 분석 시스템
US7510965B2 (en) * 2006-11-30 2009-03-31 United Microelectronics Corp. Method for fabricating a dual damascene structure
CN102148191B (zh) * 2010-02-10 2015-01-21 上海华虹宏力半导体制造有限公司 接触孔形成方法
US20130122707A1 (en) * 2011-11-14 2013-05-16 Daisuke Shimizu Methods of polymers deposition for forming reduced critical dimensions
KR101308352B1 (ko) * 2011-12-16 2013-09-17 주식회사 엘지실트론 매엽식 웨이퍼 에칭장치
CN102592986B (zh) * 2012-03-09 2017-03-15 上海集成电路研发中心有限公司 通孔形成方法
US8906810B2 (en) * 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
CN105742229B (zh) * 2014-12-10 2018-12-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106206421B (zh) * 2016-07-27 2019-06-28 上海华虹宏力半导体制造有限公司 自对准接触孔的制备方法
US10233566B2 (en) * 2016-12-29 2019-03-19 Ut-Battelle, Llc Continuous single crystal growth of graphene
US11062886B2 (en) * 2017-11-28 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for controlling wafer uniformity
CN107895721B (zh) 2017-12-08 2023-10-13 长鑫存储技术有限公司 存储器及其形成方法
EP3746741A4 (en) * 2018-02-02 2021-11-10 Cornell University ACOUSTIC DETECTION SYSTEMS, DEVICES AND METHODS
CN108520852B (zh) 2018-06-04 2023-06-27 长鑫存储技术有限公司 一种等离子蚀刻的喷头异常监测系统及方法
CN109473378A (zh) * 2018-09-30 2019-03-15 德淮半导体有限公司 一种晶圆刻蚀设备及晶圆刻蚀方法
CN113808966B (zh) * 2020-06-16 2023-10-17 长鑫存储技术有限公司 半导体设备的调试方法及半导体器件的制备方法
US20220043051A1 (en) * 2020-08-06 2022-02-10 Changxin Memory Technologies, Inc. Testing method and testing system
CN114068341B (zh) * 2020-08-06 2024-06-28 长鑫存储技术有限公司 测试方法及测试系统
KR20220144512A (ko) * 2021-04-20 2022-10-27 주성엔지니어링(주) 기판처리장치, 온도측정방법 및 온도제어방법
US20230236569A1 (en) * 2022-01-25 2023-07-27 Applied Materials, Inc. Estimation of chamber component conditions using substrate measurements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116460A (en) * 1991-04-12 1992-05-26 Motorola, Inc. Method for selectively etching a feature
US5753566A (en) * 1996-05-23 1998-05-19 Taiwan Semiconductor Manufactured Company, Ltd. Method of spin-on-glass etchback using hot backside helium
CN102446738A (zh) * 2011-11-29 2012-05-09 上海华力微电子有限公司 一种等离子体刻蚀装置
CN102931133A (zh) * 2012-11-12 2013-02-13 中微半导体设备(上海)有限公司 一种改善硅穿孔工艺中刻蚀均匀性的方法
WO2017130827A1 (ja) * 2016-01-29 2017-08-03 住友大阪セメント株式会社 静電チャック装置
CN111192849A (zh) * 2018-11-14 2020-05-22 长鑫存储技术有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
US12002689B2 (en) 2024-06-04
US20220076969A1 (en) 2022-03-10
CN113808966A (zh) 2021-12-17
WO2021254136A1 (zh) 2021-12-23

Similar Documents

Publication Publication Date Title
CN113808966B (zh) 半导体设备的调试方法及半导体器件的制备方法
KR102410666B1 (ko) 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
US20230070357A1 (en) Staircase etch control in forming three-dimensional memory device
DE60313861T2 (de) Veränderbare Temperaturprozesse für verstellbare elektrostatische Haltevorrichtung
US9982340B2 (en) Shower head apparatus and method for controlling plasma or gas distribution
TWI408701B (zh) 利用氣體團簇離子束修正工作件之特徵部的方法
US7456086B2 (en) Semiconductor having structure with openings
CN101599433B (zh) 半导体刻蚀方法及刻蚀系统
KR20050040729A (ko) 반도체 제조장치, 반도체장치의 제조방법 및 웨이퍼스테이지
US9159597B2 (en) Real-time calibration for wafer processing chamber lamp modules
KR100207463B1 (ko) 반도체 장치의 커패시터 제조방법
US9165880B2 (en) Process control methods for CMP (chemical mechanical polishing) and other polishing methods used to form semiconductor devices
US8030187B2 (en) Method for manufacturing semiconductor device
KR100430792B1 (ko) 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법
CN101572216B (zh) 控制刻蚀方法及刻蚀装置的控制装置
US20090156011A1 (en) Method of controlling CD bias and CD microloading by changing the ceiling-to-wafer gap in a plasma reactor
US20210040607A1 (en) Modified stacks for 3d nand
KR101759745B1 (ko) 에치 툴 공정 인디케이터 방법 및 장치
JP5176902B2 (ja) 電子デバイスの製造方法及び設定装置
US5846870A (en) Method of measuring a semiconductor device and a method of making a semiconductor device
US6445194B1 (en) Structure and method for electrical method of determining film conformality
TWI269045B (en) Method for measuring the resistance of deep trench capacitor
US6582975B1 (en) Method of controlling the deposition of inter-level dielectric layers based upon electrical performance tests, and system for accomplishing same
JPH06151763A (ja) 半導体装置の製造方法
US8580585B2 (en) Method and system for controlled isotropic etching on a plurality of etch systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant