CN109655737B - 一种晶圆的测试方法 - Google Patents
一种晶圆的测试方法 Download PDFInfo
- Publication number
- CN109655737B CN109655737B CN201811582523.6A CN201811582523A CN109655737B CN 109655737 B CN109655737 B CN 109655737B CN 201811582523 A CN201811582523 A CN 201811582523A CN 109655737 B CN109655737 B CN 109655737B
- Authority
- CN
- China
- Prior art keywords
- die
- testing
- active
- tested
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Abstract
本发明提供了一种晶圆的测试方法,包括以下步骤:A、获取晶圆上各Die的位置信息;B、根据如下规则依次选取各Die作为测试Die,并生成测试路径:在各活性Die的影响范围外的位置选取一未被测试的Die作为当前所选取的Die;所述活性Die是指状态为已被测试且处于影响持续时间内的Die;C、测试机根据所述测试路径控制探针台移动对所述晶圆进行各Die的测试。本发明通过提前获取晶圆上各Die的位置信息,在已被测试的Die的影响范围以外选择一个Die优先进行测试,采用本方法,无需花费大量时间等待影响消除,也无需改变探针台的设置,节省了测试资源,提高测试效率,满足大规模量产测试的需求。
Description
技术领域
本发明涉及集成电路测试领域,特别涉及一种晶圆的测试方法。
背景技术
目前,自动测试设备(ATE)在测试晶圆(Wafer)时,是按照晶圆上芯片(Die)的先后顺序依次进行测试。但是随着半导体行业的发展,晶圆的尺寸越来越大,晶圆中每颗芯片(Die)尺寸越来越小,间距越来越小,并且芯片的复杂程序越来越高,这就导致晶圆测试中,由于电压、电流、温度等因素的影响,相邻芯片的性能会互相造成影响,需要在测试完成一段时间,等相邻芯片之间的影响消除之后,才能测试被影响的芯片。针对这种情况,目前主要的测试方案有两种:
①:等待芯片的影响消除,然后继续测试下一颗芯片;
②:在探针台(Prober)上设置需要测试Die的坐标顺序;
方案①中,若按照晶圆上芯片的排列顺序依次测试,当测完一颗芯片时,需要花费大量时间等待该芯片对周围芯片的影响消除后,才能进行下一颗芯片的测试,非常影响测试效率;方案②中,每次对一个新的测试晶圆进行测试之前,需要首先修改探针台的设置,将晶圆上各个芯片的坐标及测试坐标顺序输入到探针台的控制系统中,比较繁琐,另外由于探针台的硬件限制,设置的可测试的Die坐标数目非常有限(例如探针台UF200目前只能测试3000颗,而实际每片晶圆的die数量上万颗、甚至十多万颗)。因此,目前主要的两种测试方案,都存在很大缺陷,其测试条件受限较多,操作比较繁琐,无法满足量产测试的需求。
发明内容
有鉴于此,本发明的主要目的在于提供一种晶圆的测试方法,通过提前获取晶圆上各Die的位置信息,在已被测试的Die的影响范围以外选择一个Die优先进行测试,采用本方法,无需花费大量时间等待影响消除,也无需改变探针台的设置,节省了测试资源,提高测试效率,满足大规模量产测试的需求。
本发明采用的技术方案为,一种晶圆的测试方法,包括以下步骤:
A、获取晶圆上各Die的位置信息;
B、根据如下规则依次选取各Die作为测试Die,并生成测试路径:
在各活性Die的影响范围外的位置选取一未被测试的Die作为当前所选取的Die;
所述活性Die是指状态为已被测试且处于影响持续时间内的Die;
C、测试机根据所述测试路径控制探针台移动对所述晶圆进行各Die的测试。
由上,把晶圆安装于测试台上之后,首先通过用户输入或者从探针台获取晶圆上各Die的位置信息,任意选择一个有效Die进行测试,由于已被测试的Die会对周围一定范围内的Die产生一定影响,并且这种影响会持续一段时间才会消除,此时该已被测试且仍处于自己造成的影响持续时间内的Die可被称为活性Die,当该活性Die的影响持续时间结束后,对周围的Die不再造成影响,可被称为非活性Die,在该活性Die的影响范围以外选择一个Die优先进行测试,并以此生成测试路径,由测试机作为主控方,按照该测试路径依次给探针台发送测试Die的坐标,即测试机每次只发送一个坐标指令至探针台,该探针台移动到指定坐标完成测试后,测试机发送下一个测试Die的坐标,探针台只负责根据指令移动到测试机指定的Die坐标,移动顺序及移动时机由测试机计算决定,从而完成对该晶圆上所有Die的测试,本方法与传统方法相比,无需花费大量时间等待影响消除,也无需改变探针台的设置,提高了测试效率。
进一步改进,所述步骤B还包括:
以使所选取的Die的影响范围处于各活性Die的影响范围外的方式选取该Die的位置。
由上,为了保证每个活性Die对周围Die的影响可以同时消失,因此在选择下一个测试Die的时候,优先保证该Die的影响范围与该活性Die的影响范围不重叠,以减轻系统的运算量。
进一步改进,所述步骤B还包括:
以使所选取的Die的影响范围的至少一部分处于各活性Die的影响范围内的方式选取该Die的位置,但是该die不能处于其它活性die的影响范围内。
由上,由于各活性Die在其影响持续时间内会对周围一定范围内的Die造成影响,在选取下一个测试Die时,可选择活性Die影响范围外紧邻的一个Die进行测试,该Die在完成测试后,其影响范围会与前一个活性Die的影响范围有所重叠,此种选择方式会一定程度的增加系统的运算量,但可节约探针移动时间,提高测试效率。
进一步改进,所选取的Die的位置还使选取的该Die距离各活性Die中的一活性Die的距离最短。
由上,由于晶圆的形状一般都为圆形,在实际测试过程中,探针台的移动路线并非直线,因此在选择下一个Die时,可优先选择一个距离在先完成测试的多个活性Die中某一个活性Die距离最短的Die进行测试。
优选的,所述一活性Die为各活性Die中最先成为活性的Die。
优选的,所述一活性Die为各活性Die中最后成为活性的Die。
由上,在实际测试过程中,探针台的移动路线并非直线,在选择下一个Die时,根据探针台的位置,若探针台与最先成为活性的Die的距离最短时,在最先成为活性的Die的邻近位置选择一个Die进行测试,若探针台与最后成为活性的Die的距离最短时,在最后成为活性的Die的邻近位置选择一个Die进行测试,以尽可能的保证探针台的移动距离较短,提高测试效率。
进一步改进,所选取的Die的位置还使选取的该Die距离非活性Die中的最先成为非活性的Die的距离最短;
所述非活性Die是指状态为已被测试且对其余Die的影响已经消除的Die。
由上,当已完成测试的Die的影响持续时间结束后,该Die成为非活性Die,此时若探针台距离多个非活性Die中第一个成为非活性Die的最短时,可返回该第一个成为非活性Die的位置,选择相邻的一个Die进行测试。
进一步改进,所选取的Die的位置还使选取的该Die距离非活性Die中的最后成为非活性的Die的距离最短。
由上,当已完成测试的Die的影响持续时间结束后,该Die成为非活性Die,此时若探针台距离多个非活性Die中最后一个成为非活性Die的最短时,可返回该最后一个成为非活性Die的位置,选择相邻的一个Die进行测试。
进一步改进,还包括:
获取测试每个Die的最短测试时间;
针对当前所选取的Die,根据所述影响的持续时间和最短测试时间计算该影响的持续时间内最多可测试的Die的数量;
在所述数量的Die测试完后,下一个待测试的Die从所述当前所选取的Die的影响范围内的位置选取。
由上,获取每个Die的最短测试时间,在完成测试的Die的影响持续时间内,依次选择影响范围之外的Die进行测试,直至影响持续时间结束,此时返回结束影响的Die的影响范围内,选择一个相邻Die进行测试,并按照此种逻辑在下一个结束影响的Die的影响范围内选择下一个Die进行测试,节省测试时间,优化探针移动路径。
进一步改进,还包括:
对相同的其他晶圆依据所述测试路径进行各Die的测试。
由上,在量产测试中,同一类晶圆只需建立一次测试路径,输入系统中,其他晶圆按照此测试路径进行测试,提高量产测试效率,降低运算量。
进一步改进,还包括:
以所述各Die位置信息,所述规则为条件,通过机器学习生成测试所有Die的最短测试路径。
由上,根据上述的选择Die进行测试的规则,完成对晶圆的测试之后,可在测试机内生成该晶圆的全部位置信息和探针台的移动路径,此时利用算法可对该移动路径进行优选,生成一最短测试路径,即将多种选择方式所形成的探针移动路径分别进行叠加、对比,选取其中移动路径最短的那种方式作为系统的最优测试路径,应用于相同的晶圆量产测试中,可进一步提高测试效率。
附图说明
图1为本发明实施例晶圆的测试方法的流程图;
图2为本发明实施例待测试晶圆的位置示意图;
图3为本发明实施例测试完成第一个Die的影响范围示意图;
图4为本发明实施例测试完成第二个Die的影响范围示意图;
图5为本发明实施例测试完成第三个Die的影响范围示意图;
图6为本发明实施例测试完成第四个Die的影响范围示意图;
图7为本发明实施例中测试完成三个待测试区域所有Die的影响范围示意图;
图8为本发明第二实施例测试完成所有待测试区域的最中心位置Die的影响范围示意图;
图9为本发明第二实施例返回第一个待测试区域测试完成另一个Die的影响范围示意图。
具体实施方式
本发明提供的一较佳实施例,介绍了一种晶圆的测试方法,本方法主要通过提前获取晶圆上各Die的位置信息,在已被测试且处于影响持续时间内的Die的影响范围以外选择Die优先进行测试,直至影响持续时间结束。采用本方法,无需花费大量时间等待影响消除,也无需改变探针台的设置,节省了测试资源,提高测试效率,满足大规模量产测试的需求。
下面参照附图所示,对本发明进行详细描述。
如图1所示,本发明实施例的晶圆的测试方法包括以下步骤:
S100:获取晶圆上Die的位置信息;
本步骤中,获取晶圆上Die的位置信息有两种方式,一种是由用户输入已知的晶圆坐标信息,另外一种是从探针台处获取,通过控制探针台对晶圆进行扫描,从扫描信息提取晶圆上各Die的位置信息,形成坐标信息。
不同的晶圆上有效Die的数量和排列各不相同,因此需要获取不同的晶圆的位置信息,而在实际量产测试中,相同的晶圆只需获取一次位置信息即可;
如图2所示为本实施例中待测试晶圆的位置示意图,其中该晶圆上的每个矩形格子都代表一个Die,且该晶圆上的所有Die都为可测试的状态,为描述方便,将代表可测试的Die的格子标为数字“0”;
从上述晶圆的所有可测试Die中,任意选择一个Die作为第一个测试Die进行测试,根据本领域的常规知识,该第一个测试Die在测试完成后,会对周围相邻的至少一个Die产生温度、电流或电压等因素的影响,导致其在一定时间内无法得到准确的测试结果,为保证测试的准确性,此时会将该受影响范围内的Die在该影响持续时间内设为不可测试状态;
为方便描述,本实施例中,将测试完成且对周围相邻Die产生持续影响的Die定义为活性Die,该活性Die的影响范围为其相邻的一个Die,即该活性Die周围八个Die为受影响不可测试的Die,影响持续时间根据Die的最短测试时间可计算得到,经计算为测试两个Die所需的时间,即当对第二个和第三个测试Die的测试完成之后,该活性Die的影响持续时间结束,当该活性Die对周围相邻Die的影响持续时间结束后,将该活性Die重新定义为非活性Die;
根据上述对影响范围和影响持续时间的描述,可将本实施例中的待测试晶圆分为多个“3×3”面积的待测试区域,每次选择待测试区域中的最中心位置的Die作为测试Die,当完成一个Die的测试后,可在该Die的影响范围外选择一个最相邻的Die进行测试,根据上述影响范围的描述,该两个Die的影响范围会有部分重叠,这种选择方式虽然会在一定程度上减少探针台的移动路径,提高测试效率,但也会增加系统的运算量,而在本实施例中,且为了保证每个活性Die对周围Die的影响可以同时消失,在选择下一个测试Die的时候,优先保证该下一个测试Die的影响范围与所有的活性Die的影响范围不重叠,以减轻系统的运算量;
如图3所示,当选择的第一个测试Die完成测试后,该Die成为第一个活性Die(图中用黑块表示),根据上述介绍,该第一个活性Die会对周围相邻的八个Die产生影响,导致其无法满足测试条件,影响持续时间为测试两个Die所需的时间,将该第一个活性Die周围相邻的八个Die的格子标为数字“2”,其余的Die仍然满足测试条件,仍标为数字“0”。
S200:在各活性Die的影响范围外的位置选取一未被测试的Die作为当前所选取的Die,并根据该选取规则生成测试路径;
所选取的Die的位置还使选取的该Die距离各活性Die中的一活性Die的距离最短。
如图4所示,根据第一个活性Die所处的区域,按照距离最短的原则在该区域相邻的上方、下方或右方的待测试区域中选择处于最中心位置的Die作为第二个测试Die,本图选择的为右方的待测试区域,当选择的第二个测试Die完成测试后,该Die成为第二个活性Die(图中用黑块表示),根据上述介绍,该第二个活性Die会对周围相邻的八个Die产生影响,导致其无法满足测试条件,影响持续时间为测试两个Die所需的时间,将该第二个活性Die周围相邻的八个Die的格子标为数字“2”,第一个活性Die对周围Die的影响持续时间变为测试一个Die所需的时间,因此该第一个活性Die周围相邻的Die显示为“1”,其余的Die仍然满足测试条件,仍标为数字“0”;
如图5所示,根据第二个活性Die所处的区域,按照距离最短的原则在该区域相邻的上方、下方或右方的待测试区域中选择处于最中心位置的Die作为第三个测试Die,本图选择的为右方的待测试区域,当选择的第三个测试Die完成测试后,该Die成为第三个活性Die(图中用黑块表示),根据上述介绍,该第三个活性Die会对周围相邻的八个Die产生影响,导致其无法满足测试条件,影响持续时间为测试两个Die所需的时间,将该第三个活性Die周围相邻的八个Die的格子标为数字“2”,第二个活性Die对周围Die的影响持续时间变为测试一个Die所需的时间,因此该第二个活性Die周围相邻的Die显示为“1”,第一个活性Die对周围相邻的八个Die的影响消除,成为第一个非活性Die,将该第一个非活性Die周围的八个Die的格子标为数字“0”,状态变为可供测试的状态,其余的Die仍然满足测试条件,仍标为数字“0”;
此时,下一个测试Die的选择面临两种方式,第一种方式是根据第三个活性Die所处的区域,按照距离最短的原则在该区域相邻的下方的待测试区域中选择处于最中心位置的Die作为第四个测试Die,并依照此种方式选择剩下所有待测试区域的最中心位置的Die作为测试Die,直至到该晶圆的最后一个待测试区域结束,此种方式的测试规则较为简单,系统运算量较小,即探针台按照一条重复的固定路径对晶圆上的Die进行测试,但是探针台的移动路径较长,测试效率较低;第二种方式是返回第一个待测试区域即影响消除的区域,第一个活性Die已随着影响持续时间的结束成为第一个非活性Die,选择该非活性Die相邻的一个Die作为第四个测试Die,测试完成后,依照此种方式在第二个、第三个待测试区域中选择第五个、第六个测试Die,并不断重复此过程,直至该三个待测试区域内的所有Die都完成测试,再根据完成测试时,探针所处的位置,选择距离探针最近的一个待测试区域的最中心位置的Die作为测试Die,重复如图3~图5的测试过程,此种方式相对第一种方式,系统运算量较大,但探针台的移动路径相对较短,且测试效率较高。
如图6所示,本实施例中,当第一个待测试区域的影响消除时,立即返回第一个待测试区域即影响消除的区域,第一个活性Die已随着影响持续时间的结束成为第一个非活性Die,选择该第一个非活性Die相邻的一个Die作为第四个测试Die,本图选择的为第一个非活性Die上方的一个Die作为第四个测试Die,当选择的第四个测试Die完成测试后,该Die成为第四个活性Die(由于第一个活性Die已变为第一个非活性Die,实际上该晶圆上当前仍然只有三个活性Die,为避免描述错误,易于理解,将该Die定义为第四个活性Die),根据上述介绍,该第四个活性Die会对周围相邻的八个Die产生影响(包括第一个非活性Die),导致其无法满足测试条件,影响持续时间为测试两个Die所需的时间,将该第四个活性Die周围相邻的八个Die的格子标为数字“2”,第三个活性Die对周围Die的影响持续时间变为测试一个Die所需的时间,因此该第三个活性Die周围相邻的Die显示为“1”,第二个活性Die对周围相邻的八个Die的影响消除,成为第二个非活性Die,将该第二个非活性Die周围的八个Die的格子标为数字“0”,状态变为可供测试的状态,其余的Die仍然满足测试条件,仍标为数字“0”;
此时,依照上述方式在第二个、第三个待测试区域中选择第五个、第六个测试Die,并不断重复此过程,直至该三个待测试区域内的所有Die都完成测试;
当该三个待测试区域内的所有Die都完成测试后,该晶圆上各Die的状态如图7所示,黑块部分的右下角黑块格子为当前所有活性Die中最后一个活性Die(即当前所有完成测试的Die中最后一个完成测试的Die),因此该最后一个活性Die对周围相邻的Die产生影响,标为数字“2”,该最后一个活性Die的上一个活性Die对周围相邻的Die产生影响,标为数字“1”,此时根据当前探针所处的位置(即黑块部分的右下角黑块格子处),选择距离最近的待测试区域(即距离最后一个活性Die最近的下方的待测试区域)的最中心位置的Die作为下一个测试Die;
重复上述测试过程,直至完成该晶圆中所有Die的测试,在该重复测试的过程中,始终遵循在各活性Die的影响范围外的位置选取一未被测试的Die作为当前所选取的Die的原则,执行Die的测试。
如图8所示,本发明的第二个实施例中,根据活性Die的影响范围,将待测试晶圆分为多个“3×3”面积的待测试区域,每次选择待测试区域中的最中心位置的Die作为测试Die,且为了保证每个活性Die对周围Die的影响可以同时消失,在选择下一个测试Die的时候,优先保证该下一个测试Die的影响范围与所有的活性Die的影响范围不重叠,以减轻系统的运算量;
从待测试晶圆的前后任意一端选择一个Die作为第一个测试Die,本实施例选择待测试晶圆左上角第一个待测试区域的最中心位置的Die作为第一个测试Die,并按照待测试区域的排列顺序,依次选择最中心位置的Die作为测试Die,直至完成该待测试晶圆的所有待测试区域的最中心位置的Die的测试(完成测试的Die用黑块表示),当最后一个待测试区域的最中心位置的Die完成测试后,该Die成为所有活性Die中最后一个成为活性的Die,根据上述介绍,该Die会对周围相邻的八个Die产生影响,导致其无法满足测试条件,影响持续时间为测试两个Die所需的时间,将该Die周围相邻的八个Die的格子标为数字“2”,其上一个活性Die对周围相邻的八个Die的影响持续时间为测试一个Die所需的时间,其余的活性Die由于影响持续时间的结束,其影响范围内的Die变为可测试的状态,都标为数字“0”;
如图9所示,随着最后一个测试区域最中心位置的Die的测试完成,除了其左边的相邻的待测试区域仍处于影响持续时间内(影响持续时间为测试一个Die所需的时间),其他若干待测试区域的影响均已消除,该若干待测试区域内的活性Die随着影响持续时间的结束,变为非活性Die,此时可返回第一个成为非活性Die的待测试区域(即第一个待测试区域)或最后一个成为非活性Die的待测试区域,在与非活性Die距离最短的范围内(即其相邻的八个Die中)选择一个Die进行测试,并重复上述过程,依次在每个待测试区域中选择一个Die进行测试,直至完成所有Die的测试。
S300:测试机根据步骤S200生成的测试路径控制探针台移动对所述晶圆进行各Die的测试。
与传统方法由探针台控制探针的移动路径不同的是,本发明通过将生成的测试路径保存至测试机内,由测试机作为主控方,发送指令控制探针台移动到各测试Die,按照该测试路径依次给探针台发送测试Die的坐标,即测试机每次只发送一个坐标指令至探针台,该探针台移动到指定坐标完成测试后,测试机发送下一个测试Die的坐标,探针台只负责根据指令移动到测试机指定的Die坐标,移动顺序及移动时机由测试机计算决定,从而完成对该晶圆上所有Die的测试。
本实施例仅为本发明的一个实施例,实际量产测试中,本方案还同样适用于多工位测试和多站并行测试,通过在探针台的探针卡上设置相对位置固定的多个工位,其中,每两个工位的距离间隔应该不小于活性Die的影响范围,这样可保证选择多个Die进行测试时,相邻两个工位的Die都不互相影响,测试机通过发送相应坐标至探针台,探针台根据测试指令控制探针卡移动到对应坐标处,使测试工位与该坐标的Die接触,由于多个工位的位置相对固定,当其中一个工位坐标确定时,则其他工位会同步移动到相对应的Die,值得说明的是,由于晶圆多为圆形,会存在其中一个或多个工位位于晶圆外的情况,此时只测试接触的Die,未连接Die的工位不执行测试步骤,从而实现多工位的同时测试。多站并行测试是在多工位测试的基础上,进行探针卡工位分布的优化。除此之外,还可根据影响范围和影响持续时间的不同,针对待测试晶圆的位置信息,利用测试机的智能算法,对探针的移动路径进行优化,并按照使探针的移动路径最短的原则,生成一最短测试路径,即将多种选择方式所形成的探针移动路径分别进行叠加、对比,选取其中移动路径最短的那种方式作为系统的最优测试路径,应用于其他相同的晶圆量产测试中,可进一步提高测试效率。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种晶圆的测试方法,其特征在于,包括以下步骤:
A、获取晶圆上各Die的位置信息;
B、根据如下规则依次选取各Die作为测试Die,并生成测试路径:
在各活性Die的影响范围外的位置选取一未被测试的Die作为当前所选取的Die,以使所选取的Die的影响范围的至少一部分处于各活性Die的影响范围内的方式选取Die的位置;
所述活性Die是指状态为已被测试且处于影响持续时间内的Die;
C、测试机根据所述测试路径控制探针台移动对所述晶圆进行各Die的测试。
2.根据权利要求1所述的方法,其特征在于,所选取的Die的位置还使选取的该Die距离各活性Die中的一活性Die的距离最短。
3.根据权利要求2所述的方法,其特征在于,所述一活性Die为各活性Die中最先成为活性的Die。
4.根据权利要求2所述的方法,其特征在于,所述一活性Die为各活性Die中最后成为活性的Die。
5.根据权利要求1所述的方法,其特征在于,所选取的Die的位置还使选取的该Die距离非活性Die中的最先成为非活性的Die的距离最短;
所述非活性Die是指状态为已被测试且对其余Die的影响已经消除的Die。
6.根据权利要求1所述的方法,其特征在于,所选取的Die的位置还使选取的该Die距离非活性Die中的最后成为非活性的Die的距离最短。
7.根据权利要求1所述的方法,其特征在于,还包括:
获取测试每个Die的最短测试时间;
针对当前所选取的Die,根据所述影响的持续时间和最短测试时间计算该影响的持续时间内最多可测试的Die的数量;
在所述数量的Die测试完后,下一个待测试的Die从所述当前所选取的Die的影响范围内的位置选取。
8.根据权利要求1所述的方法,其特征在于,还包括:
对相同的其他晶圆依据所述测试路径进行各Die的测试。
9.根据权利要求1所述的方法,其特征在于,还包括:以所述各Die位置信息,所述规则为条件,通过机器学习生成测试所有Die的最短测试路径。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811582523.6A CN109655737B (zh) | 2018-12-24 | 2018-12-24 | 一种晶圆的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811582523.6A CN109655737B (zh) | 2018-12-24 | 2018-12-24 | 一种晶圆的测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109655737A CN109655737A (zh) | 2019-04-19 |
CN109655737B true CN109655737B (zh) | 2020-11-27 |
Family
ID=66115015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811582523.6A Active CN109655737B (zh) | 2018-12-24 | 2018-12-24 | 一种晶圆的测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109655737B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI759655B (zh) * | 2019-11-28 | 2022-04-01 | 國立中山大學 | 路徑規劃系統 |
CN112666448A (zh) * | 2020-12-18 | 2021-04-16 | 江苏艾科半导体有限公司 | 芯片cp测试中delp系列探针台驱动配置方法 |
CN112670199A (zh) * | 2020-12-23 | 2021-04-16 | 华虹半导体(无锡)有限公司 | Cd量测的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0331282A1 (en) * | 1988-03-01 | 1989-09-06 | Hewlett-Packard Company | Membrane-based IC test probe with precisely positioned contacts |
CN102998497A (zh) * | 2012-12-11 | 2013-03-27 | 北京确安科技股份有限公司 | 一种跳格式探针卡制作方法 |
CN103344896A (zh) * | 2013-06-03 | 2013-10-09 | 杭州士兰微电子股份有限公司 | 测试路径选择方法及相应的晶片测试方法 |
TWI421961B (zh) * | 2009-03-04 | 2014-01-01 | Macronix Int Co Ltd | 晶圓的檢測方法 |
CN103500722A (zh) * | 2013-10-21 | 2014-01-08 | 上海华力微电子有限公司 | 一种电子束缺陷检测方法 |
CN109003918A (zh) * | 2018-07-05 | 2018-12-14 | 汕头大学 | 一种芯片主动遍历匹配方法 |
-
2018
- 2018-12-24 CN CN201811582523.6A patent/CN109655737B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0331282A1 (en) * | 1988-03-01 | 1989-09-06 | Hewlett-Packard Company | Membrane-based IC test probe with precisely positioned contacts |
TWI421961B (zh) * | 2009-03-04 | 2014-01-01 | Macronix Int Co Ltd | 晶圓的檢測方法 |
CN102998497A (zh) * | 2012-12-11 | 2013-03-27 | 北京确安科技股份有限公司 | 一种跳格式探针卡制作方法 |
CN103344896A (zh) * | 2013-06-03 | 2013-10-09 | 杭州士兰微电子股份有限公司 | 测试路径选择方法及相应的晶片测试方法 |
CN103500722A (zh) * | 2013-10-21 | 2014-01-08 | 上海华力微电子有限公司 | 一种电子束缺陷检测方法 |
CN109003918A (zh) * | 2018-07-05 | 2018-12-14 | 汕头大学 | 一种芯片主动遍历匹配方法 |
Non-Patent Citations (2)
Title |
---|
Analysis of the die test optimization algorithm for negative binomial yield statistics;C.M. Krishna;《Digest of Papers. 1992 IEEE VLSI Test Symposium》;19920409;全文 * |
基于Multi-Site并行测试的效率分析与研究;金兰;《微处理机》;20110228;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109655737A (zh) | 2019-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109655737B (zh) | 一种晶圆的测试方法 | |
CN108519550B (zh) | 集成电路晶圆测试优化方法 | |
JP3833984B2 (ja) | テストベクタの生成装置、テストベクタの生成方法、半導体集積回路の故障解析装置、およびテストベクタを生成するためのプログラム | |
US5757198A (en) | Method and apparatus for detecting an IC defect using charged particle beam | |
US7562321B2 (en) | Method and apparatus for structured ASIC test point insertion | |
US7208969B2 (en) | Optimize parallel testing | |
US7979765B2 (en) | Generating device, generating method, program and recording medium | |
KR100891328B1 (ko) | 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법 | |
CN114089153A (zh) | 一种集成电路芯片测试方法、装置及存储介质 | |
Song et al. | Chip test pattern reordering method using adaptive test to reduce cost for testing of ICs | |
CN109145334B (zh) | 一种芯片设计处理的方法及装置 | |
US8278958B2 (en) | Semiconductor test system and method | |
TWM638544U (zh) | 晶圓針測路徑產生裝置 | |
CN101149413B (zh) | 优化探针台扎针次数的方法 | |
JPH11219997A (ja) | 電子デバイス検査システム及び電子デバイスの製造方法 | |
CN105679690B (zh) | 提高测试晶圆使用寿命的方法 | |
WO2008010648A1 (en) | Matching method for multiple stuck-at faults diagnosis | |
CN109490319B (zh) | 一种测试设备的检测装置和检测方法 | |
CN109884496B (zh) | 测试系统与测试方法 | |
TWI834311B (zh) | 晶圓針測路徑產生系統及其方法 | |
JP2011226809A (ja) | 半導体試験方法および半導体試験システム | |
CN116581051B (zh) | 一种晶圆的测试方法及装置 | |
US11714106B2 (en) | Test apparatus, test method and recording medium | |
TW202413969A (zh) | 晶圓針測路徑產生系統及其方法 | |
JP2009164344A (ja) | 半導体テスト装置及び半導体テスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |