CN101149413B - 优化探针台扎针次数的方法 - Google Patents

优化探针台扎针次数的方法 Download PDF

Info

Publication number
CN101149413B
CN101149413B CN 200610116403 CN200610116403A CN101149413B CN 101149413 B CN101149413 B CN 101149413B CN 200610116403 CN200610116403 CN 200610116403 CN 200610116403 A CN200610116403 A CN 200610116403A CN 101149413 B CN101149413 B CN 101149413B
Authority
CN
China
Prior art keywords
pricking times
probe station
probe
wafer
pricking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610116403
Other languages
English (en)
Other versions
CN101149413A (zh
Inventor
杜发魁
桑浚之
惠力荪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200610116403 priority Critical patent/CN101149413B/zh
Publication of CN101149413A publication Critical patent/CN101149413A/zh
Application granted granted Critical
Publication of CN101149413B publication Critical patent/CN101149413B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Finger-Pressure Massage (AREA)

Abstract

本发明公开了一种优化探针台扎针次数的方法，通过对晶圆上所有芯片的位置进行数据采集，并根据探针卡的形状与晶圆匹配的形状，将所有可能的扎针路线及次数全部计算出来，根据结果得到最少的扎针次数。采用本发明的方法可以极大限度缩短整枚晶圆的测试时间，极大的降低了测试成本，提升芯片的竞争力。

Description

优化探针台扎针次数的方法
技术领域
本发明涉及一种大规模集成电路芯片量产测试中测试时间优化的方法，特别是涉及一种优化探针台扎针次数的方法。
背景技术
在大规模集成电路芯片量产测试中，测试时间是一个非常重要的指标，每枚晶圆的扎针次数、测试时间均不相同。由于受到现有探针台的设计的限制，无法自行优化扎针次数，因此有可能存在一些冗余的扎针次数，浪费了整枚晶圆的测试时间。
发明内容
本发明要解决的技术问题是提供一种对探针台扎针次数进行优化的方法，它可以最大限度的实现探针台扎针次数的优化，从而减少测试时间。
为解决上述技术问题，本发明的优化探针台扎针次数的方法是采用如下技术方案实现的，首先，对被测晶圆进行芯片分布取样，然后，根据晶圆图形和探针卡形状的具体情况，对所有可能的步进路线进行穷举计算，得到所有可能路线的扎针次数，并同时记录所有可能路线的起始位置和步进路线，从所有结果中选取最少的扎针次数进行起始位置和行进路线的指定。
采用本发明的方法可以在程序优化的基础上，尽最大可能缩短量产晶圆的测试时间。例如采用优化方法进行整枚晶圆测试大约可节省10～30次芯片测试的时间，对于测试时间较长的芯片来说，无疑节省了大量测试时间，最大限度降低了芯片的测试成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是探针台实际测试时步进方式示意图；
图2是依据图1的步进方式在晶圆的不同起始位置扎针的示意图；
图3是实现本发明所述方法的测试系统示意图。
具体实施方式
如图3所示，采用本发明的方法对多芯片晶圆进行量产并行测试，可以采用由大型逻辑测试仪、自动探针台和专用探针卡等硬件构成的硬件测试系统1，并将由操作系统、专用测试程序及专用测试向量等构成的软件测试系统2输入该硬件系统1进行测试。
测试对象是量产芯片(被测元件)。并行测试的个数由测试仪可以支持的方式决定，可以为4个/8个、16个/32个等。
测试用探针卡形状为长方形：如AxB，A、B可为1、2、4、8、16。同测方式为：1x(2/4/6/8/16)、2x(2/4/6/8/16)、4x(2/4/6/8/16)、8x(2/4/6/8/16)或16x(2/4/6/8/16)。
软件测试系统2的专用测试程序采用了对所有的可能的步进路线(穷举算法)进行计算的方法，先对整枚晶圆的芯片分布取样，其次根据探针卡形状与晶圆芯片分布匹配的情况，将所有路线的扎针次数计算出来进行比较，并且记录所有可能路线的步进方式。本发明对支持图1所示步进方式的探针台具有很好的适用性；对于不同探针台、不同晶圆分布均可以计算，适用范围广泛。
在对所有的可能路线进行计算后，根据每条线路扎针次数的具体情况，对数据进行整理，并同时记录所有可能路线的起始位置和步进路线，从所有结果中选取最少的扎针次数进行起始位置和行进路线的指定从而使得整枚晶圆测试时间最少，优化测试时间。
例如对于图2所示晶圆分布图，所用的探针卡形状为2x8，则根据图1的行进路线的方式，根据起始位置的不同，从左至右之字型共有8种方式，从上至下之字型共有2种方式，则共有十种方式，将每一种路线的扎针次数计算出来，得到10个数据，从中挑选出最少的次数，并得到最优化路线。
图2(a)所示的方式，进行测试，从黑色标记处起始，路线从左至右之字型，即图1(a)所示的步进方式，每枚芯片共需1767次扎针测试。
图2(b)所示的方式，进行测试，从黑色标记处起始，路线从上至下之字型，即图1(b)所示的步进方式，每枚芯片共需1710次扎针测试。

Claims (2)

1.一种优化探针台扎针次数的方法，其特征在于：首先，对被测晶圆进行芯片分布取样，然后，根据晶圆图形和探针卡形状的具体情况，对所有可能的步进路线进行穷举计算，得到所有可能路线的扎针次数，并同时记录所有可能路线的起始位置和步进路线，从所有结果中选取最少的扎针次数进行起始位置和行进路线的指定；其中所述探针卡为长方形，所述步进路线为从左至右之字形，或从上至下之字形。
2.如权利要求1中所述的优化探针台扎针次数的方法，其特征在于：同测方式为：1x(2/4/6/8/16)、2x(2/4/6/8/16)、4x(2/4/6/8/16)、8x(2/4/6/8/16)或16x(2/4/6/8/16)。
CN 200610116403 2006-09-22 2006-09-22 优化探针台扎针次数的方法 Expired - Fee Related CN101149413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610116403 CN101149413B (zh) 2006-09-22 2006-09-22 优化探针台扎针次数的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610116403 CN101149413B (zh) 2006-09-22 2006-09-22 优化探针台扎针次数的方法

Publications (2)

Publication Number Publication Date
CN101149413A CN101149413A (zh) 2008-03-26
CN101149413B true CN101149413B (zh) 2010-09-29

Family

ID=39250032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610116403 Expired - Fee Related CN101149413B (zh) 2006-09-22 2006-09-22 优化探针台扎针次数的方法

Country Status (1)

Country Link
CN (1) CN101149413B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103336256B (zh) * 2013-06-26 2016-03-30 上海华力微电子有限公司 Wat探针卡智能处理系统及方法
CN105070320B (zh) * 2015-08-11 2018-03-30 上海华虹宏力半导体制造有限公司 一种存储器晶圆测试方法及存储器测试机
CN116581051B (zh) * 2023-07-12 2023-09-29 杭州朗迅科技股份有限公司 一种晶圆的测试方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797005A (zh) * 2004-12-30 2006-07-05 威宇科技测试封装有限公司 用于晶圆测试的探针卡的钨针处理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797005A (zh) * 2004-12-30 2006-07-05 威宇科技测试封装有限公司 用于晶圆测试的探针卡的钨针处理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2002-368056A 2002.12.20
JP特开平11-121553A 1999.04.30

Also Published As

Publication number Publication date
CN101149413A (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
US7208969B2 (en) Optimize parallel testing
US7562321B2 (en) Method and apparatus for structured ASIC test point insertion
US20080098268A1 (en) Using clock gating or signal gating to partition a device for fault isolation and diagnostic data collection
KR100499818B1 (ko) 반도체집적회로검사점의해석방법,해석장치
CN101149413B (zh) 优化探针台扎针次数的方法
CN103558544A (zh) 一种基于边界扫描的数模混合电路机内测试装置
US20140289576A1 (en) Semiconductor integrated circuit and method for self test of semiconductor integrated circuit
Tang et al. Diagnosis of multiple physical defects using logic fault models
US7219287B1 (en) Automated fault diagnosis in a programmable device
CN109655737B (zh) 一种晶圆的测试方法
CN114356820B (zh) 基于ate设备芯片测试的加速方法、装置及测试机系统
JP2003515217A (ja) 異なる種類の走査障害、１つあるいはそれ以上のシミュレートされた走査出力データセット対時間をディスプレイに図形表示させるコンピュータ読み取り可能なコード、およびコンピュータ実装回路シミュレーション
Konuk et al. Design for low test pattern counts
Liu et al. Minimal area test points for deterministic patterns
US20100077374A1 (en) Automatic Alignment of Macro Cells
Kim et al. A novel massively parallel testing method using multi-root for high reliability
CN103163451B (zh) 面向超级计算系统的自选通边界扫描调测试方法及装置
TWI476418B (zh) 半導體測試系統與方法
JP2006153538A (ja) プロセッサ、そのエラー解析方法及びプログラム
Jiang et al. Increased Detection of Hard-to-Detect Stuck-at Faults during Scan Shift
Lee et al. Diagnosis of scan clock failures
CN112464608B (zh) 一种pcb中自动化添加地平面测点的方法、系统及介质
CN103136079B (zh) 基于大规模计算机系统的并行边界扫描方法
Jiang et al. One more time! Increasing fault detection with scan shift capture
Pomeranz et al. On the Saturation of $ n $-Detection Test Generation by Different Definitions With Increased $ n$

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

CF01 Termination of patent right due to non-payment of annual fee