CN103928365B - 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法 - Google Patents

一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法 Download PDF

Info

Publication number
CN103928365B
CN103928365B CN201410173942.XA CN201410173942A CN103928365B CN 103928365 B CN103928365 B CN 103928365B CN 201410173942 A CN201410173942 A CN 201410173942A CN 103928365 B CN103928365 B CN 103928365B
Authority
CN
China
Prior art keywords
scanning
chip
defects
unit
scanning method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410173942.XA
Other languages
English (en)
Other versions
CN103928365A (zh
Inventor
何理
许向辉
郭贤权
陈超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410173942.XA priority Critical patent/CN103928365B/zh
Publication of CN103928365A publication Critical patent/CN103928365A/zh
Application granted granted Critical
Publication of CN103928365B publication Critical patent/CN103928365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

本发明公开了一种一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法，通过采用定义单元芯片的扫描区域内重复的最小重复单元，让相邻的最小重复单元之间进行对比来确认是否存在缺陷的array mode缺陷扫描方法，对半导体图像处理实验芯片上一个光罩内的不同单元芯片的对应功能区域存在具有不同图形和CD参数的图像条件的情况，进行精确的缺陷扫描。本发明适用于单元芯片内存在多个不同图形的重复CELL区域的情况，以及单元芯片内相同位置的CELL区域大小相同，但同一区域的重复的CELL区的CD大小或者图形不同的情况，可避免die to die缺陷扫描方法造成的缺陷误判干扰，因而提高了实验芯片的良率。

Description

一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法
技术领域
本发明涉及一种半导体制造中的针对单元芯片的缺陷扫描方法，更具体地，涉及一种针对图像处理芯片一个光罩内的单元芯片存在不同图像条件时的缺陷扫描方法。
背景技术
近年来，随着半导体集成电路的迅速发展与关键尺寸按比例缩小，其制造工艺也变得越发复杂。目前先进的集成电路制造工艺一般都包含几百个工艺步骤，其中的一个步骤出现问题就会引起整个半导体集成电路芯片的问题，严重的还可能导致整个芯片的失效。所以，在半导体集成电路的制造过程中，对产品制造工艺中存在的问题进行及时地发现就显得尤为重要。基于上述考虑，针对图像处理芯片，业界一般使用缺陷扫描机台，通过对芯片进行缺陷检测来控制制造工艺中的缺陷问题。
请参阅图1，图1是在一个半导体芯片上具有多个单元die的分布示意图。如图1所示，在一个半导体芯片1上，排列着多个单元芯片(die)2。半导体业界缺陷扫描机台捕获缺陷的工作原理，普遍是使用die to die(以单元芯片为对比单元的缺陷扫描方法)的对比方式或者shot to shot(以一个光罩定义的区域为对比单元的缺陷扫描方法)的对比方式，来判断芯片单元上是否存在缺陷。也就是说，使用die to die的对比方式时，是对相邻的二个单元芯片进行对比，来判断二个单元芯片之间是否有不同，以检测缺陷的存在；而使用shot to shot的对比方式时，是先定义一个由n*m个单元芯片构成的光罩区域作为扫描单元，例如，将一个光罩定义为2*3个单元芯片构成的区域，然后对相邻的二个光罩定义的区域进行对比，来判断二个光罩内的区域之间是否有不同，以检测光罩内所含单元芯片的缺陷的存在。
在半导体制造的生产线上，存在一些实验芯片。这些芯片和普通的量产芯片有所不同。量产芯片的每个单元芯片内的对应功能区会设计相同的图形和CD(特征尺寸)参数；而实验芯片为了用最低的成本来完成各项生产数据的收集，通常会在不同的单元芯片内的对应功能区设计不同的图形和CD参数。
请参阅图2，图2是图1中A部代表的1个单元芯片内的功能区分布示意图。如图2所示，在1个单元芯片内，其电路图形结构有着不同的功能区，例如包括CELL(存储)区，PIXEL(像素)区8，LG(逻辑)区5，DUMMY(空置)区6等。其中，CELL区还可以进一步分为CELL-Ⅰ区4、CELL-Ⅱ区3等多个更小的功能区域。这些功能区域有着不同的作用，其中，CELL-Ⅰ区4、CELL-Ⅱ区3是芯片中用来存储数据的重复结构区域，PIXEL区8是芯片中用来实现光信号转化为点信号的区域，LG区5是实现逻辑运算的芯片区域，DUMMY区6是芯片中用于化学研磨控制中心边缘厚度的设计区域。图中散布的点7代表在缺陷扫描时发现的缺陷在芯片上的位置。
请参阅图3，图3是图2中位于CELL-Ⅰ区和CELL-Ⅱ区具有的不同图形示意图。如图3所示，CELL-Ⅰ区的特征图形9和CELL-Ⅱ区的特征图形10具有不同的图形特征和尺寸。在量产芯片中，各单元芯片内电路图形结构的对应功能区会设计相同的图形和CD(特征尺寸)参数，例如，在二个不同的单元芯片各自的CELL-Ⅰ区，都具有相同的特征图形9以及CD参数，在CELL-Ⅱ区都具有另一个相同的特征图形10以及CD参数。这时，就可以使用die todie对比的方法，在缺陷扫描机台新建缺陷扫描程式，对上述二个不同的单元芯片进行缺陷扫描。经过扫描，如果二个不同的单元芯片的扫描结果一致，就可判断单元芯片合格；否则，就会进行打点记号，以便于识别及剔除。
请参阅图4和图5，图4是图1中B部代表的二个相邻单元芯片内的功能区分布示意图，图5是图4中二个相邻单元芯片内的对应CELL-Ⅰ区具有不同特征图形的示意图。如图4所示，左、右二个相邻的单元芯片的电路图形结构具有对应相同的CELL-Ⅰ区4-1和4-2、CELL-Ⅱ区3-1和3-2及其他功能区。而假设这是处于实验芯片中的二个相邻的单元芯片，则可能会如图5所示，在图4的左侧单元芯片的CELL-Ⅰ区4-1设计有特征图形10、而在图4的右侧单元芯片的CELL-Ⅰ区4-2设计有另一个特征图形11。所以，图像处理芯片的实验产品，存在在单元die内有多个具有不同图形的CELL重复区域(如图2、3所示)，不同的单元die有相同的layout(电路图形结构)，不同单元die内相同位置处的CELL区域大小也相同，但相同位置处的重复的CELL区的CD大小或者图形不同的情况(如图4、5所示)。
因此，对于实验芯片，如果单元die存在多个重复的区域、相同区域有不同的CD参数，当相邻单元die的一个或多个重复单元的图形发生变化时，使用die to die对比的方法，就会发生将重复单元存在图形变化的单元die作为缺陷die对待而误判，所以，就不能使用die to die对比的方法在缺陷扫描机台新建缺陷扫描程式。目前，只能使用shot to shot对比的方法。但shot to shot对比的缺陷扫描程式，是以一个光罩定义的区域为对比单元的缺陷扫描方法，一般一个光罩会由n*m个单元芯片构成，对比区域比die todie对比的区域大，因而造成精度减小、分辨率较低，较难发现芯片上细小的缺陷。这将影响良率工程师发现这些实验产品存在的问题，影响实验芯片数据的收集。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种针对一个光罩内的单元芯片存在不同图像条件时的缺陷扫描方法，通过采用定义所述单元芯片的所述扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的array mode缺陷扫描方法，对半导体图像处理实验芯片上在定义的一个光罩内的不同的所述单元芯片电路图形结构的对应功能区域存在设计有不同的图形和CD参数的图像条件的情况，进行针对性精确的缺陷扫描，以避免采用传统的die to die缺陷扫描方法对实验芯片造成的缺陷误判干扰，及无法采用shot to shot缺陷扫描方法对实验芯片进行缺陷扫描的问题，因而提高了实验芯片的良率。
为实现上述目的，本发明的技术方案如下：
一种一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法，用于对半导体图像处理实验芯片使用缺陷扫描机台进行缺陷扫描，所述芯片上在定义的一个光罩内的不同的所述单元芯片电路图形结构的对应功能区域存在设计有不同的图形和CD(特征尺寸)参数的图像条件，所述缺陷扫描机台可以区分扫描区域设定不同的扫描参数，其特征在于，包括以下步骤：
步骤一：使用缺陷扫描机台新建扫描程式，完成对所述芯片的对准,定义所述单元芯片的大小，定义所述单元芯片内各个特征扫描区域；
步骤二：完成对所述芯片的材质像素特征收集，芯片对准以及芯片上需要进行缺陷扫描的区域的确定；
步骤三：分别对定义的所述扫描区域设定不同的扫描模式和相应的扫描参数；所述扫描模式包括定义以所述单元芯片为对比单元、对相邻的所述单元芯片进行对比的缺陷扫描方法(die to die缺陷扫描方法)，以及通过定义所述单元芯片的所述扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法(array mode缺陷扫描方法)；
步骤四：优化扫描程式参数，根据不同的图像条件进行缺陷扫描，将发现的缺陷位置坐标标注在所述单元芯片上，并完成该程式的扫描过程。
进一步地，所述特征扫描区域与所述单元芯片电路图形结构的各个功能区域相对应。
进一步地，所述单元芯片电路图形结构的各个功能区域包括用于存储数据的重复结构CELL(存储)区，实现光信号转化为点信号的PIXEL(像素)区，实现逻辑运算的LG(逻辑)区，用于化学研磨控制中心边缘厚度的DUMMY(空置)区，各所述功能区域与所述特征扫描区域相对应。
进一步地，对相邻的所述单元芯片的重复的所述LG(逻辑)区或DUMMY(空置)区，采用定义以所述单元芯片为对比单元、对相邻的所述单元芯片进行对比的缺陷扫描方法(die to die缺陷扫描方法)分别进行对比扫描。
进一步地，当相邻的所述单元芯片所对应的重复的所述CELL(存储)区或PIXEL(像素)区存在图形或CD(特征尺寸)大小不同时，采用定义所述单元芯片的扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法(arraymode缺陷扫描方法)分别进行对比扫描。
进一步地，定义所述单元芯片的扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法(array mode缺陷扫描方法)所定义的所述最小重复单元，可以对所述单元芯片的所述扫描区域进行等分。
进一步地，所述最小重复单元的大小为1～10微米。
进一步地，所述CELL(存储)区进一步包括1至多个更小的CELL(存储)区单元。
进一步地，当相邻的所述单元芯片所对应的重复的所述CELL(存储)区单元存在图形或CD(特征尺寸)大小不同时，采用定义所述单元芯片的所述CELL(存储)区单元内重复的最小重复单元，让所述CELL(存储)区单元内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法(array mode缺陷扫描方法)分别进行对比扫描。
进一步地，所述单元芯片电路图形结构的各个功能区域包括1至多个用于存储数据的重复结构CELL(存储)区，实现光信号转化为点信号的PIXEL(像素)区，实现逻辑运算的LG(逻辑)区，用于化学研磨控制中心边缘厚度的DUMMY(空置)区，其中，采用定义以所述单元芯片为对比单元、对相邻的所述单元芯片进行对比的缺陷扫描方法(die to die缺陷扫描方法)，对相邻的所述单元芯片的LG(逻辑)区、DUMMY(空置)区以及具有相同图形和CD(特征尺寸)大小的CELL(存储)区重复的所述扫描区域分别进行对比扫描，对相邻的所述单元芯片所对应的具有不同图形或CD(特征尺寸)大小的CELL(存储)区或PIXEL(像素)区重复的所述扫描区域，采用定义所述单元芯片的所述扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法(array mode缺陷扫描方法)分别进行对比扫描。
从上述技术方案可以看出，本发明通过采用定义所述单元芯片的所述扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的array mode缺陷扫描方法，对半导体图像处理实验芯片上在定义的一个光罩内的不同的所述单元芯片电路图形结构的对应功能区域存在设计有不同的图形和CD参数的图像条件的情况，进行针对性精确的缺陷扫描。本发明适用于单元die内存在多个不同图形的重复CELL区域的情况，以及单元die内相同位置的CELL区域大小相同，但同一区域的重复的CELL区的CD大小或者图形不同的情况，可以避免采用传统的die to die缺陷扫描方法对实验芯片造成的缺陷误判干扰，及无法采用shotto shot缺陷扫描方法对实验芯片进行缺陷扫描的问题，因而提高了实验芯片的良率。
附图说明
图1是在一个半导体芯片上具有多个单元die的分布示意图；
图2是图1中A部代表的1个单元芯片内的功能区分布示意图；
图3是图2中位于CELL-Ⅰ区和CELL-Ⅱ区具有的不同图形示意图；
图4是图1中B部代表的二个相邻单元芯片内的功能区分布示意图；
图5是图4中二个相邻单元芯片内的对应CELL-Ⅰ区具有不同特征图形的示意图；
图6是本发明一种一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法的方法流程图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
在本实施例中，请参阅图6，图6是本发明一种一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法的方法流程图。本发明的缺陷扫描方法，用于对半导体图像处理实验芯片使用缺陷扫描机台进行缺陷扫描，所述芯片上在定义的一个光罩内的不同的所述单元芯片电路图形结构的对应功能区域存在设计有不同的图形和CD参数的图像条件，所述缺陷扫描机台可以区分扫描区域设定不同的扫描参数。如图6所示，本发明的缺陷扫描方法包括以下步骤：
步骤一：使用缺陷扫描机台新建扫描程式，完成对所述芯片的对准,定义所述单元芯片的大小，定义所述单元芯片内各个特征扫描区域；
步骤二：完成对所述芯片的材质像素特征收集，芯片对准以及芯片上需要进行缺陷扫描的区域的确定；
步骤三：分别对定义的所述扫描区域设定不同的扫描模式和相应的扫描参数；所述扫描模式包括定义以所述单元芯片为对比单元、对相邻的所述单元芯片进行对比的die to die缺陷扫描方法，以及通过定义所述单元芯片的所述扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的array mode缺陷扫描方法；
步骤四：优化扫描程式参数，根据不同的图像条件进行缺陷扫描，将发现的缺陷位置坐标标注在所述单元芯片上，并完成该程式的扫描过程。
上述的特征扫描区域与所述单元芯片电路图形结构的各个功能区域相对应。所述单元芯片电路图形结构的各个功能区域包括用于存储数据的重复结构CELL存储区，实现光信号转化为点信号的PIXEL像素区，实现逻辑运算的LG逻辑区，用于化学研磨控制中心边缘厚度的DUMMY空置区。所述CELL存储区可进一步包括1至多个更小的CELL存储区单元，例如CELL-Ⅰ区、CELL-Ⅱ区等。
在上述的步骤三中，对实验芯片相邻的所述单元芯片的重复的所述LG逻辑区或DUMMY空置区，采用die to die缺陷扫描方法分别进行对比扫描。当相邻的所述单元芯片所对应的重复的所述CELL存储区或PIXEL像素区存在图形或CD大小不同时，采用array mode缺陷扫描方法分别进行对比扫描。
其中，array mode缺陷扫描方法所定义的所述最小重复单元，可以对所述单元芯片的所述扫描区域进行等分。并且，通过良率工程师的定义，可由缺陷扫描机台根据不同的图形特征和Cd尺寸，自动计算出相应的最小重复单元，这个最小重复单元的大小为1～10微米。
当CELL存储区包括多个更小的CELL存储区单元，例如CELL-Ⅰ区、CELL-Ⅱ区等时，如果相邻的所述单元芯片所对应的重复的CELL-Ⅰ区、CELL-Ⅱ区等存在图形或CD大小不同时，采用定义所述单元芯片的所述CELL存储区单元内重复的最小重复单元，让所述CELL存储区单元内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的array mode缺陷扫描方法分别进行对比扫描。
如果实验芯片相邻的所述单元芯片的对应CELL存储区具有相同的图形和CD大小时，也可以采用die to die缺陷扫描方法对所述扫描区域分别进行对比扫描。
在采用array mode缺陷扫描方法时，关于对最小重复单元的理解及其对比方法，可通过图5来进一步说明。请参阅图5，图5左侧所示的特征图形10具有重复的菱形结构特征图形。当代表放大的图1中B部的二个相邻单元芯片的图4中的左、右二个相邻单元芯片具有重复的CELL-Ⅰ区4-1和CELL-Ⅰ区4-2，并且，这二个相邻单元芯片处于相同位置的CELL-Ⅰ区4-1和CELL-Ⅰ区4-2的区域大小相同，但CELL-Ⅰ区4-1和CELL-Ⅰ区4-2的CD大小或图形不同时，即如图5中左侧特征图形10与右侧特征图形11的图形不同时，采用传统的die to die缺陷扫描方法就会对实验芯片造成缺陷误判，也无法采用shot to shot缺陷扫描方法对实验芯片进行缺陷扫描。这时，通过采用array mode缺陷扫描方法，定义出如图5左侧特征图形10的C部区域为最小重复单元，然后，就可以让C部代表的最小重复单元，与D部代表的相邻的另一个最小重复单元进行对比扫描，通过对比这二个最小重复单元的异同，来判断是否存在缺陷，并依此类推展开。最小重复单元的大小可由缺陷扫描机台自动进行计算。此最小重复单元在定义时，就确定可将CELL-Ⅰ区4-1进行等分，因此，即可对整个CELL-Ⅰ区4-1进行缺陷扫描。同样，对另一个单元芯片中的CELL-Ⅰ区4-2，也以此方法操作，从而完成对定义的一个光罩内实验芯片的各个单元芯片的扫描。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法，用于对半导体图像处理实验芯片使用缺陷扫描机台进行缺陷扫描，所述芯片上在定义的一个光罩内的不同的所述单元芯片电路图形结构的对应功能区域存在设计有不同的图形和特征尺寸参数的图像条件，所述缺陷扫描机台可以区分扫描区域设定不同的扫描参数，其特征在于，包括以下步骤：
步骤一：使用缺陷扫描机台新建扫描程式，完成对所述芯片的对准，定义所述单元芯片的大小，定义所述单元芯片内各个特征扫描区域；
步骤二：完成对所述芯片的材质像素特征收集，芯片对准以及芯片上需要进行缺陷扫描的区域的确定；
步骤三：分别对定义的所述扫描区域设定不同的扫描模式和相应的扫描参数；所述扫描模式包括定义以所述单元芯片为对比单元、对相邻的所述单元芯片进行对比的缺陷扫描方法，以及通过定义所述单元芯片的所述扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法；
步骤四：优化扫描程式参数，根据不同的图像条件进行缺陷扫描，将发现的缺陷位置坐标标注在所述单元芯片上，并完成该程式的扫描过程。
2.如权利要求1所述的缺陷扫描方法，其特征在于，所述特征扫描区域与所述单元芯片电路图形结构的各个功能区域相对应。
3.如权利要求2所述的缺陷扫描方法，其特征在于，所述单元芯片电路图形结构的各个功能区域包括用于存储数据的重复结构存储区，实现光信号转化为点信号的像素区，实现逻辑运算的逻辑区，用于化学研磨控制中心边缘厚度的空置区，各所述功能区域与所述特征扫描区域相对应。
4.如权利要求3所述的缺陷扫描方法，其特征在于，对相邻的所述单元芯片的重复的所述逻辑区或空置区，采用定义以所述单元芯片为对比单元、对相邻的所述单元芯片进行对比的缺陷扫描方法分别进行对比扫描。
5.如权利要求3所述的缺陷扫描方法，其特征在于，当相邻的所述单元芯片所对应的重复的所述存储区或像素区存在图形或特征尺寸大小不同时，采用定义所述单元芯片的扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法分别进行对比扫描。
6.如权利要求5所述的缺陷扫描方法，其特征在于，定义所述单元芯片的扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法所定义的所述最小重复单元，对所述单元芯片的所述扫描区域进行等分。
7.如权利要求6所述的缺陷扫描方法，其特征在于，所述最小重复单元的大小为1～10微米。
8.如权利要求3或5所述的缺陷扫描方法，其特征在于，所述存储区进一步包括1至多个更小的存储区单元。
9.如权利要求8所述的缺陷扫描方法，其特征在于，当相邻的所述单元芯片所对应的重复的所述存储区单元存在图形或特征尺寸大小不同时，采用定义所述单元芯片的所述存储区单元内重复的最小重复单元，让所述存储区单元内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法分别进行对比扫描。
10.如权利要求1所述的缺陷扫描方法，其特征在于，所述单元芯片电路图形结构的各个功能区域包括1至多个用于存储数据的重复结构存储区，实现光信号转化为点信号的像素区，实现逻辑运算的逻辑区，用于化学研磨控制中心边缘厚度的空置区，其中，采用定义以所述单元芯片为对比单元、对相邻的所述单元芯片进行对比的缺陷扫描方法，对相邻的所述单元芯片的逻辑区、空置区以及具有相同图形和特征尺寸大小的存储区重复的所述扫描区域分别进行对比扫描，对相邻的所述单元芯片所对应的具有不同图形或特征尺寸大小的存储区或像素区重复的所述扫描区域，采用定义所述单元芯片的所述扫描区域内重复的最小重复单元，让所述扫描区域内相邻的所述最小重复单元之间进行对比来确认是否存在缺陷的缺陷扫描方法分别进行对比扫描。
CN201410173942.XA 2014-04-28 2014-04-28 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法 Active CN103928365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410173942.XA CN103928365B (zh) 2014-04-28 2014-04-28 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410173942.XA CN103928365B (zh) 2014-04-28 2014-04-28 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法

Publications (2)

Publication Number Publication Date
CN103928365A CN103928365A (zh) 2014-07-16
CN103928365B true CN103928365B (zh) 2016-09-07

Family

ID=51146544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410173942.XA Active CN103928365B (zh) 2014-04-28 2014-04-28 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法

Country Status (1)

Country Link
CN (1) CN103928365B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221507B (zh) * 2017-07-25 2020-02-21 上海华力微电子有限公司 一种自适应定义缺陷扫描方程式扫描区域的方法
CN112414943B (zh) * 2020-11-27 2023-06-09 上海华力微电子有限公司 半导体芯片缺陷定位方法和定位模块
CN113013048A (zh) * 2021-02-24 2021-06-22 上海华力集成电路制造有限公司 晶圆缺陷检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200617587A (en) * 2004-11-19 2006-06-01 Allied Integrated Patterning Corp Method for inspecting mask defects
CN103646895A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 检测缺陷扫描程式灵敏度的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576923B2 (en) * 2000-04-18 2003-06-10 Kla-Tencor Corporation Inspectable buried test structures and methods for inspecting the same
US6975754B2 (en) * 2000-10-26 2005-12-13 Hitachi, Ltd. Circuit pattern inspection method and apparatus
US8249331B2 (en) * 2008-04-09 2012-08-21 Applied Materials Israel, Ltd. Method and system for evaluating an object

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200617587A (en) * 2004-11-19 2006-06-01 Allied Integrated Patterning Corp Method for inspecting mask defects
CN103646895A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 检测缺陷扫描程式灵敏度的方法

Also Published As

Publication number Publication date
CN103928365A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
KR102474252B1 (ko) 충진재 셀들, 탭 셀들, 디캡 셀들, 스크라이브 라인들, 및／또는 더미 충진, 그리고 이들을 포함하는 제품 ｉｃ 칩들의 용도와는 달리 사용되는 부위들에의 ｉｃ 테스트 구조들 및／또는 전자 비임 타깃 패드들의 편의적 배치
CN103748670B (zh) 区域决定装置、观察装置或检查装置、区域决定方法以及使用了区域决定方法的观察方法或检查方法
CN113763312B (zh) 使用弱标记检测半导体试样中的缺陷
CN106415807A (zh) 使用高分辨率全裸片图像数据进行检验
CN103346104B (zh) 一种芯片缺陷检测方法
WO2014110178A1 (en) Detecting defects on a wafer using template image matching
CN102881609B (zh) 检测mpw产品重复缺陷和设计弱点的方法
CN104062305B (zh) 一种集成电路缺陷的分析方法
CN102623368A (zh) 一种晶圆缺陷检测方法
CN102522350B (zh) 故障生产机台检测的方法和装置
KR20160040658A (ko) 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정
CN103928365B (zh) 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法
CN104103541B (zh) 一种对缺陷进行选择性检测的方法
CN107768267A (zh) 重复性缺陷的筛选方法
CN110517969A (zh) 晶圆缺陷监测方法及系统和计算机存储介质
US7397556B2 (en) Method, apparatus, and computer program product for optimizing inspection recipes using programmed defects
CN103604814A (zh) 一种芯片缺陷的检测方法
CN108417505A (zh) 一种对晶圆进行缺陷扫描的分析方法及缺陷扫描设备
KR20060075691A (ko) 결함 검사 방법
CN108039326A (zh) 根据电路设计图形设置扫描阈值的方法
CN105203941A (zh) 晶圆测试特殊图案及探针卡缺陷的检验方法
CN109884078B (zh) 分层晶片检测
CN104157589B (zh) 晶圆缺陷扫描方法
JP4462037B2 (ja) 半導体ウェハ間の共通欠陥判別方法
US7079966B2 (en) Method of qualifying a process tool with wafer defect maps

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant