CN112414943B - 半导体芯片缺陷定位方法和定位模块 - Google Patents

半导体芯片缺陷定位方法和定位模块 Download PDF

Info

Publication number
CN112414943B
CN112414943B CN202011362183.3A CN202011362183A CN112414943B CN 112414943 B CN112414943 B CN 112414943B CN 202011362183 A CN202011362183 A CN 202011362183A CN 112414943 B CN112414943 B CN 112414943B
Authority
CN
China
Prior art keywords
defect
die
ordinate
pitch
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011362183.3A
Other languages
English (en)
Other versions
CN112414943A (zh
Inventor
叶林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202011362183.3A priority Critical patent/CN112414943B/zh
Publication of CN112414943A publication Critical patent/CN112414943A/zh
Application granted granted Critical
Publication of CN112414943B publication Critical patent/CN112414943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01—Arrangements or apparatus for facilitating the optical investigation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

本发明公开了半导体芯片缺陷定位方法，包括：若不是合die扫描程式确认die内cell区域pitch，将自对准十字定位到die corner的位置，将自对准十字原点到die corner的距离表示为X*Y；若是合die扫描程式获取合die的合叠尺寸M*N，通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离；通过X*Y定义聚焦尺寸，在X*Y区域内移动扫描镜头；将所有移动扫描镜头拍摄图像叠加计算pitch灰阶值均值为α；当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像出现。

Description

半导体芯片缺陷定位方法和定位模块
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体芯片缺陷定位方法。本发明还涉及一种半导体芯片缺陷定位模块。
背景技术
伴随芯片技术不停地微小化，越来越小线宽的芯片出现。在扫描机台发现芯片上出现的缺陷后，伴随而来的观测机台需要搜索扫描结果中的缺陷，从而观测出实际的缺陷形貌从而判断缺陷种类分析失效原因。但由于缺陷本身尺寸越来越小，在搜索定位缺陷的时候会发现，小倍率的镜头结果下，缺陷无法观测到；而在大倍率的镜头结果下，由于背景尺寸同样被缩小，当晶圆在机台端或者自对准过程中存在些微偏移，则无法在大倍率镜头背景内找到缺陷，而之后会通过移动镜头来搜索缺陷，该方法为纯手动模式，花费大量时间及人力，且依赖运气成分较大。因此如何在大倍率镜头下直接自动检测出缺陷位置，是现阶段缺陷观测的一大难题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种利用现有缺陷扫描设备和程式能准确、快速定位半导体芯片缺陷的方法。
本发明要解决的另一技术问题是提供一种利用现有缺陷扫描设备和程式能准确、快速定位半导体芯片缺陷的模块。
为解决上述技术问题，本发明提供的半导体芯片缺陷定位方法，包括以下步骤：
S1，判断芯片中die(晶粒)是否为合die扫描程式，若不是合die扫描程式则执行步骤S2，若是合die扫描程式则执行步骤S3；
S2，确认die内cell(单元)区域pitch(跨距)，将自对准十字定位到die corner(晶圆角)的位置，将自对准十字原点到die corner的距离表示为X*Y；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值；
S3，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，m值范围为0-M，n值范围为0-N；
S4，通过X*Y定义聚焦尺寸(聚焦尺寸以能清楚显示为准)，在X*Y区域内移动扫描镜头；
每次横向移动扫描镜头x距离，横向移动扫描镜头a次数，则a*x的区间范围为(-X,+X)；
每次纵向移动扫描镜头y距离，纵向移动扫描镜头b次数，则b*y的区间范围为(-Y,+Y)；
S5,将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像出现。
可选择的，进一步改进所述的半导体芯片缺陷定位方法，还包括以下步骤：
S6，通过标注颜色区分不同的缺陷，对缺陷的pitch图像扫描收集色阶图形，扫描收集色阶图形将选定缺陷对应的色阶图形作为缺陷图形；
S7，确认色阶图形的第一坐标X1，通过对第一横坐标X1进行X轴向移动预定义固定值T获得选定缺陷图形的第二横坐标X2；
S8，通过第一横坐标和第二横坐标确定缺陷图形的第一纵坐标Y1和第二纵坐标Y2；
以及，相邻CELL图形与缺陷图形相邻的边上与第一横坐标X1和第二横坐标X2对应的第三纵坐标Y3和第四纵坐标Y4；
S9，通过比较第一纵坐标Y1、第二纵坐标Y2、第三纵坐标Y3和第四纵坐标Y4，确定缺陷图形的纵坐标；
S10，将晶圆中所有缺陷图形根据设计规则全部选择形成待缺陷图形矩阵。
可选择的，进一步改进所述的半导体芯片缺陷定位方法，通过标注颜色区分不同的缺陷，通过扫描收集色阶图形将缺陷对应的色阶图形作为缺陷图形。
可选择的，进一步改进所述的半导体芯片缺陷定位方法，第二横坐标X2通过第一坐标X1沿X轴正向或负向平移预设距离获得。
可选择的，进一步改进所述的半导体芯片缺陷定位方法，实施步骤S9时，选择(Y4-Y1)、(Y2-Y1)和(Y2-Y3)中最小值确定的矩形图形定义为缺陷图形，通过该最小值确定的矩形图形获得第一纵坐标Y1和第二纵坐标Y2。
为解决上述技术问题，本发明提供一种半导体芯片缺陷定位模块，包括：
扫描程式判断单元，其用于判断芯片中die是否为合die扫描程式，；
控制单元，其用于执行以下控制；
若不是合die扫描程式，确认die内cell区域pitch，将自对准十字定位到diecorner的位置，将自对准十字原点到die corner的距离表示为X*Y；
若是合die扫描程式，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值，m值范围为0-M，n值范围为0-N；
第一扫描单元，其用于通过X*Y定义聚焦尺寸，在X*Y区域内移动镜头扫描；
其每次横向移动x距离，横向移动a次数，则a*x的区间范围为(-X,+X)；
其每次纵向移动y距离，纵向移动b次数，则b*y的区间范围为(-Y,+Y)；
选择单元,其用于将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像选出。
可选择的，进一步改进所述的半导体芯片缺陷定位模块，还包括：
第二扫描单元，其通过标注颜色区分不同的缺陷，通过扫描收集色阶图形将缺陷对应的色阶图形作为缺陷图形；
S6，通过标注颜色区分不同的缺陷，对缺陷的pitch图像扫描收集色阶图形，扫描收集色阶图形将选定缺陷对应的色阶图形作为缺陷图形；
图形绘制单元，其选取域中光学图像上选定缺陷图形，通过自定义规则确定待选定缺陷图形的第一横坐标X1，通过对第一横坐标X1进行X轴向移动获得选定缺陷图形的第二横坐标X2；
通过第一横坐标和第二横坐标确定选定缺陷图形的第一纵坐标Y1和第二纵坐标Y2；
以及，相邻CELL图形与选定缺陷图形相邻的边上与第一横坐标和第二横坐标对应的第三纵坐标Y3和第四纵坐标Y4；
选定缺陷矩形图形获取单元，其通过比较第一纵坐标Y1、第二纵坐标Y2、第三纵坐标Y3和第四纵坐标Y4，确定选定缺陷图形的纵坐标；
图形定位单元，其将晶圆中所有选定缺陷图形根据设计规则全部选择形成待缺陷图形矩阵。
可选择的，进一步改进所述的半导体芯片缺陷定位模块，扫描单元通过标注颜色区分不同的缺陷，通过扫描收集色阶图形将缺陷对应的色阶图形作为缺陷图形。
可选择的，进一步改进所述的半导体芯片缺陷定位模块，第二横坐标X2通过第一坐标X1沿X轴正向或负向平移预设距离获得。
可选择的，进一步改进所述的半导体芯片缺陷定位模块，分析缺陷矩形图形获取单选择(Y4-Y1)、(Y2-Y1)和(Y2-Y3)中最小值确定的矩形图形定义为缺陷图形，通过该最小值确定的矩形图形获得第一纵坐标Y1和第二纵坐标Y2。
使用本发明半导体芯片缺陷定位方法/模块能避免由于手动移动扫描镜头所带来人为移动误差的缺陷，继而实现全覆盖扫描避免由于移动位置不精准造成错失缺陷。并且，由于本发明本发明半导体芯片缺陷定位方法/模块是根据die扫描程式类型(是否合die),以及die的尺寸设计移动次数和距离在保证全覆盖扫描的前提下，减少了移动的次数，避免机时浪费，提高了工作的效率。
本发明提供的优选方案通过缺陷的pitch图像(具有待选定缺陷图像和干扰缺陷图形)扫描收集色阶图形确认色阶图形的第一坐标X1，然后通过对第一横坐标进行X轴向移动预设距离获得选定缺陷图形的第二横坐标X2，选定缺陷图形的纵坐标Y1、Y2通过取极小值的方式避免错误的选择，通过以上X1，X2，Y1，Y2坐标得到矩形选定缺陷图形，将晶圆中所有选定缺陷图形根据设计规则全部选择形成待缺陷图形矩阵，该矩形选定缺陷图形可能无法在现有技术的机台中选取，但最终扫描结果只需要选取矩阵内的缺陷作为最终判断依据，因此本发明的优选方案在现有扫描机台所能选择的极限条件下，对存在不同种类缺陷区域中某一种指定缺陷能进行实现快速、准确选取定位。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是die corner和自对准十字原点的距离示意图。
图2是通过pitch的尺寸确认的移动次数示意图。
图3是合die产品结构示意图。
图4是本发明第一实施例流程示意图。
图5是本发明第一实施例流程示意图。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
第一实施例；
如图4所示，本发明提供一种半导体芯片缺陷定位方法，包括以下步骤：
S1，判断芯片中die是否为合die扫描程式，若不是合die扫描程式则执行步骤S2，若是合die扫描程式则执行步骤S3；
S2，确认die内cell区域pitch，将自对准十字定位到die corner的位置，将自对准十字原点到die corner的距离表示为X*Y；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值；
S3，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，m值范围为0-M，n值范围为0-N；
S4，通过X*Y定义聚焦尺寸，在X*Y区域内移动扫描镜头；
每次横向移动扫描镜头x距离，横向移动扫描镜头a次数，则a*x的区间范围为(-X,+X)；
每次纵向移动扫描镜头y距离，纵向移动扫描镜头b次数，则b*y的区间范围为(-Y,+Y)；
S5,将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像出现。
第二实施例；
如图5所示，本发明提供一种半导体芯片缺陷定位方法，包括以下步骤：
S1，判断芯片中die是否为合die扫描程式，若不是合die扫描程式则执行步骤S2，若是合die扫描程式则执行步骤S3；
S2，确认die内cell区域pitch，将自对准十字定位到die corner的位置，将自对准十字原点到die corner的距离表示为X*Y；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值；
S3，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，m值范围为0-M，n值范围为0-N；
S4，通过X*Y定义聚焦尺寸，在X*Y区域内移动扫描镜头；
每次横向移动扫描镜头x距离，横向移动扫描镜头a次数，则a*x的区间范围为(-X,+X)；
每次纵向移动扫描镜头y距离，纵向移动扫描镜头b次数，则b*y的区间范围为(-Y,+Y)；
S5,将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像出现；
S6，通过标注颜色区分不同的缺陷，通过扫描收集色阶图形将缺陷对应的色阶图形作为缺陷图形，本领域技术人员知道缺陷图形均以矩形表示；
S7，确认色阶图形的第一坐标X1，通过对第一横坐标X1进行X轴向移动预定义固定值T获得选定缺陷图形的第二横坐标X2；
S8，通过第一横坐标和第二横坐标确定缺陷图形的第一纵坐标Y1和第二纵坐标Y2；
以及，相邻CELL图形与缺陷图形相邻的边上与第一横坐标X1和第二横坐标X2对应的第三纵坐标Y3和第四纵坐标Y4；
S9，通过比较第一纵坐标Y1、第二纵坐标Y2、第三纵坐标Y3和第四纵坐标Y4，确定缺陷图形的纵坐标；
S10，将晶圆中所有缺陷图形根据设计规则全部选择形成待缺陷图形矩阵。
第三实施例；
本发明提供一种半导体芯片缺陷定位方法，包括以下步骤：
S1，判断芯片中die是否为合die扫描程式，若不是合die扫描程式则执行步骤S2，若是合die扫描程式则执行步骤S3；
S2，确认die内cell区域pitch，将自对准十字定位到die corner的位置，将自对准十字原点到die corner的距离表示为X*Y；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值；
S3，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，m值范围为0-M，n值范围为0-N；
S4，通过X*Y定义聚焦尺寸，在X*Y区域内移动扫描镜头；
每次横向移动扫描镜头x距离，横向移动扫描镜头a次数，则a*x的区间范围为(-X,+X)；
每次纵向移动扫描镜头y距离，纵向移动扫描镜头b次数，则b*y的区间范围为(-Y,+Y)；
S5,将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像出现；
S6，通过标注颜色区分不同的缺陷，通过扫描收集色阶图形将缺陷对应的色阶图形作为缺陷图形；
S7，确认色阶图形的第一坐标X1，通过对第一横坐标X1进行X轴向移动预定义固定值T获得选定缺陷图形的第二横坐标X2，第二横坐标X2通过第一坐标X1沿X轴正向或负向平移预设距离获得；
S8，通过第一横坐标和第二横坐标确定缺陷图形的第一纵坐标Y1和第二纵坐标Y2；
以及，相邻CELL图形与缺陷图形相邻的边上与第一横坐标X1和第二横坐标X2对应的第三纵坐标Y3和第四纵坐标Y4；
S9，通过比较第一纵坐标Y1、第二纵坐标Y2、第三纵坐标Y3和第四纵坐标Y4，确定缺陷图形的纵坐标；选择(Y4-Y1)、(Y2-Y1)和(Y2-Y3)中最小值确定的矩形图形定义为缺陷图形，通过该最小值确定的矩形图形获得第一纵坐标Y1和第二纵坐标Y2。
S10，将晶圆中所有缺陷图形根据设计规则全部选择形成待缺陷图形矩阵。
第四实施例；
本发明提供一种半导体芯片缺陷定位模块，包括：
扫描程式判断单元，其用于判断芯片中die是否为合die扫描程式，；
控制单元，其用于执行以下控制；
若不是合die扫描程式，确认die内cell区域pitch，将自对准十字定位到diecorner的位置，将自对准十字原点到die corner的距离表示为X*Y；
若是合die扫描程式，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值，m值范围为0-M，n值范围为0-N；
第一扫描单元，其用于通过X*Y定义聚焦尺寸，在X*Y区域内移动镜头扫描；
其每次横向移动x距离，横向移动a次数，则a*x的区间范围为(-X,+X)；
其每次纵向移动y距离，纵向移动b次数，则b*y的区间范围为(-Y,+Y)；
选择单元,其用于将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像选出。
第五实施例；
本发明提供一种半导体芯片缺陷定位模块，包括：
扫描程式判断单元，其用于判断芯片中die是否为合die扫描程式，；
控制单元，其用于执行以下控制；
若不是合die扫描程式，确认die内cell区域pitch，将自对准十字定位到diecorner的位置，将自对准十字原点到die corner的距离表示为X*Y；
若是合die扫描程式，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值，m值范围为0-M，n值范围为0-N；
第一扫描单元，其用于通过X*Y定义聚焦尺寸，在X*Y区域内移动镜头扫描；
其每次横向移动x距离，横向移动a次数，则a*x的区间范围为(-X,+X)；
其每次纵向移动y距离，纵向移动b次数，则b*y的区间范围为(-Y,+Y)；
选择单元,其用于将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像选出；
第二扫描单元，其通过标注颜色区分不同的缺陷，通过扫描收集色阶图形将缺陷对应的色阶图形作为缺陷图形，所述pitch图像中可能包含选定分析缺陷图像和干扰缺陷图形；
图形绘制单元，其选取域中光学图像上选定缺陷图形，通过自定义规则确定待选定缺陷图形的第一横坐标X1，通过对第一横坐标X1进行X轴向移动获得选定缺陷图形的第二横坐标X2；
通过第一横坐标和第二横坐标确定选定缺陷图形的第一纵坐标Y1和第二纵坐标Y2；
以及，相邻CELL图形与选定缺陷图形相邻的边上与第一横坐标和第二横坐标对应的第三纵坐标Y3和第四纵坐标Y4；
选定缺陷矩形图形获取单元，其通过比较第一纵坐标Y1、第二纵坐标Y2、第三纵坐标Y3和第四纵坐标Y4，确定选定缺陷图形的纵坐标；
图形定位单元，其将晶圆中所有选定缺陷图形根据设计规则全部选择形成待缺陷图形矩阵。
第六实施例；
本发明提供一种半导体芯片缺陷定位模块，包括：
扫描程式判断单元，其用于判断芯片中die是否为合die扫描程式，；
控制单元，其用于执行以下控制；
若不是合die扫描程式，确认die内cell区域pitch，将自对准十字定位到diecorner的位置，将自对准十字原点到die corner的距离表示为X*Y；
若是合die扫描程式，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值，m值范围为0-M，n值范围为0-N；
第一扫描单元，其用于通过X*Y定义聚焦尺寸，在X*Y区域内移动镜头扫描；
其每次横向移动x距离，横向移动a次数，则a*x的区间范围为(-X,+X)；
其每次纵向移动y距离，纵向移动b次数，则b*y的区间范围为(-Y,+Y)；
选择单元,其用于将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像选出；
第二扫描单元，其通过标注颜色区分不同的缺陷，通过扫描收集色阶图形将缺陷对应的色阶图形作为缺陷图形，所述pitch图像中可能包含选定分析缺陷图像和干扰缺陷图形；
图形绘制单元，其选取域中光学图像上选定缺陷图形，通过自定义规则确定待选定缺陷图形的第一横坐标X1，通过对第一横坐标X1进行X轴向移动获得选定缺陷图形的第二横坐标X2；
通过第一横坐标和第二横坐标确定选定缺陷图形的第一纵坐标Y1和第二纵坐标Y2；
以及，相邻CELL图形与选定缺陷图形相邻的边上与第一横坐标和第二横坐标对应的第三纵坐标Y3和第四纵坐标Y4；
选定缺陷矩形图形获取单元，选择(Y4-Y1)、(Y2-Y1)和(Y2-Y3)中最小值确定的矩形图形定义为缺陷图形，通过该最小值确定的矩形图形获得第一纵坐标Y1和第二纵坐标Y2；
图形定位单元，其将晶圆中所有选定缺陷图形根据设计规则全部选择形成待缺陷图形矩阵。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种半导体芯片缺陷定位方法，其特征在于，包括以下步骤：
S1，判断芯片中die是否为合die扫描程式，若不是合die扫描程式则执行步骤S2，若是合die扫描程式则执行步骤S3；
S2，确认die内cell区域pitch，将自对准十字定位到die corner的位置，将自对准十字原点到die corner的距离表示为X*Y；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值；
S3，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，m值范围为0-M，n值范围为0-N；
S4，通过X*Y定义聚焦尺寸，在X*Y区域内移动扫描镜头；
每次横向移动扫描镜头x距离，横向移动扫描镜头a次数，则a*x的区间范围为(-X,+X)；
每次纵向移动扫描镜头y距离，纵向移动扫描镜头b次数，则b*y的区间范围为(-Y,+Y)；
S5,将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像出现；
S6，通过标注颜色区分不同的缺陷，对缺陷的pitch图像扫描收集色阶图形，扫描收集色阶图形将选定缺陷对应的色阶图形作为缺陷图形；
S7，确认色阶图形的第一坐标X1，通过对第一横坐标X1进行X轴向移动预定义固定值T获得选定缺陷图形的第二横坐标X2；
S8，通过第一横坐标和第二横坐标确定缺陷图形的第一纵坐标Y1和第二纵坐标Y2；
以及，相邻CELL图形与缺陷图形相邻的边上与第一横坐标X1和第二横坐标X2对应的第三纵坐标Y3和第四纵坐标Y4；
S9，通过比较第一纵坐标Y1、第二纵坐标Y2、第三纵坐标Y3和第四纵坐标Y4，确定缺陷图形的纵坐标；
S10，将晶圆中所有缺陷图形根据设计规则全部选择形成待缺陷图形矩阵。
2.如权利要求1所述的半导体芯片缺陷定位方法，其特征在于：第二横坐标X2通过第一坐标X1沿X轴正向或负向平移预设距离获得。
3.如权利要求1所述的半导体芯片缺陷定位方法，其特征在于：实施步骤S9时，选择(Y4-Y1)、(Y2-Y1)和(Y2-Y3)中最小值确定的矩形图形定义为缺陷图形，通过该最小值确定的矩形图形获得第一纵坐标Y1和第二纵坐标Y2。
4.一种半导体芯片缺陷定位模块，其特征在于，包括：
扫描程式判断单元，其用于判断芯片中die是否为合die扫描程式；
控制单元，其用于执行以下控制；
若不是合die扫描程式，确认die内cell区域pitch，将自对准十字定位到die corner的位置，将自对准十字原点到die corner的距离表示为X*Y；
若是合die扫描程式，获取合die的合叠尺寸M*N，在M*N的区间中通过GDS确认单个die的尺寸A*B，将自对准十字原点在M*N区间中移动mA*nB的距离,重复步骤S4和S5；
其中，X、Y为die corner到自对准十字原点的横、纵坐标差值，m值范围为0-M，n值范围为0-N；
第一扫描单元，其用于通过X*Y定义聚焦尺寸，在X*Y区域内移动镜头扫描；
其每次横向移动x距离，横向移动a次数，则a*x的区间范围为(-X,+X)；
其每次纵向移动y距离，纵向移动b次数，则b*y的区间范围为(-Y,+Y)；
选择单元,其用于将所有移动扫描镜头拍摄图像叠加计算pitch的灰阶值，获得灰阶值均值为α；
当其中某张pitch图像灰阶值与灰阶值均值α的差值大于阈值时，移动扫描镜头到该pitch图像位置，通过SEM图像手动确定是否为缺陷信号；
若是缺陷信号，则选择该pitch为缺陷坐标原点设定位置；若不是缺陷信号，则继续选择下一张的pitch图像手动确定是否为缺陷信号，直到缺陷的pitch图像选出。
5.如权利要求4所述的半导体芯片缺陷定位模块，其特征在于，还包括：
第二扫描单元，其通过标注颜色区分不同的缺陷，对缺陷的pitch图像扫描收集色阶图形，扫描收集色阶图形将选定缺陷对应的色阶图形作为缺陷图形；
图形绘制单元，其选取域中光学图像上选定缺陷图形，通过自定义规则确定待选定缺陷图形的第一横坐标X1，通过对第一横坐标X1进行X轴向移动获得选定缺陷图形的第二横坐标X2；
通过第一横坐标和第二横坐标确定选定缺陷图形的第一纵坐标Y1和第二纵坐标Y2；
以及，相邻CELL图形与选定缺陷图形相邻的边上与第一横坐标和第二横坐标对应的第三纵坐标Y3和第四纵坐标Y4；
选定缺陷矩形图形获取单元，其通过比较第一纵坐标Y1、第二纵坐标Y2、第三纵坐标Y3和第四纵坐标Y4，确定选定缺陷图形的纵坐标；
图形定位单元，其将晶圆中所有选定缺陷图形根据设计规则全部选择形成待缺陷图形矩阵。
6.如权利要求5所述的半导体芯片缺陷定位模块，其特征在于：第二横坐标X2通过第一坐标X1沿X轴正向或负向平移预设距离获得。
7.如权利要求5所述的半导体芯片缺陷定位模块，其特征在于：分析缺陷矩形图形获取单选择(Y4-Y1)、(Y2-Y1)和(Y2-Y3)中最小值确定的矩形图形定义为缺陷图形，通过该最小值确定的矩形图形获得第一纵坐标Y1和第二纵坐标Y2。
CN202011362183.3A 2020-11-27 2020-11-27 半导体芯片缺陷定位方法和定位模块 Active CN112414943B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011362183.3A CN112414943B (zh) 2020-11-27 2020-11-27 半导体芯片缺陷定位方法和定位模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011362183.3A CN112414943B (zh) 2020-11-27 2020-11-27 半导体芯片缺陷定位方法和定位模块

Publications (2)

Publication Number Publication Date
CN112414943A CN112414943A (zh) 2021-02-26
CN112414943B true CN112414943B (zh) 2023-06-09

Family

ID=74842778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011362183.3A Active CN112414943B (zh) 2020-11-27 2020-11-27 半导体芯片缺陷定位方法和定位模块

Country Status (1)

Country Link
CN (1) CN112414943B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115753015B (zh) * 2022-11-08 2023-08-22 广东艾斯谱光电科技有限公司 Mini led发光检测方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068517A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 半導体ウェハの検査装置
JP2001176941A (ja) * 1999-12-17 2001-06-29 Seiko Epson Corp 自動欠陥検出装置のウェハ座標認識方法
JP2009085657A (ja) * 2007-09-28 2009-04-23 Hitachi High-Technologies Corp 走査型電子顕微鏡を用いた試料の観察方法およびそのシステム
CN111403309A (zh) * 2020-03-30 2020-07-10 上海华力集成电路制造有限公司 晶圆聚集状缺陷检测方法及其检测系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498767A (en) * 1994-10-11 1996-03-12 Motorola, Inc. Method for positioning bond pads in a semiconductor die layout
US20060171593A1 (en) * 2005-02-01 2006-08-03 Hitachi High-Technologies Corporation Inspection apparatus for inspecting patterns of a substrate
JP2008041940A (ja) * 2006-08-07 2008-02-21 Hitachi High-Technologies Corp Ｓｅｍ式レビュー装置並びにｓｅｍ式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
JP2012122765A (ja) * 2010-12-06 2012-06-28 Hitachi High-Technologies Corp 欠陥検査装置
US9331230B2 (en) * 2012-10-30 2016-05-03 Cbrite Inc. LED die dispersal in displays and light panels with preserving neighboring relationship
CN103928365B (zh) * 2014-04-28 2016-09-07 上海华力微电子有限公司 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法
CN106054421B (zh) * 2016-07-28 2019-06-18 京东方科技集团股份有限公司 一种液晶面板缺陷的检测方法及装置
CN106531657A (zh) * 2017-01-13 2017-03-22 京隆科技(苏州)有限公司 无墨点晶圆外观检查方法及其检查系统
WO2018224349A1 (en) * 2017-06-06 2018-12-13 Asml Netherlands B.V. Measurement method and apparatus
US11016035B2 (en) * 2017-09-18 2021-05-25 Elite Semiconductor Inc. Smart defect calibration system and the method thereof
US10866197B2 (en) * 2018-09-20 2020-12-15 KLA Corp. Dispositioning defects detected on extreme ultraviolet photomasks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068517A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 半導体ウェハの検査装置
JP2001176941A (ja) * 1999-12-17 2001-06-29 Seiko Epson Corp 自動欠陥検出装置のウェハ座標認識方法
JP2009085657A (ja) * 2007-09-28 2009-04-23 Hitachi High-Technologies Corp 走査型電子顕微鏡を用いた試料の観察方法およびそのシステム
CN111403309A (zh) * 2020-03-30 2020-07-10 上海华力集成电路制造有限公司 晶圆聚集状缺陷检测方法及其检测系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SAM扫描器件芯/焊结合空洞的失效分析;刘晶;邹俊峰;李文石;徐立;;半导体技术;36(02);165-168 *

Also Published As

Publication number Publication date
CN112414943A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
US11719649B2 (en) Method for smart conversion and calibration of coordinate
KR101860506B1 (ko) Cad­기반 레지스트레이션을 위한 시스템, 방법 및 컴퓨터 프로그램 제품
US10783625B2 (en) Method for measuring overlay and measuring apparatus, scanning electron microscope, and GUI
KR101604005B1 (ko) 검사 방법
KR101860393B1 (ko) Cad­기반 레지스트레이션을 위한 시스템, 방법 및 컴퓨터 프로그램 제품
JP4666918B2 (ja) 設計主導型検査または測定
KR20200026110A (ko) 패턴 검사 시스템
CN111537517A (zh) 一种无人智能化冲压缺陷识别方法
US20070047800A1 (en) Method and apparatus for inspecting defects of circuit patterns
CN100461820C (zh) 图像处理装置及图像处理中的登录数据生成方法
JP2009122046A (ja) 欠陥検査方法及び欠陥検査装置
CN103018260B (zh) 缺陷检测方法
CN114047123A (zh) 一种用于集成板生产缺陷检测方法及检测系统
TW202142833A (zh) 圖像產生系統
CN112414943B (zh) 半导体芯片缺陷定位方法和定位模块
US20110164129A1 (en) Method and a system for creating a reference image using unknown quality patterns
JP4703327B2 (ja) 画像欠陥検査装置及び画像欠陥検査方法
WO2012029220A1 (ja) 半導体製造装置の管理装置、及びコンピュータプログラム
CN110967851A (zh) 一种液晶面板array图像的线路提取方法及系统
CN110515966B (zh) 缺陷扫描机台间高匹配度扫描程式的快速建立方法
CN112634259A (zh) 一种键盘键帽自动建模定位方法
CN112038248A (zh) 半导体缺陷扫描程式建立方法及其建立系统
CN113222880A (zh) 分析检测方法
JP2010276504A (ja) パターン輪郭検出方法
CN116739993A (zh) 氮化物球体表面缺陷检测方法、系统、电子设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant