CN101889338A - 用于晶圆测试的方法以及用于该方法的探针卡 - Google Patents
用于晶圆测试的方法以及用于该方法的探针卡 Download PDFInfo
- Publication number
- CN101889338A CN101889338A CN2008801198239A CN200880119823A CN101889338A CN 101889338 A CN101889338 A CN 101889338A CN 2008801198239 A CN2008801198239 A CN 2008801198239A CN 200880119823 A CN200880119823 A CN 200880119823A CN 101889338 A CN101889338 A CN 101889338A
- Authority
- CN
- China
- Prior art keywords
- probe
- semiconductor chip
- wafer
- repetitive
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种测试晶圆的方法以及用于该方法的探针卡,所述方法在使用探针卡测试晶圆期间能够使得探针卡的不对称热变形最小化并且使得测试次数最小化以有效地测试大面积的晶圆。对于使用探针卡测试晶圆上的半导体芯片的晶圆测试方法来说,所述方法包括生成与N个半导体芯片对应的虚拟重复单元,其中所述N为大约或者等于2的自然数,将所述多个重复单元设置在所述晶圆上,移动所述探针卡或者所述晶圆N次并且测试晶圆上的所述半导体芯片,其中在每次触压中依次逐一地测试所述重复单元中的所述半导体芯片。此外,描述了用于实现上述方法的探针卡。
Description
技术领域
下面的描述涉及一种测试晶圆的方法以及用于该方法的探针卡,更具体而言,涉及一种在使用探针卡进行晶圆测试期间能够使得探针卡的不对称热变形最小化并且使得探针卡的触压(touchdown)次数最小化以便有效地测试大面积晶圆的方法,还涉及用于该方法的探针卡。
背景技术
通常,半导体制造工艺划分为前端工艺和后端工艺。作为制造工艺的前端工艺是用于在晶圆上形成集成电路图案的工艺。作为组装工艺的后端工艺是用于通过下列步骤形成集成电路封装的工艺:将晶圆划分成多个芯片,将导电铅或球连接至每个芯片以便提供到外部器件的电通路,然后利用环氧树脂模制芯片。
在执行组装工艺之前,执行各个芯片的检验电特性的管芯电特性筛选(EDS)工艺。在EDS工艺中,在构成晶圆的芯片中,对存在缺陷的芯片区别对待,使得对可修补的芯片进行修补并且去除不可修补的芯片以节省在随后的组装工艺中花费的时间和成本。
通过探针台执行EDS工艺。如图1所示,探针台100通常包括在其上设置待测试的晶圆102的晶圆吸盘101以及包括探针卡的测试头103。在探针卡上设置多个探针,并且将探针电连接到设置在晶圆的各个芯片上的焊盘以确定对应的芯片是否存在缺陷。
随着半导体技术的发展,为了节省成本和提高生产率,在单个晶圆上形成大量的芯片。
如上所述,大晶圆尺寸意味着在执行晶圆测试的EDS工艺中一次待测试的半导体芯片的数量可能增加。因此,设置在探针卡上的探针的数量将增加。
然而,制造尺寸与大面积晶圆的尺寸对应的探针卡,从而具有足够的探针使得可以一次测试晶圆上所有半导体芯片是很困难的。此外,用于处理通过探针卡在晶圆上传送至半导体芯片或者接收自半导体芯片的电信号的测试仪器的容量是有限的。
考虑到上述问题,在现有技术中,选择了其中将大面积晶圆的待测试的区域划分为多个单元区域并且依次测试所述区域的方法。例如,如图2和图3所示,将晶圆划分成6个区域,TD1至TD6,或者划分为四个区域,TD1至TD4,从区域TD1至区域TD4或者TD6依次执行触压(TD)从而测试整个晶圆。此时,在探针卡上与一个单元区域对应的面积中形成探针。在这里,触压意味着探针卡接触晶圆,使得探针卡上的探针接触晶圆上的半导体芯片的焊盘。
如上所述,在现有晶圆测试方法中,可以使用更小的探针卡测试大面积晶圆。然而,因为通常在例如高于85℃的高温下多次执行所述测试,所以探针卡受到热变形。如图2和图3所示,由于每次触压面积例如TD1和TD2具有不同的形状,当从第一次触压到最后一次触压依次测试时探针卡与晶圆的热接触部分不同。最终的结果是在每次触压期间可能导致相应的探针卡存在不对称热变形。热变形能够恶化探针卡的对准精度以及平面度,这能够导致探针卡和晶圆之间的不稳定接触,从而导致不可信的测试结果。此外,在测试各个区域时存在大量不参与测试的探针,导致测试资源使用效率的下降。
发明内容
(技术问题)
为了解决与现有技术相关的上述问题,下面的描述涉及一种在使用探针卡测试晶圆时能够使得探针卡的不对称热变形最小化并且使得测试次数最小化以有效地测试大面积晶圆的方法,并且还涉及用于该方法的探针卡。
(技术方案)
一方面,提供了一种使用探针卡测试晶圆上的半导体芯片的晶圆测试方法。在该晶圆测试方法中,生成与N(N为不小于2的自然数)个半导体芯片对应的虚拟重复单元,使得多个重复单元覆盖晶圆上的所有芯片,探针卡或晶圆移动N次并且在每次移动之后执行用于半导体芯片测试的触压。
对于探针卡来说,仅在探针卡上与构成重复单元的N个半导体芯片中的一个半导体芯片对应的区域中形成探针。此外,当探针卡或者晶圆移动N次以测试重复单元中的每个半导体芯片时,移动距离能够与半导体芯片的尺寸对应。通过探针卡的N次触压可以测试晶圆上的所有芯片。
当N为质数时,能够沿着一行或一列设置构成重复单元的N个半导体芯片。当N为合数时,能够将构成重复单元的N个半导体芯片设置成具有a行和b列的矩阵形式(a×b),其中a和b为N的约数,包括1和N。
在这里所公开的用于测试晶圆上的半导体芯片的探针卡中,当在晶圆上设置分别由N(N为不小于2的自然数)个半导体芯片构成的重复单元时,仅在探针卡上与构成重复单元的N个半导体芯片中的一个半导体芯片对应的区域中形成探针。此时,与在探针卡中形成探针的区域对应的半导体芯片可以在所有重复单元中位于相同的位置。
另一方面,提供了一种探针卡,包括依次叠置的电路板和探针头体、在所述探针头体上彼此间隔开设置的多个单元探针模块、以及电连接到设置在所述探针头体上的所述单元探针模块并且与所述单元探针模块相邻的一个或多个子板。
所述单元探针模块的尺寸能够与所述半导体芯片的尺寸对应或者为所述半导体芯片尺寸的大约20%到500%。此时,所述单元探针模块可以包括设置在所述探针头体的上表面上的探针模块体、设置在所述探针模块体的上表面上的探针、能够设置在所述探针模块体的上表面上以电连接至所述探针的导电路径、以及能够在所述导电路径的一端形成的焊盘。
此外,当生成与N(N为不小于2的自然数)个半导体芯片对应的虚拟重复单元以便所述多个重复单元覆盖晶圆上的所有芯片时,可以仅在探针卡上与构成所述重复单元的N个半导体芯片中的一个半导体芯片对应的区域形成单元探针模块。
将垂直孔径设置在所述探针头体中,能够将互连器插入到所述垂直孔径中并且子板可以通过所述互连器电连接到电路板。在这里,所述单元探针模块可以通过引线键合或者通过柔性印刷电路板(FPCB)电连接到所述子板。可以将一个或者多个单元探针模块连接到所述子板的一侧。
在所述探针头体中设置所述探针模块和所述子板的上表面上,放置所述探针模块的区域的高度可以与放置所述子板的区域的高度不同。
还可以在所述电路板的背侧表面上设置刚性板(stiffener plate)。可以设置完全穿透所述刚性板和所述电路板以及部分穿透所述探针头体的多个孔径,并且可以在相应的位置中定位在所述探针头体、所述电路板以及所述刚性板中形成的所述孔径。此外,可以在所述孔径中插入在所述探针模块上调节所述探针的平面度的螺钉并且可以利用该该螺钉。具有弹簧特性的弹性体可以与平面度调节螺钉一起使用,并且所述弹性体可以位于所述电路板和所述探针头体之间。
可以在所述子板、所述互连器、所述电路板以及所述刚性板的相应位置设置多个孔径,并且可以在所述孔径中设置结合一些或者所有上述部件的结合螺钉。可以在所述子板的下表面上设置内螺纹(female screw),可以在所述互连器、所述电路板以及所述刚性板中设置孔径,并且可以在所述孔径中设置外螺纹(male screw),使得所述内螺纹与所述外螺纹结合。
所述子板的面积能够与所述探针头体的面积对应。此外,可以在所述探针头体上设置多个子板。
N可以为2到50之间的自然数。
(有益效果)
这里所公开的晶圆测试方法和用于该方法的探针卡提供了下列效果。
通过使用相对均匀地设置在探针卡的整个表面上的探针来执行多次测试,使得能够防止所述探针卡的不对称热变形或者使得探针卡的不对称热变形最小化。与现有测试方法相比,由于每次触压中不参与测试的探针的数量更小,所以在利用相同量的测试资源的同时,能够减少测试次数,从而导致测试工艺的生产率以及大面积晶圆的有效测试的改善。
附图说明
现在将参考结合附图示出的一些示例实施例来具体描述,附图仅通过示例的方式给出因此不是限制性的,在附图中:
图1示出了探针台的结构;
图2和3示出了根据现有技术的测试晶圆的方法;以及
图4示出了根据这里所公开的实施例的测试晶圆的方法;
图5是示出了根据这里所公开的各个实施例的晶圆的重复单元的平面图;
图6是根据这里所公开的实施例的探针卡的透视图;
图7到14示出了多个探针卡,其中将图5A到5H的单元测试元件应用至所述多个探针卡;
图15是根据这里所公开的实施例的探针卡的平面图;
图16是沿着图15的线A-A’截取的截面图;
图17是根据这里所公开的实施例的探针卡的放大透视图;以及
图18示出了根据现有技术通过将晶圆划分为四个区域的测试晶圆的方法。
应该理解,附图不必要按比例绘制,其代表这里所公开的方法和探针卡的各个优选特征的一点简化表示。将部分通过特定的应用和使用环境来确定这里所公开的具体设计特征,例如包括具体尺度、取向、位置以及形状。
在附图中,参考标记是指整个附图中的相同或者相等的部件。
具体实施方式
在下文中,现在将具体参考各个实施例,在附图中示出并且在下面描述了各个实施例的示例。尽管将结合实例实施例进行描述,但是应该理解本说明书不是旨在限制性的。
(实施方式)
在下文中,将参考附图具体描述根据实施例的测试晶圆的方法以及用于该方法的探针卡。
为了实现这里所公开的晶圆测试方法,首先,将重复单元的概念应用到待测试的晶圆的半导体芯片上。在晶圆上设置多个半导体芯片。将半导体芯片定义为一组重复单元并且将所述重复单元定义为N个相邻半导体芯片构成的多个组。N为不小于2的自然数,例如,N为在2和50之间的自然数。例如,在图4中,可以将晶圆600的半导体芯片C定义为由4个半导体芯片C构成的一组重复单元610。此时,相邻的重复单元可以共享一些芯片。例如,在晶圆上定义第一重复单元和第二重复单元时,属于第一重复单元的半导体芯片可以与属于第二重复单元的半导体芯片完全不同,或者多余一个的半导体芯片可以包括在所述两个重复单元中。
如上所述,在这里所公开的晶圆测试方法中,在定义重复单元的状态下,将重复单元中的半导体芯片依次触压进行测试,使得可以对晶圆上的所有半导体芯片进行测试。
如上所述,由于晶圆上的半导体芯片是一组重复单元,应该注意到,当基于一个重复单元将相应重复单元中的所有半导体芯片依次测试时,晶圆上的所有半导体芯片将被测试。此时,不是仅将重复单元设置在晶圆上,而是可以将其设置成覆盖整个晶圆。也就是说,可以将重复单元的一部分设置在晶圆的外部。
使用探针卡对晶圆上的半导体芯片进行测试。由于晶圆上的半导体芯片被定义为一组重复单元并且对重复单元中的半导体芯片依次进行测试。还可以将晶圆上的重复单元的概念在探针卡中实现。也就是说,可以将探针卡定义为一组单元测试元件。例如,图4示出了由4个单元栅格(unit cell)构成的单元测试元件510。
在与晶圆的重复单元对应的位置设置单元测试元件。所述单元测试元件由2到50个相邻的单元栅格构成并且单元栅格的尺寸与半导体芯片的尺寸对应。此外,探针仅在构成单元测试元件的多个单元栅格中的一个栅格上形成探针。
如上所述,在定义晶圆的重复单元和探针卡的单元测试元件的情况下,将形成探针的单元栅格依次设置在与重复单元中的半导体芯片对应的位置处,使得可以测试所有重复单元中的所有半导体芯片,并且可以测试晶圆上的所有半导体芯片。此时,通过移动晶圆或者探针卡,将形成探针的单元栅格依次设置成与重复单元中的半导体芯片对应。
如图5所示,重复单元可以具有各种形状。在图5A到5H中,重复单元被示出为由2到9个半导体芯片构成。此时,当半导体芯片的数量为2、3、5和7时,可以在一行或一列上设置多个半导体芯片。当半导体芯片的数量N为4、6、8和9时,将多个半导体芯片设置成具有a行b列的矩阵形式(a×b,a和b为半导体芯片数量的约数,包括1和N)。也就是说,当半导体芯片的数量为质数时,可以在一行或一列上设置半导体芯片,并且当半导体芯片的数量为合数时,将半导体芯片设置成具有a行b列的矩阵形式。如上所述,在重复单元具有多行和多列的情况下,当测试晶圆时,不仅可以在行方向而且可以在列方向上移动晶圆。例如,如图5所示,星号(*)示出了形成探针卡的探针的单元栅格,并且图5A到5H示出的重复单元与探针卡的单元测试元件对应。
在图5中,示出了由2到9个半导体芯片构成的重复单元的实施例。然而,重复单元可以由10个或更多的半导体芯片构成。可以考虑测试晶圆的效率来正确地确定半导体芯片的数量。
这样,描述了测试晶圆的方法的概念。在下文中,将描述晶圆测试方法。图4示出了由4个半导体芯片构成的重复单元。也就是说,单元测试元件由4个单元栅格构成。
首先,对准晶圆600,使得在构成单元测试元件510的四个单元栅格501中形成探针的单元栅格与重复单元610的第一半导体芯片611对应。然后,探针卡500触压使得将相应的单元栅格501的探针连接至第一半导体芯片611的焊盘以测试晶圆600(参考图4A)。
然后,为了执行第二次测试,将晶圆600水平移动单元栅格501的尺寸,也就是说,移动一个半导体芯片的尺寸。因此,将形成探针的单元栅格501对准成与重复单元610的第二半导体芯片612对应。在这种状态下,当探针卡触压以将单元栅格501的探针连接至第二半导体芯片612的焊盘时,完成第二次测试(参考图4B)。此时,当将晶圆移动单元栅格时,可以移动探针卡500而不是移动晶圆600。
接下来,当将晶圆600垂直移动单元栅格501的尺寸以对准与第二半导体芯片612相邻的第三半导体芯片613并且将相应的单元栅格501的探针连接到重复单元610的第三半导体芯片613的焊盘时,完成第三次测试(参考图4C)。
最后,当将晶圆600水平移动单元栅格501的尺寸以对准重复单元610的与所述第三半导体芯片613相邻的第四半导体芯片614,触压使得相应的单元栅格501的探针连接至第四半导体芯片614的焊盘时,完成第四次测试(参考图4D)。
因为在晶圆600中生成多个重复单元610并且在探针卡上将多个单元测试元件510设置在与晶圆600的重复单元610对应的位置,通过四次测试就可以对设置在晶圆600上的所有半导体芯片C进行测试。
这样,就描述了针对重复单元由四个相邻的半导体芯片构成的情况下的晶圆测试方法,也就是说,描述了在单元测试元件由四个相邻的单元栅格构成作为示例的情况下的晶圆测试方法。然而,可以将上述晶圆测试方法应用到重复单元的半导体芯片的数量是2到50之间的自然数的任何情况。
当构成重复单元的半导体芯片的数量为合数时,由于相应的重复单元是具有多行和多列的矩阵形式,为了测试晶圆的所有半导体芯片,与其中重复单元由四个半导体芯片构成的情况一样,将晶圆沿着行方向和列方向移动。也就是说,当构成重复单元的半导体芯片的数量为6时,重复单元可以是(2×3)或者(3×2)的矩阵。并且,当构成重复单元的半导体芯片的数量为8时,重复单元可以是(2×4)或(4×2)的矩阵,当构成重复单元的半导体芯片的数量为9时,重复单元可以是(3×3)的矩阵。如上所述,在半导体芯片的数量为合数的情况下,在晶圆沿着行方向和列方向移动以测试晶圆时,可以测试晶圆上的所有半导体芯片。
另一方面,当构成重复单元的半导体芯片的数量为质数时,只能沿着一个方向上移动晶圆。例如,根据在第一次触压测试晶圆之后的测试次数,只在行或列方向上以半导体芯片的尺寸移动晶圆,以便连续地测试晶圆。
这样,描述了根据这里所公开的实施例的晶圆测试方法。在下文中,将描述用于实现所述晶圆测试方法的探针卡。图6是根据这里所公开的实施例的探针卡的透视图。
首先,如图6所示,在探针卡500中设置多个单元测试元件510。可以重复地设置所述多个单元测试元件510,但是可以根据在晶圆上形成的半导体芯片的布置可以不规则地设置所述多个单元测试元件510。
单元测试元件510可以由多个单元栅格501构成。单元栅格501可以是对应于设置在晶圆上的半导体芯片的尺寸的空间。可以将单元测试元件510设置在与在晶圆中定义的重复单元对应的位置。
此外,在单元测试元件510中,仅在构成单元测试元件510的多个单元栅格501中的一个单元栅格中形成探针,并且将形成探针的单元栅格设置在所有单元测试元件中的相同位置。在图6中,标记有星号(*)的单元栅格是形成探针的单元栅格501。在实际的探针卡中,并不存在表示单元栅格区域的实线。然而,在图4中,出于为了定义单元栅格区域的方便,添加了实线。
如图6所示,探针540形成在探针头体550上并且探针头体550被设置在印刷电路板(PCB)560上。探针540电连接至PCB 560。在图6中,探针头体550由一个部件构成,然而,其可以由多个部件构成。即使探针头体550由多个部件构成,其能够以与一个部件的探针头体进行的类似方式提供多个单元测试元件。
这样,描述了根据实施例的晶圆测试方法和用于实现该方法的探针卡。在图5中描述了由2到9个半导体芯片构成的重复单元的实施例。图7到14示出了探针卡,为了更精确,示出了与图5A到5H的重复单元对应的探针头平面。在图7到14中,用灰色表示的部分是晶圆上设置半导体芯片的区域。在实际的探针卡中,并不存在代表单元栅格区域的实线和灰色部分。
可以将探针均匀地设置在探针卡的整个表面上,使得能够防止探针卡的不对称热变形。此外,与现有技术相比,可以使得触压次数最小化。例如,在图8和18中,灰色部分是相同的半导体芯片。在图18中,晶圆被划分为四个区域以至在现有方法中触压晶圆四次。在图8中,将重复单元设置为三个半导体芯片,并且为了测试晶圆需要三次触压。结果,与现有方法相比,在这里所公开的方法中,触压次数减少一次,由于用于测试半导体晶圆的测试仪器的资源有限并且要求有效使用该资源,因此触压次数减少一次是很有意义的。例如,当测试仪器资源能够一次测试晶圆上的300个半导体芯片时,在现有方法中,需要如图18所示具有273(13×21)个芯片测试容量的用于测试晶圆的探针卡,并且四次触压晶圆以测试一个完整的晶圆。另一方面,在这里所公开的实施例中,如图8所示,在相同的半导体晶圆上设置了288个由三个半导体芯片构成的重复单元,并且三次触压晶圆以测试整个晶圆。这种差异在于与本实施例相比,在测试晶圆的过程中,探针卡的更大数量的探针没有被利用。总之,由于用于通过触压晶圆一次来测试半导体芯片的时间几乎相同,所以当触压次数减少时,可以减少用于测试晶圆的时间。例如,当用于一次触压期间测试半导体芯片的时间为10分钟时,那么测试一个晶圆的时间将从40分钟减少为30分钟,使得测试半导体晶圆的生产率提高了30%以上。
当在常规方法中将晶圆划分为6、8或12个区域以便进行测试时,新的重复单元可以由5、7和10个半导体芯片构成,使得能够减少触压次数并且能够改善晶圆测试效率。
上面描述了根据实施例的探针卡。下面将描述根据另一实施例的探针卡,其中探针头体及其结构是指定的。图15是根据这里所公开的实施例的探针卡的平面图。图16是沿着图15的A-A’线截取的截面图。
如图15和16所示,根据这里所公开的另一实施例的探针卡由电路板310、探针头体320、多个单元探针模块330和子板340的组合构成,并且具有探针头体320叠置在电路板310上以及单元探针模块330叠置在探针头体320上的结构。此外,子板340设置在单元探针模块330之间以将单元探针模块330连接至电路板310。
下面将具体描述构成具有上述结构的探针卡的部件。
首先,将单元探针模块330制成为接触待测试的半导体芯片并且在芯片和电路板310之间传送电信号。为了提高探针卡的制造生产率,单元探针模块330的尺寸可以与半导体芯片的尺寸对应或者其尺寸为半导体芯片的尺寸的20%到500%。如果单元探针模块330的尺寸与半导体芯片的尺寸对应,则单元探针模块可以对应于构成单元测试元件510的栅格。
多个单元探针模块330放置在探针头体320上并且以预定的距离彼此间隔开,子板340设置在单元探针模块330之间使得单元探针模块330之间的距离与子板340的宽度相关。
电路板310通过子板340接收来自单元探针模块330的电信号,向外部测试仪器发送电信号,并且向单元探针模块330发送从外部测试仪器施加的电信号。
探针头体320被安装在电路板310上,具有与待测试的晶圆对应的面积,并且可以由不锈钢、铝、因瓦合金、科瓦铁镍钴合金、Nobinite、SKD11、氧化铝、玻璃或可加工陶瓷制成。此外,探针头体320提供了其中设置多个单元探针模块330和子板340的空间。如上所述,将多个单元探针模块330设置在探针头体320上以便彼此以预定的距离间隔开,子板340设置在单元探针模块330之间。子板340和单元探针模块330通过引线键合或通过柔性印刷电路板(FPCB)310而彼此电连接。这里,探针头体320和子板340可以通过诸如环氧树脂的粘结剂彼此结合。
将互连器350设置在子板340之下。更具体地,在探针头体320中与设置子板340对应的位置生成垂直孔径321。将互连器350插入垂直孔径321中,并且互连器350电连接至电路板310。因此,互连器350接触电路板310,子板340叠置在互连器350上,并且单元探针模块330通过子板340和互连器350连接至电路板310。在这里,互连器350可以由Pogo pin或加压导电橡胶(PCR)形成。
为了补偿子板和探针模块在厚度上的差异并且控制连接后的高度差异,放置子板340的区域的高度可以不同于放置探针模块330的区域的高度。在这里,可以通过钻孔处理、线放电加工处理、激光处理或微喷砂处理在探针头体320中形成垂直孔径321。
这样,描述了根据另一实施例的探针卡的部件。在下文中,将描述单元探针模块330的结构和单元探针模块330和子板340之间的电连接结构。
首先,如图17所示,单元探针模块330由绝缘探针体331和连接在探针体331上的探针332构成。探针332由柱332a、梁332b以及尖端332c构成,并且尖端332c是接触待测试的半导体芯片的焊盘的部分。用于传送半导体芯片和电路板310之间的电信号的金属线333和焊盘334设置在探针体331上。
接下来,将描述单元探针模块330和子板340之间的电连接结构。键合焊盘341设置在子板340上,并且子板340的键合焊盘341通过引线键合处理电连接至单元探针模块330的焊盘334。图17示出了电连接至子板340的每一侧的一个单元探针模块330。然而,可以将一个或多个单元探针模块330连接至子板340的一侧。例如,单元探针模块330可以通过如上所述的FPCB 310以及通过引线键合电连接至子板340。
为了改善测试仪器和待测试晶圆之间的信号完整性,子板340可以由多层陶瓷电路板310制成或者可以由阻抗匹配的PCB 310制成。此外,可以处理子板340,使得根据单元探针模块330之间的空间的形状形成的多个子板放置在探针头体上,或者能够形成从其上仅去除形成单元探针模块330的区域并且面积与探针头体320对应的单个部件的子板。
根据这里所公开的另一实施例的探针卡包括电路板310、探针头体320、多个单元探针模块330、子板340、互连器350以及用于物理支撑所述部件的刚性板360。
刚性板360放置在电路板310的背侧表面上,并且与探针头体320、子板340、互连器350以及电路板310物理结合以便支撑所结合的部件。刚性板360可以具有由一个或多个的不锈钢、铝、因瓦合金、科瓦铁镍钴合金、Nobinite、SKD11彼此结合并且叠置形成的结构。
此外,在刚性板360、电路板310和探针头体320中设置了多个孔径361。在刚性板360、电路板310和探针头体320中形成的孔径361生成在相应的位置。孔径361完全穿透刚性板360和电路板310,并且部分穿透探针头体320,并且在孔径361中形成下面将描述的用于平面调节螺钉371的螺纹。
将平面调节螺钉371设置在孔径361中并且平面调节螺钉371朝向刚性板360拉探针头体320,具有弹簧特性的弹性体372与平面调节螺钉371一起使用并且可以将相应的弹性体372放置在电路板310和探针头体320中。弹性体372将探针头体320推离刚性板360。基于刚性板360通过平面调节螺钉371和弹性体372可以选择性或局部控制探针头的平面度。
这样,描述了通过刚性板360的物理结合。除了通过刚性板360的物理结合以外,还要求互连器350、子板340和电路板310之间的稳定的物理结合,因为子板340和电路板310与夹置的互连器350之间需要稳定的电连接。因此,根据实施例,多个孔径361设置在子板340、互连器350、电路板310和刚性板360中的相应位置,并且将结合螺钉373安装在孔径362中。
在一个实施例中,子板340、互连器350以及电路板310的孔径是全部穿透的,刚性板360的孔径是部分穿透的,并且用于结合螺钉的螺纹形成在刚性板360的孔径中。根据另一实施例,在内螺纹紧紧连接到子板340的下表面并且孔径形成在探针头体320、互连器350、电路板310以及刚性板360之后,可以使用外螺纹将刚性板360与内螺纹在子板340的下表面上结合。
(工业适用性)
如上所述,使用均匀地设置在探针卡的整个表面上的探针可以执行多个测试,使得能够防止探针卡的不对称热变形或者使得不对称热变形最小化。
此外,与现有测试方法相比,由于每次触压中不参与测试的探针的数量更小,所以能够减少测试次数,从而导致测试工艺的生产率以及大面积晶圆的有效测试的改善。
Claims (34)
1.一种使用探针卡测试晶圆上的半导体芯片的晶圆测试方法,
生成与N个半导体芯片对应的虚拟重复单元,其中所述N为大于或等于2的自然数,
在所述晶圆上设置所述多个重复单元,以及
移动所述探针卡或所述晶圆N次并且测试晶圆上的所述半导体芯片,其中通过N次触压依次逐一测试所述重复单元中的所述半导体芯片。
2.根据权利要求1所述的晶圆测试方法,其中仅在所述探针卡上与构成所述重复单元的所述N个半导体芯片中的一个半导体芯片对应的区域中形成探针。
3.根据权利要求1所述的晶圆测试方法,其中当移动所述探针卡或者所述晶圆N次时,测试所述重复单元中的每一个半导体芯片,其中所述探针卡或者所述晶圆的移动距离与所述半导体芯片的尺寸对应。
4.根据权利要求1所述的晶圆测试方法,其中通过触压所述探针卡N次来测试所述晶圆上的所有所述半导体芯片。
5.根据权利要求1所述的晶圆测试方法,其中当N为质数时,沿着一行或一列设置构成所述重复单元的所述N个半导体芯片。
6.根据权利要求1所述的晶圆测试方法,其中当N为合数时,以矩阵(a×b)的形式设置构成所述重复单元的所述N个半导体芯片,所述矩阵具有a行和b列,并且所述a和b为N的约数。
7.根据权利要求1所述的晶圆测试方法,其中N为2到50之间的自然数。
8.一种用于测试晶圆上的半导体芯片的探针卡,包括:接触所述半导体芯片的探针;以及
其上设置所述探针的探针头,其中生成与N个半导体芯片对应的虚拟重复单元,其中所述N为大于或者等于2的自然数,并且其中当将多个所述重复单元设置在所述晶圆上时,仅在与构成所述重复单元的所述N个半导体芯片中的一个半导体芯片对应的区域中形成所述探针。
9.根据权利要求8所述的探针卡,其中与在所述探针卡中的其上形成所述探针的区域对应的所述半导体芯片在所有所述重复单元中处于相同的位置。
10.根据权利要求8所述的探针卡,其中通过在所述晶圆上触压所述探针N次测试所述晶圆上的所有所述半导体芯片。
11.根据权利要求8所述的探针卡,其中当N为质数时,沿着一行或一列设置构成所述重复单元的所述N个半导体芯片。
12.根据权利要求8所述的探针卡,其中当N为合数时,以矩阵(a×b)的形式设置构成所述重复单元的所述N个半导体芯片,所述矩阵具有a行和b列,并且a和b为N的约数。
13.根据权利要求8所述的探针卡,其中N为2到50之间的自然数。
14.一种探针卡,包括:
依次叠置的电路板和探针头体;
在所述探针头体上彼此间隔开设置的多个单元探针模块;以及
至少一个子板,所述至少一个子板电连接至设置在所述探针头体上的所述单元探针模块并且与所述单元探针模块相邻。
15.根据权利要求14所述的探针卡,其中所述单元探针模块的尺寸与所述半导体芯片的尺寸对应。
16.根据权利要求14所述的探针卡,其中所述单元探针模块的尺寸为所述半导体芯片尺寸的20%到500%。
17.根据权利要求14所述的探针卡,其中所述单元探针模块包括:
连接到所述探针头体的上表面上的探针模块体;
连接到所述探针模块体的所述上表面上的探针;以及
形成在所述探针模块体的所述上表面上以电连接至所述探针的金属线;以及
形成在所述金属线的一个端部的焊盘。
18.根据权利要求14所述的探针卡,其中当生成与N个半导体芯片对应的虚拟重复单元时,以及当在待测试的晶圆上生成所述多个重复单元时,仅在所述探针卡中与构成所述重复单元的所述N个半导体芯片中的一个半导体芯片对应的区域中形成所述单元探针模块,其中所述N为大于或者等于2的自然数。
19.根据权利要求18所述的探针卡,其中,在所述探针卡中,与其中形成所述单元探针模块的所述区域对应的所述半导体芯片在所有所述重复单元中处于相同的位置。
20.根据权利要求18所述的探针卡,其中通过在所述晶圆上触压所述探针卡N次来测试所述晶圆上的所有所述芯片。
21.根据权利要求14所述的探针卡,还包括设置在所述探针头体中设置所述子板的区域中的垂直孔径,以及
插入所述垂直孔径中的互连器;
其中所述子板通过所述互连器电连接至所述电路板。
22.根据权利要求14所述的探针卡,其中所述单元探针模块通过引线键合或者通过柔性印刷电路板(FPCB)电连接至所述子板。
23.根据权利要求14所述的探针卡,其中一个或多个单元探针模块连接至所述子板的一侧。
24.根据权利要求14所述的探针卡,其中,在所述探针头体中设置所述探针模块和所述子板的上表面上,其上连接所述探针模块的区域的高度与在其上放置所述子板的区域的高度不同。
25.根据权利要求14所述的探针卡,还包括所述电路板的背侧表面上的刚性板。
26.根据权利要求25所述的探针卡,还包括完全穿透所述刚性板和所述电路板并且部分穿透所述探针头体的多个孔径,
其中将在所述探针头体、所述电路板和所述刚性板中的每一个中形成的所述孔径定位在相应位置。
27.根据权利要求26所述的探针卡,还包括设置在每一个孔径中的平面调节螺钉。
28.根据权利要求27所述的探针卡,
其中所述平面调节螺钉具有有着弹簧特性的弹性体,并且
其中所述弹性体放置在所述电路板和所述探针头体之间。
29.根据权利要求21所述的探针卡,还包括设置在所述电路板的背侧表面上的刚性板;
设置在所述子板、所述互连器、所述电路板和所述刚性板中的相应位置的多个孔径;以及
设置在所述孔径中的结合螺钉。
30.根据权利要求21所述的探针卡,还包括设置在所述电路板的背侧表面上的刚性板;
设置在所述子板的下表面上的内螺纹;
设置穿过所述互连器、所述电路板以及所述刚性板的孔径;以及
设置在所述孔径中的外螺纹,其中所述外螺纹与所述内螺纹结合。
31.根据权利要求14所述的探针卡,其中所述子板由印刷电路板或者多层陶瓷电路板形成。
32.根据权利要求14所述的探针卡,其中所述子板的面积与所述探针头体的面积对应。
33.根据权利要求14所述的探针卡,其中多个子板设置在所述探针头体上。
34.根据权利要求18所述的探针卡,其中N为2到50之间的自然数。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2007-0100771 | 2007-10-08 | ||
KR1020070100771A KR100798724B1 (ko) | 2007-10-08 | 2007-10-08 | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 |
KR1020080090110A KR101062368B1 (ko) | 2008-09-12 | 2008-09-12 | 프로브 카드 및 이를 이용한 웨이퍼 테스트 방법 |
KR10-2008-0090110 | 2008-09-12 | ||
PCT/KR2008/005900 WO2009048255A2 (en) | 2007-10-08 | 2008-10-08 | Method for wafer test and probe card for the same |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101889338A true CN101889338A (zh) | 2010-11-17 |
CN101889338B CN101889338B (zh) | 2012-10-24 |
Family
ID=40549737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008801198239A Active CN101889338B (zh) | 2007-10-08 | 2008-10-08 | 用于晶圆测试的方法以及用于该方法的探针卡 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100207652A1 (zh) |
JP (1) | JP2010541275A (zh) |
CN (1) | CN101889338B (zh) |
WO (1) | WO2009048255A2 (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103048499A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 探针卡划分方案 |
CN103344896A (zh) * | 2013-06-03 | 2013-10-09 | 杭州士兰微电子股份有限公司 | 测试路径选择方法及相应的晶片测试方法 |
CN104615018A (zh) * | 2014-12-18 | 2015-05-13 | 西安华芯半导体有限公司 | 一种调整同测芯片dc参数的方法 |
CN106054065A (zh) * | 2016-05-20 | 2016-10-26 | 西安紫光国芯半导体有限公司 | 一种晶圆级针对每个芯片dc参数的调节方法 |
CN106353670A (zh) * | 2016-10-28 | 2017-01-25 | 上海华岭集成电路技术股份有限公司 | 多目标晶圆测试方法 |
CN110646720A (zh) * | 2018-06-26 | 2020-01-03 | 旺矽科技股份有限公司 | 用于垂直式共振腔面射型镭射晶粒的点测方法 |
CN110703068A (zh) * | 2019-11-21 | 2020-01-17 | 中芯集成电路制造(绍兴)有限公司 | 晶圆针压测试方法、装置、控制器和晶圆测试仪 |
CN112098811A (zh) * | 2020-10-11 | 2020-12-18 | 强一半导体(苏州)有限公司 | 一种用于调幅探针卡的驱动结构 |
CN112858870A (zh) * | 2019-11-26 | 2021-05-28 | 松翰股份有限公司 | 全区域影像测试方法与架构 |
CN114966147A (zh) * | 2022-05-27 | 2022-08-30 | 江苏艾科半导体有限公司 | 一种芯片测试探针台保护罩 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011017564A (ja) * | 2009-07-07 | 2011-01-27 | Renesas Electronics Corp | プローブカード、試験装置、試験方法およびコンピュータプログラム |
CN102735886B (zh) * | 2012-07-03 | 2014-08-06 | 昆山迈致治具科技有限公司 | Fpcb测试治具 |
CN103197227A (zh) * | 2013-03-25 | 2013-07-10 | 西安华芯半导体有限公司 | 一种用于设计分析目的的晶圆测试方法 |
CN105531593B (zh) | 2013-05-06 | 2019-05-03 | 佛姆法克特股份有限公司 | 用于测试电子器件的探针卡组件 |
EP3114488B1 (en) | 2014-03-06 | 2018-08-01 | Technoprobe S.p.A | High-planarity probe card for a testing apparatus for electronic devices |
CN107533100B (zh) * | 2014-03-06 | 2021-01-22 | 泰克诺探头公司 | 特别用于极端温度应用的用于电子器件测试装置的探针卡 |
US10060963B2 (en) * | 2016-04-01 | 2018-08-28 | Formfactor Beaverton, Inc. | Probe systems, storage media, and methods for wafer-level testing over extended temperature ranges |
CN114217206B (zh) * | 2021-12-06 | 2024-04-12 | 广东利扬芯片测试股份有限公司 | 一种双面工艺pin二极管电源管理芯片的检测系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3358726A (en) * | 1965-04-29 | 1967-12-19 | Eric G Gabbey | Article with self-locking screw thread |
US3343581A (en) * | 1966-07-01 | 1967-09-26 | Northrop Corp | Captive screw fastener |
US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
AU5156300A (en) * | 1999-05-27 | 2000-12-18 | Nanonexus, Inc. | Construction structures and manufacturing processes for integrated circuit waferprobe card assemblies |
US7459795B2 (en) * | 2004-08-19 | 2008-12-02 | Formfactor, Inc. | Method to build a wirebond probe card in a many at a time fashion |
US7323897B2 (en) * | 2004-12-16 | 2008-01-29 | Verigy (Singapore) Pte. Ltd. | Mock wafer, system calibrated using mock wafer, and method for calibrating automated test equipment |
CN100395879C (zh) * | 2005-12-05 | 2008-06-18 | 深圳市矽电半导体设备有限公司 | 一种半导体晶圆片多路测试方法和多路测试探针台 |
JP2007250691A (ja) * | 2006-03-14 | 2007-09-27 | Elpida Memory Inc | プローブカード、プローブカードの設計方法及びテスト方法 |
KR100806736B1 (ko) * | 2007-05-11 | 2008-02-27 | 주식회사 에이엠에스티 | 프로브 카드 및 그 제조방법 |
-
2008
- 2008-10-08 CN CN2008801198239A patent/CN101889338B/zh active Active
- 2008-10-08 JP JP2010527897A patent/JP2010541275A/ja active Pending
- 2008-10-08 WO PCT/KR2008/005900 patent/WO2009048255A2/en active Application Filing
- 2008-10-08 US US12/734,049 patent/US20100207652A1/en not_active Abandoned
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103048499A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 探针卡划分方案 |
US8836363B2 (en) | 2011-10-14 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe card partition scheme |
CN103048499B (zh) * | 2011-10-14 | 2015-11-25 | 台湾积体电路制造股份有限公司 | 探针卡划分方案 |
US9513332B2 (en) | 2011-10-14 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe card partition scheme |
CN103344896A (zh) * | 2013-06-03 | 2013-10-09 | 杭州士兰微电子股份有限公司 | 测试路径选择方法及相应的晶片测试方法 |
CN103344896B (zh) * | 2013-06-03 | 2016-01-20 | 杭州士兰微电子股份有限公司 | 测试路径选择方法及相应的晶片测试方法 |
CN104615018A (zh) * | 2014-12-18 | 2015-05-13 | 西安华芯半导体有限公司 | 一种调整同测芯片dc参数的方法 |
CN106054065A (zh) * | 2016-05-20 | 2016-10-26 | 西安紫光国芯半导体有限公司 | 一种晶圆级针对每个芯片dc参数的调节方法 |
CN106353670A (zh) * | 2016-10-28 | 2017-01-25 | 上海华岭集成电路技术股份有限公司 | 多目标晶圆测试方法 |
CN110646720A (zh) * | 2018-06-26 | 2020-01-03 | 旺矽科技股份有限公司 | 用于垂直式共振腔面射型镭射晶粒的点测方法 |
CN110646720B (zh) * | 2018-06-26 | 2021-06-22 | 旺矽科技股份有限公司 | 用于垂直式共振腔面射型镭射晶粒的点测方法 |
CN110703068A (zh) * | 2019-11-21 | 2020-01-17 | 中芯集成电路制造(绍兴)有限公司 | 晶圆针压测试方法、装置、控制器和晶圆测试仪 |
CN110703068B (zh) * | 2019-11-21 | 2021-01-29 | 中芯集成电路制造(绍兴)有限公司 | 晶圆针压测试方法、装置、控制器和晶圆测试仪 |
CN112858870A (zh) * | 2019-11-26 | 2021-05-28 | 松翰股份有限公司 | 全区域影像测试方法与架构 |
CN112098811A (zh) * | 2020-10-11 | 2020-12-18 | 强一半导体(苏州)有限公司 | 一种用于调幅探针卡的驱动结构 |
CN114966147A (zh) * | 2022-05-27 | 2022-08-30 | 江苏艾科半导体有限公司 | 一种芯片测试探针台保护罩 |
CN114966147B (zh) * | 2022-05-27 | 2023-12-22 | 江苏艾科半导体有限公司 | 一种芯片测试探针台保护罩 |
Also Published As
Publication number | Publication date |
---|---|
WO2009048255A3 (en) | 2009-05-28 |
US20100207652A1 (en) | 2010-08-19 |
WO2009048255A2 (en) | 2009-04-16 |
JP2010541275A (ja) | 2010-12-24 |
CN101889338B (zh) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101889338B (zh) | 用于晶圆测试的方法以及用于该方法的探针卡 | |
US7616016B2 (en) | Probe card assembly and kit | |
KR100609652B1 (ko) | 공간변형기와 상기 공간변형기의 제조방법 및 상기공간변형기를 갖는 프로브 카드 | |
US7501840B2 (en) | Probe assembly comprising a parallelogram link vertical probe made of a metal foil attached to the surface of a resin film | |
CN101303371B (zh) | 探针卡及其制造方法 | |
US20020155736A1 (en) | Probe pin assembly | |
US9506978B2 (en) | Apparatus for probing die electricity and method for forming the same | |
CN101133338A (zh) | 具有分段的衬底的探针卡 | |
US5781021A (en) | Universal fixtureless test equipment | |
US7659735B2 (en) | Probe card capable of multi-probing | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
KR100368585B1 (ko) | 반도체장치의 제조방법 및 이를 위한 지그 | |
US20070063718A1 (en) | Contact assembly and LSI chip inspecting device using the same | |
US6710610B1 (en) | Socket for testing of semiconductor device, and semiconductor device and method of manufacturing the semiconductor device | |
KR100674938B1 (ko) | 멀티칩 테스트용 프로브 카드 | |
KR100798724B1 (ko) | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 | |
WO2018089659A1 (en) | Probe card assembly having die-level and pin-level compliance, and associated systems and methods | |
US7154285B2 (en) | Method and apparatus for providing PCB layout for probe card | |
KR101062368B1 (ko) | 프로브 카드 및 이를 이용한 웨이퍼 테스트 방법 | |
US9069015B2 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding probe head | |
CN105206545A (zh) | 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法 | |
WO1995023341A1 (en) | Translator fixture with module for expanding test points | |
EP2872906B1 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding testing head | |
US6614248B2 (en) | Tester apparatus for electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |