CN106054065A - 一种晶圆级针对每个芯片dc参数的调节方法 - Google Patents

一种晶圆级针对每个芯片dc参数的调节方法 Download PDF

Info

Publication number
CN106054065A
CN106054065A CN201610340692.3A CN201610340692A CN106054065A CN 106054065 A CN106054065 A CN 106054065A CN 201610340692 A CN201610340692 A CN 201610340692A CN 106054065 A CN106054065 A CN 106054065A
Authority
CN
China
Prior art keywords
chip
code
target
group
target regulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610340692.3A
Other languages
English (en)
Inventor
王帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610340692.3A priority Critical patent/CN106054065A/zh
Publication of CN106054065A publication Critical patent/CN106054065A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种晶圆级针对每个芯片DC参数的调节方法，包括以下步骤：1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；2)根据目标调节代码分组，将目标调节代码相同的分为一组；3)任意选择其中一组，给对应芯片一次性写入目标调节代码；4)在剩余组中选择任意一组；5)给对应芯片一次性写入目标代码；6)执行步骤4)直至选择到最后一组。本发明解决了现有的芯片的DC参数调节方式存在测试时间太长的技术问题，本发明将串连执行每个芯片目标代码写入的过程改为串并结合，进而达到缩短测试时间，节约测试成本的目标。

Description

一种晶圆级针对每个芯片DC参数的调节方法
技术领域
本发明涉及一种晶圆级针对每个芯片DC参数的调节方法。
背景技术
在晶圆级测试时，每个芯片DC参数的原始值各不相同，要对每个芯片的DC参数进行调节，使它们拥有共同的目标值，现行的方法如图1所示，该方法主要分为两步：第一步，通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；第二步，依次将每个芯片的目标调节代码写入到芯片当中，使每个测试芯片达到共同的目标值。
现有的方法虽然能够实现对每个芯片的DC参数的调节，但是还存在以下缺点：测试时间过长，因为每个芯片的目标调节代码不一定相同，所以针对每个芯片目标调节代码的写入是一个串行动作，这种缺陷在使用EM(电子迁移)熔丝达到芯片目标值调节的过程当中尤为明显。
发明内容
为了解决现有的芯片的DC参数调节方式存在测试时间太长的技术问题，本发明提供一种晶圆级针对每个芯片DC参数的调节方法。
本发明的技术解决方案：
一种晶圆级针对每个芯片DC参数的调节方法，其特殊之处在于，包括以下步骤：
1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；
2)根据目标调节代码分组，将目标调节代码相同的分为一组；
3)任意选择其中一组，给对应芯片一次性写入目标调节代码；
4)在剩余组中选择任意一组；
5)给对应芯片一次性写入目标代码；
6)执行步骤4)直至选择到最后一组。
一种晶圆级针对每个芯片DC参数的调节方法，其特殊之处在于，包括以下步骤：
1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；
2)根据目标调节代码分组，将目标调节代码相同的分为一组；
3)选择目标调节代码最大的一组，给对应芯片一次性写入目标调节代码；
4)在剩余组中选择目标调节代码最大的一组；
5)给对应芯片一次性写入目标代码；
6)执行步骤4)直至选择到最后一组。
一种晶圆级针对每个芯片DC参数的调节方法，其特殊之处在于，包括以下步骤：
1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；
2)根据目标调节代码分组，将目标调节代码相同的分为一组；
3)选择目标调节代码最小的一组，给对应芯片一次性写入目标调节代码；
4)在剩余组中选择目标调节代码最小的一组；
5)给对应芯片一次性写入目标代码；
6)执行步骤4)直至选择到最后一组。
本发明所具有的优点：
本发明通过研究晶圆级芯片目标调节代码的分布，将串连执行每个芯片目标代码写入的过程改为串并结合，进而达到缩短测试时间，节约测试成本的目标。
附图说明
图1传统的晶圆级DC参数目标值调节流程示意图；
图2为本发明的晶圆级DC参数目标值调节流程示意图。
具体实施方式
通过研究晶圆级芯片目标调节代码的分布，可以发现一个规律，实测的目标调节代码通常围绕着设计人员提供的理想目标代码成正太分布，也就是可以根据目标调节代码对芯片进行分组，这个结论的得出将使纯粹的串行目标代码写入，变为串并结合，即拥有相同目标调节代码的芯片可以同时写入目标代码。
如图2所示。首先，同测芯片目标调节代码的找寻不变，找寻完成后，其次，根据找到的结果对芯片分组，下一步将拥有同样目标调节代码的芯片一次性写入目标代码，最后进行分组循环完成所有芯片目标代码的写入。
具体为：
实施例1：一种晶圆级针对每个芯片DC参数的调节方法，包括以下步骤：
1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；
2)根据目标调节代码分组，将目标调节代码相同的分为一组；
3)任意选择其中一组，给对应芯片一次性写入目标调节代码；
4)在剩余组中选择任意一组；
5)给对应芯片一次性写入目标代码；
6)执行步骤4)直至选择到最后一组。
实施例2：
晶圆级针对每个芯片DC参数的调节方法，包括以下步骤：
1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；
2)根据目标调节代码分组，将目标调节代码相同的分为一组；
3)选择目标调节代码最大的一组，给对应芯片一次性写入目标调节代码；
4)在剩余组中选择目标调节代码最大的一组；
5)给对应芯片一次性写入目标代码；
6)执行步骤4)直至选择到最后一组。
实施例3：
晶圆级针对每个芯片DC参数的调节方法，包括以下步骤：
1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；
2)根据目标调节代码分组，将目标调节代码相同的分为一组；
3)选择目标调节代码最小的一组，给对应芯片一次性写入目标调节代码；
4)在剩余组中选择目标调节代码最小的一组；
5)给对应芯片一次性写入目标代码；
6)执行步骤4)直至选择到最后一组。
该方法对于DC分布非常差的晶圆，也同样适用，因为设计人员提供的可调节代码的数量通常远小于芯片的同测数。
举例说明：以EM熔丝调节同测芯片DC参数为例，假设同测数为512芯片同测，EM熔丝有5位，每一位的熔断需要30ms，原先的纯串行结构对512芯片操作需要的时间为76800ms(512chip*5bits*30ms)。如果改为串并结合，并假设该晶圆的DC分布完全发散即最坏情况，那么512个芯片最坏情况为32(25)种可能，所需的时间为4800ms(32*30*5)。由此可以看出，测试时间极大缩减。

Claims (3)

1.一种晶圆级针对每个芯片DC参数的调节方法，其特征在于，包括以下步骤：
1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；
2)根据目标调节代码分组，将目标调节代码相同的分为一组；
3)任意选择其中一组，给对应芯片一次性写入目标调节代码；
4)在剩余组中选择任意一组；
5)给对应芯片一次性写入目标代码；
6)执行步骤4)直至选择到最后一组。
2.一种晶圆级针对每个芯片DC参数的调节方法，其特征在于，包括以下步骤：
1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；
2)根据目标调节代码分组，将目标调节代码相同的分为一组；
3)选择目标调节代码最大的一组，给对应芯片一次性写入目标调节代码；
4)在剩余组中选择目标调节代码最大的一组；
5)给对应芯片一次性写入目标代码；
6)执行步骤4)直至选择到最后一组。
3.一种晶圆级针对每个芯片DC参数的调节方法，其特征在于，包括以下步骤：
1)通过测试模式对每个芯片的可调节代码进行扫描，并和目标调节值比对，以找到每个芯片的目标调节代码；
2)根据目标调节代码分组，将目标调节代码相同的分为一组；
3)选择目标调节代码最小的一组，给对应芯片一次性写入目标调节代码；
4)在剩余组中选择目标调节代码最小的一组；
5)给对应芯片一次性写入目标代码；
6)执行步骤4)直至选择到最后一组。
CN201610340692.3A 2016-05-20 2016-05-20 一种晶圆级针对每个芯片dc参数的调节方法 Pending CN106054065A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610340692.3A CN106054065A (zh) 2016-05-20 2016-05-20 一种晶圆级针对每个芯片dc参数的调节方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610340692.3A CN106054065A (zh) 2016-05-20 2016-05-20 一种晶圆级针对每个芯片dc参数的调节方法

Publications (1)

Publication Number Publication Date
CN106054065A true CN106054065A (zh) 2016-10-26

Family

ID=57176581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610340692.3A Pending CN106054065A (zh) 2016-05-20 2016-05-20 一种晶圆级针对每个芯片dc参数的调节方法

Country Status (1)

Country Link
CN (1) CN106054065A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123444A (zh) * 2017-04-10 2017-09-01 上海华力微电子有限公司 一种嵌入式存储器自适应工作参数调整方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405890A (zh) * 2001-09-07 2003-03-26 株式会社东芝 非易失性半导体存储器件及其不良补救方法
CN101458758A (zh) * 2007-12-10 2009-06-17 上海华虹Nec电子有限公司 芯片测试系统及方法
CN101889338A (zh) * 2007-10-08 2010-11-17 Amst株式会社 用于晶圆测试的方法以及用于该方法的探针卡
CN104615018A (zh) * 2014-12-18 2015-05-13 西安华芯半导体有限公司 一种调整同测芯片dc参数的方法
CN105242192A (zh) * 2015-10-09 2016-01-13 上海华虹宏力半导体制造有限公司 晶圆测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405890A (zh) * 2001-09-07 2003-03-26 株式会社东芝 非易失性半导体存储器件及其不良补救方法
CN101889338A (zh) * 2007-10-08 2010-11-17 Amst株式会社 用于晶圆测试的方法以及用于该方法的探针卡
CN101458758A (zh) * 2007-12-10 2009-06-17 上海华虹Nec电子有限公司 芯片测试系统及方法
CN104615018A (zh) * 2014-12-18 2015-05-13 西安华芯半导体有限公司 一种调整同测芯片dc参数的方法
CN105242192A (zh) * 2015-10-09 2016-01-13 上海华虹宏力半导体制造有限公司 晶圆测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123444A (zh) * 2017-04-10 2017-09-01 上海华力微电子有限公司 一种嵌入式存储器自适应工作参数调整方法
CN107123444B (zh) * 2017-04-10 2020-04-03 上海华力微电子有限公司 一种嵌入式存储器自适应工作参数调整方法

Similar Documents

Publication Publication Date Title
JP2019096376A5 (zh)
TWI439831B (zh) 用以對測試配置的測試資源使用加以排程供執行多種測試群組之方法及裝置
CN105280236A (zh) 具有熔丝阵列的半导体器件及其操作方法
CN104979018B (zh) 测试半导体存储器的方法
CN111142006A (zh) 芯片的Trim测试方法和自动测试设备
CN106054065A (zh) 一种晶圆级针对每个芯片dc参数的调节方法
KR20170008553A (ko) 반도체 장치 및 그 리페어 방법
JP2010211907A (ja) 制御装置、試験装置および制御方法
CN108387837A (zh) 芯片的测试方法
CN109872750B (zh) 电阻式随机存取存储器装置及其写入与反向写入验证方法
CN106486155A (zh) 半导体器件和半导体系统
CN107578794A (zh) 用于储存多比特位数据的eprom器件及eprom器件的读取电路
CN102708922B (zh) 参考电流的调整方法、装置和非易失存储器芯片
KR20050007815A (ko) 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법
CN106207976A (zh) 电源供应器的过电流保护芯片及过电流保护电路
CN105206305A (zh) 通过测试程序增加flash器件窗口的方法
JP2022530220A (ja) 電源電流安定化機能を有する電圧ドライバ
CN103235633A (zh) 一种双向电流修整电路及其电流修整方法
US9947398B1 (en) Semiconductor memory device and operation method thereof
CN107102943B (zh) 一种智能电能表软件可靠性测试方法及系统
CN108335720A (zh) 使用存储器测试机编写个性化数据的方法
CN101398451A (zh) 一种用于测试背板的快速检测方法
US5831917A (en) Techniques for reducing redundant element fuses in a dynamic random access memory array
CN102279359B (zh) 一种基于故障编码的模拟电路故障测试节点选择方法
JP2011221714A (ja) 生産スケジュール立案装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161026

RJ01 Rejection of invention patent application after publication