CN106486155A - 半导体器件和半导体系统 - Google Patents

半导体器件和半导体系统 Download PDF

Info

Publication number
CN106486155A
CN106486155A CN201610173863.8A CN201610173863A CN106486155A CN 106486155 A CN106486155 A CN 106486155A CN 201610173863 A CN201610173863 A CN 201610173863A CN 106486155 A CN106486155 A CN 106486155A
Authority
CN
China
Prior art keywords
code
circuit
calibration
variable information
reference code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610173863.8A
Other languages
English (en)
Other versions
CN106486155B (zh
Inventor
白承根
金载镒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106486155A publication Critical patent/CN106486155A/zh
Application granted granted Critical
Publication of CN106486155B publication Critical patent/CN106486155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件可以包括ZQ校准电路、参考码设定电路、可变信息发生电路以及内部电路。ZQ校准电路可以响应于ZQ校准使能信号而执行ZQ校准操作，以产生ZQ校准码。参考码发生电路可以输出预定码值作为参考码。可变信息发生电路可以将ZQ校准码与参考码进行比较，以产生可变信息。内部电路可以基于ZQ校准码与参考码之差来确定操作时序。

Description

半导体器件和半导体系统
相关申请的交叉引用
本申请要求2015年8月26日向韩国知识产权局提交的申请号为10-2015-0120501的韩国申请的优先权，通过引用整体合并于本文。
技术领域
各种实施例总体而言涉及一种半导体集成电路，并且更具体地，涉及一种半导体器件和半导体系统。
背景技术
晶体管是半导体集成电路的组件。工艺、电源电压和温度(PVT)的变化始终是晶体管制造中的问题。PVT变化可能影响半导体集成电路中的晶体管的切换速度。
半导体集成电路的制造工艺的偏差以及电源电压和温度的变化可能导致半导体集成电路的故障。
发明内容
在一个实施例中，一种半导体器件可以包括：ZQ校准电路、参考码设定电路、可变信息发生电路以及内部电路。ZQ校准电路可以响应于ZQ校准使能信号而执行ZQ校准操作，以产生ZQ校准码。参考码发生电路可以输出预定码值作为参考码。可变信息发生电路可以将ZQ校准码与参考码进行比较，以产生可变信息。内部电路可以基于ZQ校准码与参考码之差来确定操作时序。
在一个实施例中，一种半导体系统可以包括控制器和半导体器件。控制器可以将数据、控制信号和参考码设定信号提供给半导体器件。半导体器件可以根据控制信号而执行内部操作。半导体器件可以与控制器交换数据。半导体器件可以响应于参考码设定信号而输出预定码值中的一个作为参考码。半导体器件可以对参考码和ZQ校准码执行比较操作。
在一个实施例中，半导体器件可以包括：ZQ校准电路、参考码设定电路以及减法电路。ZQ校准电路可以产生根据PVT变化来调节的ZQ校准码。参考码设定电路可以输出恒定的、而不管PVT变化如何的预定参考码。减法电路可以对ZQ校准码和参考码执行减法操作。
附图说明
图1为图示根据示例性实施例的半导体器件的示例的示图。
图2为图示图1中所示的可变信息发生电路的示例的示图。
图3为图示图1中所示的内部电路的示例的示图。
图4为图示根据示例性实施例的半导体系统的示例的示图。
图5为图示图4中所示的参考码设定电路的示例的示图。
具体实施方式
下面将参照附图更全面地描述各种示例性实施例，在附图中示出了一些示例性实施例。然而，本发明可以采用不同的形式来实施，而不应解释为限制于本文所阐述的示例性实施例。更确切地说，提供这些示例性实施例使得本发明将是彻底与完整的，并且向本领域技术人员充分地传达本发明的范围。在附图中，为了清楚起见，可以夸大层和区域的尺寸和相对尺寸。
将理解的是，尽管在本文中可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部件不应当通过这些术语来限制。这些术语仅用于区分一个元件、组件、区域、层或部分与另一个区域、层或部分。因而，在不脱离本发明的教导的情况下，以下所讨论的第一元件、组件、区域、层或部分可以称作为第二元件、组件、区域、层或部分。
为了便于描述，在本文中可以使用诸如“下方”、“下面”、“下部”、“上方”和“上部”等的空间关系术语，以如附图中所示的描述一个元件或特征与其它的元件或特征的关系。将理解的是，除了附图中所描绘的方向之外，空间关系术语还旨在包括使用或操作中的器件的不同方向。例如，如果附图中的器件翻转，则描述为在其它元件或特征“下面”或“下方”的元件将被定向为在其它元件或特征“上方”。因而，示例性术语“下面”可以包括上方和下方两个方向。另外，器件可以被定向(旋转90度或者其它的方向)，并且相应地解释本文中所使用的空间关系描述语。
本文使用的术语仅出于描述特定的示例性实施例的目的，并非旨在对本发明进行限制。如本文所使用的，除非上下文明确另有所指，否则单数形式“一”、“一个”和“所述”也旨在包括复数形式。还将理解的是，本说明书中使用的术语“包括”和/或“包括有”指明了存在所规定的特征、整体、步骤、操作、元件和/或组件，但是不排除还存在或附加有一个或更多个其他的特征、整体、步骤、操作、元件、组件和/或它们的组。
本文参照剖视图描述示例性实施例，剖视图是理想化的示例性实施例(以及中间结构)的示意性图示。照此，可以预料到图示的形状变化是缘于例如制造技术和/或公差。因而，示例性实施例不应被解释为局限于本文所示的区域的特定形状，而是包括例如来自于制造的形状差异。例如，图示为长方形的注入区域将典型地具有圆形的或弯曲的特征和/或在其边缘处具有注入浓度的梯度，而不是从注入区域至非注入区域的二元变化。同样地，通过注入所形成的掩埋区域可以导致在掩埋区域与发生注入的表面之间的区域中的一些注入。因而，附图中所示的区域本质上是示意性的，并且它们的形状不旨在图示器件的区域的实际形状，并非旨在限制本发明的范围。
除非特定限定，否则本文中所使用的全部术语(包括技术术语和科学术语)具有与本发明所属技术领域普通技术人员所通常理解的相同的含义。还将理解的是，诸如在通用辞典中限定的那些术语应当被解释为具有与相关领域的上下文中的含义一致的含义，而不应以理想化或者过于形式化意义来解释，除非本文这样清楚地限定。
在下文中，将参照附图详细地解释示例性实施例。
图1为图示根据示例性实施例的半导体器件的示例的示图。
参见图1，半导体器件100可以包括：ZQ校准电路110、参考码设定电路120、可变信息发生电路130以及内部电路140。
ZQ校准电路110可以响应于ZQ校准使能信号ZQ_en而执行ZQ校准操作，以产生ZQ校准码R_code。例如，如果ZQ校准使能信号ZQ_en被使能，则ZQ校准电路110可以执行ZQ校准操作，以产生ZQ校准码R_code。可以执行ZQ校准操作以使半导体器件100与外部设备之间的阻抗匹配。当半导体器件100将信号(例如，数据信号)输出至控制器或者其它的半导体器件时，ZQ校准操作可以根据PVT变化来调节半导体器件100中的输出驱动器的驱动力。
参考码设定电路120可以储存及输出预定参考码Ref_code。外部设备(例如，控制器)或者用户可以将参考码Ref_code任意地储存在参考码设定电路120中。例如，参考码设定电路120可以包括数据储存元件，诸如寄存器、模式寄存器、存储器件以及CMA。
可变信息发生电路130可以将ZQ校准码R_code(其可以根据PVT变化而变化)与参考码Ref_code(其为预定参考码)进行比较。在一个实施例中，可变信息发生电路130可以响应于ZQ校准码R_code和参考码Ref_code而产生可变信息Vari_inf。例如，可变信息发生电路130可以通过对ZQ校准码R_code和参考码Ref_code执行减法操作来产生可变信息。可变信息Vari_inf可以包括ZQ校准码R_code与参考码Ref_code的减法码、ZQ校准码R_code和参考码Ref_code之中的关于最高码的信息。
内部电路140可以基于ZQ校准码R_code与参考码Ref_code之差来调节内部操作的操作时序。在一个实施例中，内部电路140可以基于可变信息Vari_inf来调节内部操作的操作时序。例如，当内部电路140执行写入操作、读取操作和刷新操作时，内部电路140可以根据可变信息Vari_inf来控制写入操作、读取操作和刷新操作的操作时序。此外，如果内部电路140包括延迟电路，则内部电路140可以根据可变信息Vari_inf来延迟输入信号IN_s，以产生输出信号OUT_s。
图2为图示图1中所示的可变信息发生电路的示例的示图。
参见图2，可变信息发生电路130可以包括：锁存电路131、减法电路132以及解码电路133。
锁存电路131可以储存通过ZQ校准电路110更新的ZQ校准码R_code，以产生储存码Lat_code。锁存电路131可以响应于ZQ校准使能信号ZQ_en而储存ZQ校准码R_code。锁存电路131可以将ZQ校准码R_code输出作为储存码Lat_code。例如，锁存电路131可以响应于使能的ZQ校准使能信号ZQ_en而储存ZQ校准码R_code。锁存电路131可以输出储存的码作为储存码Lat_code。
减法电路132可以对储存码Lat_code和参考码Ref_code执行减法操作，以产生减法码D_code。减法电路132可以产生包括关于储存码Lat_code与参考码Ref_code的最高码的信息的尺寸信号S_signal。例如，如果储存码Lat_code为十进制数4，并且参考码Ref_code为十进制数2，则减法电路132可以将储存码Lat_code减去参考码Ref_code，以产生十进制数2作为减法码D_code。如果储存码Lat_code比参考码Ref_code更大，则减法电路132可以将尺寸信号S_signal使能。相反，如果储存码Lat_code为十进制数1，并且参考码Ref_code为十进制数2，则减法电路132可以将参考码Ref_code减去储存码Lat_code，以产生十进制数1作为减法码D_code。如果储存码Lat_code比参考码Ref_code更小，则减法电路132可以将尺寸信号S_signal禁止。
解码电路133可以对减法码D_code和尺寸信号S_signal解码，以产生可变信息Vari_inf。例如，如果减法码D-code为十进制数3，并且尺寸信号S_signal可以被使能，则解码电路133可以产生包括参考值中与3相对应的增加值的可变信息。相反地，当减法码D-code可以为3，并且尺寸信号S_signal可以被禁止时，解码电路133可以产生包括参考值中与3相对应的减小值的可变信息。
在示例性实施例中，内部电路140可以包括可变延迟电路，其用于使用可变信息Vari_inf来控制延迟时间。尽管以上示例说明了包括可变延迟电路的内部电路140，但是本发明不限制于此。
图3为图示图1中所示的内部电路的示例的示图。
参见图3，内部电路140可以包括：第一延迟电路141、第二延迟电路142、第三延迟电路143、第四延迟电路144、第五延迟电路145、第一输出电路146、第二输出电路147、第三输出电路148、第四输出电路149以及第五输出电路150。可变信息Vari_inf可以包括：第一可变信息Vari_inf1、第二可变信息Vari_inf2、第三可变信息Vari_inf3、第四可变信息Vari_inf4以及第五可变信息Vari_inf5。
第一延迟电路141可以接收输入信号IN_s。第一延迟电路141可以将输入信号IN_s延迟，以输出第一延迟信号D_s1。
第二延迟电路142可以接收第一延迟信号D_s1。第二延迟电路142可以将第一延迟信号D_s1延迟，以输出第二延迟信号D_s2。
第三延迟电路143可以接收第二延迟信号D_s2。第三延迟电路143可以将第二延迟信号D_s2延迟，以输出第三延迟信号D_s3。
第四延迟电路144可以接收第三延迟信号D_s3。第四延迟电路144可以将第三延迟信号D_s3延迟，以输出第四延迟信号D_s4。
第五延迟电路145可以接收第四延迟信号D_s4。第五延迟电路145可以将第四延迟信号D_s4延迟，以输出第五延迟信号D_s5。
第一输出电路146可以响应于第一可变信息Vari_inf1而输出第一延迟信号D_s1作为输出信号OUT_s。例如，响应于被使能的第一可变信息Vari_inf1，第一输出电路146可以输出第一延迟信号D_s1作为输出信号OUT_s。
第二输出电路147可以响应于第二可变信息Vari_inf2而输出第二延迟信号D_s2作为输出信号OUT_s。例如，响应于被使能的第二可变信息Vari_inf2，第二输出电路147可以输出第二延迟信号D_s2作为输出信号OUT_s。
第三输出电路148可以响应于第三可变信息Vari_inf3而输出第三延迟信号D_s3作为输出信号OUT_s。例如，响应于被使能的第三可变信息Vari_inf3，第三输出电路148可以输出第三延迟信号D_s3作为输出信号OUT_s。
第四输出电路149可以响应于第四可变信息Vari_inf4而输出第四延迟信号D_s4作为输出信号OUT_s。例如，响应于被使能的第四可变信息Vari_inf4，第四输出电路149可以输出第四延迟信号D_s4作为输出信号OUT_s。
第五输出电路150可以响应于第五可变信息Vari_inf5而输出第五延迟信号D_s5作为输出信号OUT_s。例如，响应于被使能的第五可变信息Vari_inf5，第五输出电路150可以输出第五延迟信号D_s5作为输出信号OUT_s。
在下文中，将详细地描述半导体器件100的操作。
半导体器件100可以电连接至外部器件。如果外部设备包括控制器，则半导体器件100可以电连接至所述控制器。
半导体器件100可以与控制器交换信号。为了交换信号而没有信号丢失或退化，半导体器件100可以执行ZQ校准操作。为了阻抗匹配的目的可以执行ZQ校准操作，以说明用来调整输出驱动器的和其它终值(例如，片上终值)的PVT变化。由ZQ校准操作所产生的ZQ校准码可以用于确定驱动器的驱动力，通过该驱动器，来自半导体器件100的信号可以被输出至控制器。
响应于被使能的ZQ校准使能信号ZQ_en，ZQ校准电路110可以执行ZQ校准操作，以产生ZQ校准码R_code。
参考码设定电路120可以储存由外部设备或用户任意设定的参考码Ref_code。参考码设定电路120可以输出参考码Ref_code。
可变信息发生电路130可以响应于ZQ校准码R_code和参考码Ref_code而产生可变信息Vari_inf。
可变信息发生电路130可以包括：锁存电路131、减法电路132以及解码电路133。
锁存电路131可以响应于被使能的ZQ校准使能信号ZQ_en而储存ZQ校准码R_code。锁存电路131可以输出储存的码作为储存码Lat_code。
减法电路132可以对储存码Lat_code和参考码Ref_code执行减法操作，以产生减法码D_code和尺寸信号S_signal。减法码D_code可以是储存码Lat_code与参考码Ref_code之间的差值。尺寸信号S_signal可以包括关于储存码Lat_code与参考码Ref_code的最高码的信息。
解码电路133可以对减法码D_code和尺寸信号S_signal解码，以产生可变信息Vari_inf。
每当ZQ校准电路110更新ZQ校准码R_code时，可变信息发生电路130可以储存ZQ校准码R_code。可变信息发生电路130可以对储存的码和参考码Ref_code执行减法操作，以产生可变信息Vari_inf。
内部电路140可以包括：第一延迟电路141、第二延迟电路142、第三延迟电路143、第四延迟电路144、第五延迟电路145、第一输出电路146、第二输出电路147、第三输出电路148、第四输出电路149以及第五输出电路150，它们彼此串联耦接。可变信息Vari_inf可以选择第一输出电路至第五输出电路146、147、148、149和150中的一个。可变信息Vari_inf可以包括第一可变信息Vari_inf1、第二可变信息Vari_inf2、第三可变信息Vari_inf3、第四可变信息Vari_inf4以及第五可变信息Vari_inf5。
响应于被使能的第一可变信息Vari_inf1，第一延迟电路141的输出信号可以通过第一输出电路146而输出作为内部电路140的输出信号。
响应于被使能的第二可变信息Vari_inf2，第二延迟电路142的输出信号可以通过第二输出电路147而输出作为内部电路140的输出信号。
响应于被使能的第三可变信息Vari_inf3，第三延迟电路143的输出信号可以通过第三输出电路148而输出作为内部电路140的输出信号。
响应于被使能的第四可变信息Vari_inf4，第四延迟电路144的输出信号可以通过第四输出电路149而输出作为内部电路140的输出信号。
响应于被使能的第五可变信息Vari_inf5，第五延迟电路145的输出信号可以通过第五输出电路150而输出作为内部电路140的输出信号。
因此，如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第一可变信息Vari_inf1被使能，则内部电路140可以将输入信号IN_s延迟第一延迟时间(其为最短的延迟时间)，以输出输出信号OUT_s。如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第二可变信息Vari_inf2被使能，则内部电路140可以将输入信号IN_s延迟第二延迟时间(其为比第一延迟时间长)，以输出输出信号OUT_s。如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第三可变信息Vari_inf3被使能，则内部电路140可以将输入信号IN_s延迟第三延迟时间(其为比第二延迟时间长)，以输出输出信号OUT_s。如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第四可变信息Vari_inf4被使能，则内部电路140可以将输入信号IN_s延迟第四延迟时间(其为比第三延迟时间长)，以输出输出信号OUT_s。如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第五可变信息Vari_inf5被使能，则内部电路140可以将输入信号IN_s延迟第五延迟时间(其为最长的延迟时间)，以输出输出信号OUT_s。
在示例性实施例中，半导体器件100的内部电路可以根据ZQ校准码与参考码之间的比较结果来调节延迟时间。根据示例性实施例的半导体器件100可以将通过校准操作产生的ZQ校准码与参考码进行比较。半导体器件100可以将比较结果提供至各种内部电路。此外，由于ZQ校准码可以从包括晶体管和电阻的ZQ校准电路中产生，所以ZQ校准码可以根据PVT变化而变化。因此，半导体器件可以将ZQ校准码与恒定码(其为恒定的，而不管PVT变化如何)进行比较，以检测PVT变化。
图4为图示根据示例性实施例的半导体系统的示例的示图。
参见图4，半导体系统1000可以包括控制器200和半导体器件100-1。
控制器200可以与半导体器件100-1交换数据。控制器200可以将控制信号CTRL传送至半导体器件100-1，所述控制信号CTRL可以控制半导体器件100-1的操作。控制器200可以将参考码设定信号Ref_set传送至半导体器件100-1。
半导体器件100-1可以包括：ZQ校准电路110-1、参考码设定电路120-1、可变信息发生电路130-1以及内部电路140-1。
ZQ校准电路110-1可以具有与图1中的ZQ校准电路110相同或基本上相同的功能。例如，尽管在图4中未示出，但是ZQ校准电路110-1可以响应于ZQ校准使能信号ZQ_en而执行ZQ校准操作，以产生ZQ校准码R_code。例如，响应于被使能的ZQ校准使能信号ZQ_en，ZQ校准电路110-1可以执行ZQ校准操作，以产生ZQ校准码R_code。为了阻抗匹配的目的，可以执行ZQ校准操作，以说明用来调整输出驱动器和其它终值的PVT变化。当半导体器件100-1将信号(例如，数据信号)输出至控制器或者其它半导体器件时，ZQ校准操作可以根据PVT变化来调节半导体器件100-1中的输出驱动器的驱动力。
参考码设定电路120-1可以储存及输出预定参考码Ref_code。外部设备(例如，控制器)或者用户可以将参考码Ref_code任意地储存在参考码设定电路120-1中。例如，参考码设定电路120-1可以包括诸如寄存器、模式寄存器、存储器件和CAM的数据储存元件。在示例性实施例中，参考码设定电路120-1可以设定参考码Ref_code的多个码值。因而，控制器200可以选择参考码Ref_code。
参考码设定电路120-1可以响应于从控制器200传送来的参考码设定信号Ref_set而输出参考码Ref_code中的一个。
可变信息发生电路130-1可以响应于ZQ校准码R_code和参考码Ref_code而产生可变信息Vari_inf。例如，可变信息发生电路130-1可以通过对ZQ校准码R_code和参考码Ref_code执行减法操作而产生可变信息。可变信息Vari_inf可以包括ZQ校准码R_code和参考码Ref_code的减法码、ZQ校准码R_code以及参考码Ref_code之中的关于最高码的信息。
内部电路140-1可以基于可变信息Vari_inf来调节内部操作的操作时序。例如，当内部电路140-1可以执行写入操作、读取操作和刷新操作时，内部电路140可以根据可变信息Vari_inf来控制写入操作、读取操作和刷新操作的操作时序。此外，如果内部电路140-1包括延迟电路，则内部电路140可以根据可变信息Vari_inf来延迟输入信号IN_s，以产生输出信号OUT_s。
图5为图示图4中所示的参考码设定电路的示例的示图。
参见图5，参考码设定电路120-1可以包括码表储存电路121-1和选择输出电路122-1。
码表储存电路121-1可以包括：第一寄存器121-1-1、第二寄存器121-1-2以及第三寄存器121-1-3。外部设备或者用户可以将码值任意地储存在第一寄存器至第三寄存器121-1-1、121-1-2和121-1-3中。第一寄存器121-1-1可以输出储存的码值作为第一寄存器码Reg_code1。第二寄存器121-1-2可以输出储存的码值作为第二寄存器码Reg_code2。第三寄存器121-1-3可以输出储存的码值作为第三寄存器码Reg_code3。
选择输出电路122-1可以响应于参考码设定信号Ref_set而输出第一寄存器码Reg_code1、第二寄存器码Reg_code2和第三寄存器码Reg_code3中的一个作为参考码Ref_code。
图4中的ZQ校准电路110-1、可变信息发生电路130-1以及内部电路140-1可以分别与图1中的ZQ校准电路110、可变信息发生电路130以及内部电路140基本上相同。因而，简洁起见，在本文中可以省略关于ZQ校准电路110-1、可变信息发生电路130-1以及内部电路140-1的任何进一步的说明。
在下文中，将详细描述半导体器件1000的操作。
半导体器件100-1可以与控制器200电连接。
半导体器件100-1可以与控制器200交换控制信号CTRL和数据DATA。为了交换数据DATA而没有数据丢失，半导体器件100-1可以执行ZQ校准操作。为了阻抗匹配的目的，可以由半导体器件100-1的来执行ZQ校准操作，以说明用来调整输出驱动器和其它终值(例如，片上终值)的PVT变化。由ZQ校准操作产生的ZQ校准码可以用于确定驱动器的驱动力，通过该驱动器，来自半导体器件100-1的数据DATA可以被输出至控制器200。
响应于被使能的ZQ校准使能信号ZQ_en，ZQ校准电路110-1可以执行ZQ校准操作，以产生ZQ校准码R_code。
参考码设定电路120-1可以响应于参考码设定信号Ref_set而输出由外部设备或者用户任意设定的参考码Ref_code中的一个作为参考码Ref_code。
可变信息发生电路130-1可以响应于ZQ校准码R_code和参考码Ref_code而产生可变信息Vari_inf。可变信息发生电路130-1可以计算ZQ校准码R_code与参考码Ref_code之间的差值。可变信息发生电路130-1可以将所述差值产生为减法码D_code。可变信息发生电路130-1可以产生关于ZQ校准码R_code和参考码Ref_code的尺寸的信息作为尺寸信号S_signal。可变信息发生电路130-1可以对减法码D_code和尺寸信号S_signal解码，以产生可变信息Vari_code。
内部电路140-1可以包括：第一延迟电路141、第二延迟电路142、第三延迟电路143、第四延迟电路144、第五延迟电路145、第一输出电路146、第二输出电路147、第三输出电路148、第四输出电路150以及第五输出电路150，它们如图3中所示彼此串联耦接。可变信息Vari_inf可以包括：第一可变信息Vari_inf1、第二可变信息Vari_inf2、第三可变信息Vari_inf3、第四可变信息Vari_inf4以及第五可变信息Vari_inf5。
响应于被使能的第一可变信息Vari_inf1，第一延迟电路141的输出信号可以通过第一输出电路146而输出作为内部电路140的输出信号。
如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第一可变信息Vari_inf1被使能，则内部电路140可以将输入信号IN_s延迟第一延迟时间(其为最短的延迟时间)，以输出输出信号OUT_s。如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第二可变信息Vari_inf2被使能，则内部电路140可以将输入信号IN_s延迟第二延迟时间(其为比第一延迟时间长)，以输出输出信号OUT_s。如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第三可变信息Vari_inf3被使能，则内部电路140可以将输入信号IN_s延迟第三延迟时间(其为比第二延迟时间长)，以输出输出信号OUT_s。如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第四可变信息Vari_inf4被使能，则内部电路140可以将输入信号IN_s延迟第四延迟时间(其为比第三延迟时间长)，以输出输出信号OUT_s。如果在第一可变信息至第五可变信息Vari_inf1、Vari_inf2、Vari_inf3、Vari_inf4和Vari_inf5之间选中的第五可变信息Vari_inf5被使能，则内部电路140可以将输入信号IN_s延迟第五延迟时间(其为最长的延迟时间)，以输出输出信号OUT_s。
在示例性实施例中，半导体器件100-1的内部电路可以根据ZQ校准码与参考码之间的比较结果来调节延迟时间。根据示例性实施例的半导体器件100-1可以将通过校准操作产生的ZQ校准码与参考码进行比较。半导体器件100-1可以将比较结果提供至各种内部电路。此外，由于ZQ校准码可以从包括晶体管和电阻的ZQ校准电路中产生，所以ZQ校准码可以根据PVT变化而变化。因此，半导体器件可以将ZQ校准码与恒定码(其为恒定的，而不管PVT变化如何)进行比较，以检测PVT变化。
此外，在根据示例性实施例的半导体系统1000中，可以在半导体器件100-1中设定多个码。控制器200可以选择储存在半导体器件100-1中的码中的一个。在基于ZQ校准码R_code执行减法操作之后，通过控制器200选中的码可以被提供至内部电路140-1作为参考码Ref_code。因而，基于内部电路140-1的PVT变化而进行的阻抗值的调节可以根据由控制器200选中的参考码Ref_code来变化。
本发明的以上实施例是说明性的，并非限制性的。各种替代和等同是可能的。本发明不受限于本文中所述的实施例。本发明也不局限于任何特定类型的半导体器件。根据本发明的其它添加、删减或者变型是显然的，并且旨在落入所附权利要求的范围内。

Claims (19)

1.一种半导体器件，包括：
校准电路，被配置成响应于ZQ校准使能信号而执行ZQ校准操作，以产生ZQ校准码；
参考码设定电路，被配置成输出预定码作为参考码；
可变信息发生电路，被配置成将ZQ校准码与参考码进行比较，以产生可变信息；以及
内部电路，被配置成基于ZQ校准码与参考码之差来确定操作时序。
2.根据权利要求1所述的半导体器件，其中，可变信息发生电路的比较操作包括对ZQ校准码和参考码执行用于产生可变信息的减法操作。
3.根据权利要求2所述的半导体器件，其中，内部电路被配置成基于可变信息来确定操作时序。
4.根据权利要求3所述的半导体器件，其中，可变信息发生电路通过对响应于ZQ校准使能信号而从ZQ校准电路输出的ZQ校准码和参考码执行减法操作而产生可变信息，以及所述可变信息包括：ZQ校准码与参考码之差、ZQ校准码的码值以及参考码的码值。
5.根据权利要求4所述的半导体器件，其中，可变信息发生电路包括：
锁存电路，被配置成当ZQ校准使能信号被使能时，储存及输出ZQ校准码作为储存码；
减法电路，被配置成对储存码和参考码执行减法操作，以基于ZQ校准码和参考码之差来产生减法码，以及基于储存码的码值和参考码的码值来产生尺寸信号；以及
解码电路，被配置成对减法码和尺寸信号解码，以产生可变信息。
6.根据权利要求1所述的半导体器件，其中，内部电路被配置成根据ZQ校准码与参考码之差来调节延迟时间，以及将输入信号延迟调节的延迟时间，以及输出延迟的输入信号作为输出信号。
7.根据权利要求6所述的半导体器件，其中，可变信息包括ZQ校准码与参考码之差。
8.根据权利要求7所述的半导体器件，其中，内部电路包括：
多个延迟电路，彼此串联耦接；以及
多个输出电路，被配置成根据可变信息而从这些延迟电路输出输出信号中的一个。
9.根据权利要求8所述的半导体器件，其中，这些输出电路中的每个接收所述多个延迟电路之中的相应延迟电路的输出信号，以及根据可变信息而输出从相应延迟电路输入的输入信号作为输出信号。
10.一种半导体系统，包括：
控制器，被配置成将数据、控制信号和参考码设定信号传送至半导体器件；以及
半导体器件，被配置成根据控制信号而执行内部操作，与控制器交换数据，响应于参考码设定信号而输出预定码中的一个作为参考码，以及对参考码和ZQ校准码执行比较操作。
11.根据权利要求10所述的半导体系统，其中，比较操作包括对参考码和ZQ校准码执行的减法操作。
12.根据权利要求11所述的半导体系统，其中，半导体器件包括：
参考码设定电路，被配置成响应于参考码设定信号而输出预定码中的一个作为参考码；
校准电路，被配置成产生ZQ校准码；
可变信息发生电路，被配置成对ZQ校准码与参考码执行减法操作，以产生可变信息；以及
内部电路，被配置成基于可变信息来确定延迟时间。
13.根据权利要求12所述的半导体系统，其中，参考码设定电路包括：
码表储存电路，被配置成储存码；以及
选择输出电路，被配置成响应于参考码设定信号而输出码中的一个作为参考码。
14.根据权利要求12所述的半导体系统，其中，可变信息发生电路通过对ZQ校准码和参考码执行减法操作而产生可变信息，以及所述可变信息包括：ZQ校准码与参考码之差、ZQ校准码的码值以及参考码的码值。
15.根据权利要求14所述的半导体系统，其中，可变信息发生电路包括：
锁存电路，被配置成当ZQ校准电路更新ZQ校准码时，储存及输出ZQ校准码作为储存码；
减法电路，被配置成对储存码和参考码执行减法操作，以产生减法码和尺寸信号；以及
解码电路，被配置成对减法码和尺寸信号解码，以产生可变信息。
16.根据权利要求12所述的半导体系统，其中，内部电路包括彼此串联耦接的多个延迟电路，所述内部电路被配置成基于可变信息来确定输出信号经过的这些延迟电路的编号。
17.一种半导体器件，包括：
校准电路，被配置成产生根据PVT变化来调节的ZQ校准码；
参考码设定电路，被配置成输出预定参考码，所述预定参考码是恒定的，而不管PVT变化如何；以及
减法电路，被配置成对ZQ校准码和参考码执行减法操作。
18.根据权利要求17所述的半导体器件，其中，参考码设定电路响应于参考码设定信号而输出预定码中的一个。
19.根据权利要求18所述的半导体器件，其中，参考码设定电路包括：
码表储存电路，被配置成储存码；以及
选择输出电路，被配置成响应于参考码设定信号而输出码中的一个作为参考码。
CN201610173863.8A 2015-08-26 2016-03-24 半导体器件和半导体系统 Active CN106486155B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150120501A KR102378520B1 (ko) 2015-08-26 2015-08-26 반도체 장치 및 시스템
KR10-2015-0120501 2015-08-26

Publications (2)

Publication Number Publication Date
CN106486155A true CN106486155A (zh) 2017-03-08
CN106486155B CN106486155B (zh) 2020-06-26

Family

ID=58096884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610173863.8A Active CN106486155B (zh) 2015-08-26 2016-03-24 半导体器件和半导体系统

Country Status (3)

Country Link
US (1) US9747984B2 (zh)
KR (1) KR102378520B1 (zh)
CN (1) CN106486155B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113261063A (zh) * 2021-03-31 2021-08-13 长江存储科技有限责任公司 存储器设备中的zq电阻器校准电路及其校准方法
CN113421598A (zh) * 2021-06-28 2021-09-21 长江存储科技有限责任公司 校准电路、存储器装置及端接电阻的校准方法
WO2023206749A1 (zh) * 2022-04-29 2023-11-02 长鑫存储技术有限公司 一种校准控制电路、电子设备和校准控制方法
US12046320B2 (en) 2022-04-29 2024-07-23 Changxin Memory Technologies, Inc. Circuit for controlling calibration, electronic device, and method for controlling calibration

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102642194B1 (ko) 2019-10-11 2024-03-05 삼성전자주식회사 전압 컨트롤러 및 이를 포함하는 메모리 장치
CN113228178B (zh) * 2019-12-30 2024-07-26 成都海光集成电路设计有限公司 调节存储器系统的读取速度方法、比较电路及存储器系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127235A (zh) * 2006-06-30 2008-02-20 海力士半导体有限公司 具有zq校准电路的半导体存储器件
CN101256826A (zh) * 2007-03-02 2008-09-03 海力士半导体有限公司 阻抗匹配电路和具有阻抗匹配电路的半导体存储器
US20090146683A1 (en) * 2007-12-11 2009-06-11 Hynix Semiconductor, Inc. Calibration circuit of on-die termination device
CN103095248A (zh) * 2011-11-08 2013-05-08 爱思开海力士有限公司 阻抗控制电路和包括阻抗控制电路的半导体器件
US20150115999A1 (en) * 2013-10-29 2015-04-30 Samsung Electronics Co., Ltd. Semiconductor memory device and a method of operating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656470B1 (ko) * 2006-02-07 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 드라이버 제어장치 및 방법
US7692446B2 (en) * 2006-08-24 2010-04-06 Hynix Semiconductor, Inc. On-die termination device
KR100863535B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100974225B1 (ko) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
JP2010183243A (ja) * 2009-02-04 2010-08-19 Elpida Memory Inc 半導体装置
KR101605463B1 (ko) * 2009-03-04 2016-03-22 삼성전자 주식회사 피브이티 변동에 둔감한 딜레이 라인을 갖는 지연 고정 루프회로
KR101046242B1 (ko) * 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR101027689B1 (ko) * 2009-09-30 2011-04-12 주식회사 하이닉스반도체 데이터 드라이빙 임피던스 자동 조정 회로 및 이를 이용한 반도체 집적회로
KR101086877B1 (ko) 2010-02-25 2011-11-25 주식회사 하이닉스반도체 반도체 장치
KR101138834B1 (ko) * 2010-05-25 2012-05-10 에스케이하이닉스 주식회사 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치, 터미네이션 임피던스 값 설정방법
KR101086884B1 (ko) * 2010-09-30 2011-11-25 주식회사 하이닉스반도체 임피던스 제어신호 발생 회로 및 반도체 회로의 임피던스 제어 방법
KR20120115853A (ko) * 2011-04-11 2012-10-19 에스케이하이닉스 주식회사 집적회로
KR101839881B1 (ko) * 2011-11-08 2018-03-20 에스케이하이닉스 주식회사 임피던스 조절회로 및 이를 포함하는 반도체 장치
KR20130070250A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 임피던스 조정 회로
KR20130072056A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 임피던스 코드 생성 회로 및 이를 포함하는 반도체 장치
KR102006239B1 (ko) * 2012-12-04 2019-08-01 에스케이하이닉스 주식회사 데이터 출력 회로
KR102070619B1 (ko) * 2013-03-13 2020-01-30 삼성전자주식회사 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법
KR102083005B1 (ko) * 2013-10-31 2020-02-28 삼성전자주식회사 종단 저항을 보정하는 반도체 메모리 장치 및 그것의 종단 저항 보정 방법
KR20160056618A (ko) * 2014-11-12 2016-05-20 삼성전자주식회사 온다이 터미네이션 회로 및 온다이 터미네이션 방법
KR102363346B1 (ko) * 2015-08-20 2022-02-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127235A (zh) * 2006-06-30 2008-02-20 海力士半导体有限公司 具有zq校准电路的半导体存储器件
CN101256826A (zh) * 2007-03-02 2008-09-03 海力士半导体有限公司 阻抗匹配电路和具有阻抗匹配电路的半导体存储器
US20090146683A1 (en) * 2007-12-11 2009-06-11 Hynix Semiconductor, Inc. Calibration circuit of on-die termination device
CN103095248A (zh) * 2011-11-08 2013-05-08 爱思开海力士有限公司 阻抗控制电路和包括阻抗控制电路的半导体器件
US20150115999A1 (en) * 2013-10-29 2015-04-30 Samsung Electronics Co., Ltd. Semiconductor memory device and a method of operating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113261063A (zh) * 2021-03-31 2021-08-13 长江存储科技有限责任公司 存储器设备中的zq电阻器校准电路及其校准方法
US11990900B2 (en) 2021-03-31 2024-05-21 Yangtze Memory Technologies Co., Ltd. ZQ resistor calibration circuit in memory device and calibration method thereof
CN113421598A (zh) * 2021-06-28 2021-09-21 长江存储科技有限责任公司 校准电路、存储器装置及端接电阻的校准方法
WO2023206749A1 (zh) * 2022-04-29 2023-11-02 长鑫存储技术有限公司 一种校准控制电路、电子设备和校准控制方法
US12046320B2 (en) 2022-04-29 2024-07-23 Changxin Memory Technologies, Inc. Circuit for controlling calibration, electronic device, and method for controlling calibration

Also Published As

Publication number Publication date
KR20170024910A (ko) 2017-03-08
KR102378520B1 (ko) 2022-03-25
US9747984B2 (en) 2017-08-29
US20170062050A1 (en) 2017-03-02
CN106486155B (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
CN106486155A (zh) 半导体器件和半导体系统
KR101204659B1 (ko) 자기 랜덤 액세스 메모리 어레이를 적응적으로 프로그래밍하고, 시험하고, 분류하는 방법
US7940595B2 (en) Power up detection system for a memory device
US8061895B2 (en) Semiconductor device
US8988955B2 (en) Apparatuses and methods for compensating for power supply sensitivities of a circuit in a clock path
US8633681B2 (en) Voltage regulator and voltage regulation method
US5982163A (en) Internal power source voltage trimming circuit
US7728619B1 (en) Circuit and method for cascading programmable impedance matching in a multi-chip system
CN105304141A (zh) 包括共用校准参考电阻器的存储器的系统及其校准方法
US20190198127A1 (en) Systems and methods for improving fuse systems in memory devices
US10361690B1 (en) Duty cycle and skew correction for output signals generated in source synchronous systems
US8576637B2 (en) Memory module including memory buffer and memory system having the same
US6166589A (en) Reference voltage generator circuit for an integrated circuit device
CN115333744B (zh) 一种高可靠性ro puf电路及其激励产生方法
KR100554842B1 (ko) 반도체 소자의 파워업 신호 생성 회로 및 생성 방법과이의 테스트방법
KR101920569B1 (ko) 공정편차를 이용한 디지털 값 생성 장치 및 방법
CN106067324B (zh) 一种用于校准模拟集成电路的方法及装置
EP4336508A1 (en) Pulse generator, error check and scrub circuit, and memory
CN105321575B (zh) 半导体器件
CN101145769A (zh) 阻抗元件的校正电路
CN106875976A (zh) 测试模式设置电路和包括其的半导体器件
KR101026381B1 (ko) 기준전압 발생회로
US20070058456A1 (en) Integrated circuit arrangement
WO2023033908A1 (en) Output driver with strength matched power gating
KR100956778B1 (ko) 반도체 집적회로의 지연 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant