CN103048499B - 探针卡划分方案 - Google Patents

探针卡划分方案 Download PDF

Info

Publication number
CN103048499B
CN103048499B CN201210031862.1A CN201210031862A CN103048499B CN 103048499 B CN103048499 B CN 103048499B CN 201210031862 A CN201210031862 A CN 201210031862A CN 103048499 B CN103048499 B CN 103048499B
Authority
CN
China
Prior art keywords
probe
layout
divides
divide
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210031862.1A
Other languages
English (en)
Other versions
CN103048499A (zh
Inventor
桑迪·库马·戈埃尔
王敏哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103048499A publication Critical patent/CN103048499A/zh
Application granted granted Critical
Publication of CN103048499B publication Critical patent/CN103048499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

用于测试集成电路管芯的探针卡划分方法包括：提供具有第一数量的区别部分的第一探针卡划分布局。每个区别部分都使用用于测试的区别探针卡。第一探针卡划分布局被再划分为具有第二数量的区别部分的第二探针卡划分布局。第二数量小于第一数量。本发明还提供了探针卡划分方案。

Description

探针卡划分方案
技术领域
本公开总的来说涉及集成电路测试，更具体地，涉及探针卡。
背景技术
许多集成电路(IC)器件具有更大的引脚数用于更加先进的应用。许多传统IC以及3维(3D)或2.5DIC具有较大数量的引脚。对于测试具有大引脚数的IC来说，测试器引脚数限制约束了IC的测试。此外，对于IC测试的定制探针卡可能会非常昂贵。如果测试器引脚数小于被测试IC的引脚数，则需要使用多个探针卡多次插入用于测试的IC晶圆，这增加了测试时间和成本。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于测试集成电路管芯的探针卡划分的方法，包括：提供所述集成电路管芯的第一探针卡划分布局，所述集成电路管芯具有第一数量的区别部分，其中，每个区别部分都使用用于测试的区别探针卡；以及将所述第一探针卡划分布局再划分为第二探针卡划分布局，所述第二探针卡划分布局具有第二数量的区别部分，使得所述第二数量小于所述第一数量。
在该方法中，所述第二探针卡划分布局具有相对于特定角度的旋转对称的测试接触图案。
该方法还包括：利用相同探针卡，所述相同的探针卡用于测试在所述第二探针卡划分布局中的多个部分。
在该方法中，将所述相同探针卡用于测试所述第二探针卡划分布局中的所有部分。
在该方法中，所述第二探针卡划分布局具有部分区域的第一集合和部分区域的第二集合，其中，部分区域的第一集合与部分区域的第二集合交错分布。
该方法还包括：利用所述相同探针卡，所述相同的探针卡用于测试所述部分区域的第一集合和所述部分区域的第二集合。
该方法还包括：在所述第二探针卡划分布局的至少一个部分中添加至少一个伪焊盘。
在该方法中，将所述第二探针卡划分布局的每个部分的测试接触的数量限制在测试器引脚数规定内。
该方法还包括：向所述第二探针卡划分布局的每个部分添加至少一个对准标记。
该方法还包括：将所述第二探针卡划分布局中的至少一个区别部分用于所述集成电路管芯的背侧探针卡划分布局。
根据本发明的另一方面，提供了一种探针卡划分布局，包括：至少两个部分或至少两个接触图案；以及至少一个对准标记，其中，第一探针卡用于测试所述至少两个部分的多个部分或者用于测试所述至少两个接触图案的多个接触图案；并且其中，所述至少一个对准标记用于测试器对准。
在该探针卡划分布局中，所述第一探针卡用于测试所述至少两个部分的所有部分。
在该探针卡划分布局中，第二探针卡用于测试所述至少两个部分的至少一个部分，并且所述第二探针卡的第二面积是所述第一探针卡的第一面积的多倍。
在该探针卡划分布局中，所述至少两个接触图案的多个接触图案相对于特定角度的旋转对称。
在该探针卡划分布局中，所述至少两个部分的第一部分集合与所述至少两个部分的第二部分集合交错分布，并且其中，所述第一探针卡用于测试所述第一部分集合并且第二探针卡用于测试所述第二部分集合。
在该探针卡划分布局中，所述第一探针卡和所述第二探针卡相同。
在该探针卡划分布局中，至少一个伪焊盘被添加至所述至少两个部分的至少一个部分。
在该探针卡划分布局中，所述第一探针卡用于测试所述集成电路管芯的背侧。
在该探针卡划分布局中，所述探针卡划分布局的每个部分的测试接触的数量被限制在测试器引脚数规定内。
根据本发明的又一方面，提供了一种用于测试集成电路管芯的探针卡划分方法，包括：将所述测试接触图案提供给所述集成电路管芯的探针卡划分布局的至少一个部分；将所述测试接触图案配置为相对于特定角度的旋转对称的至少两个接触图案；以及提供具有所述至少两个接触图案的探针卡划分布局。
附图说明
现在，将结合附图所进行的以下描述作为参考，其中：
图1A是可被划分为用于探针卡再使用的集成电路管芯的示例性探针卡划分布局；
图1B是根据一些实施例的从图1A的布局中再划分用于探针卡再使用的示例性探针卡划分布局；
图1C是根据一些实施例的从图1A的布局中再划分用于探针卡再使用的另一个示例性探针卡划分布局；
图2A是根据一些实施例的被划分为用于探针卡再使用的集成电路管芯的另一探针卡划分布局；
图2B是根据一些实施例的再划分为用于探针卡再使用的图2A中的集成电路管芯的背侧探针卡划分布局；
图3A至图3D是根据一些实施例的利用具有交错图案的探针卡划分布局测试示例性集成电路的中间步骤；
图4A是根据一些实施例的交错探针卡划分布局中的示例性测试接触图案；
图4B是根据一些实施例的具有用于探针卡再使用的伪接触图案插入的图4A中的示例性测试接触图案；
图4C是交错探针卡划分布局的另一示例性测试接触图案，其中，伪接触图案插入不可用；以及
图5是根据一些实施例的相对于给定角度的旋转具有对称测试接触图案的示例性探针卡划分布局。
具体实施方式
以下详细讨论各个实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用发明概念。所讨论的具体实施例仅仅示出了制造和使用本发明的的具体方式，而不用于限制本发明的范围。
此外，本发明可以在各个实例中重复参考标号和/或字母。这种重复是为了简化和清楚的目的，且其本身并不指定各个实施例和/或所讨论的结构之间的关系。此外，以下本发明中一个部件形成在另一部件上、连接至和/或耦合至另一部件可包括以直接接触形成的部件的实施例，并且还可以包括可以形成夹置在部件之间的附加部件使得部件没有直接接触的实施例。此外，空间相对术语，例如，“下部”、“上部”、“水平”、“垂直”、“上方”、“下方”、“向上”、“向下”、“顶部”、“底部”等以及它们的派生词(例如，“水平地”、“向下地”、“向上地”等)用于方便描述本发明一个部件与另一部件的关系。空间相对术语用于覆盖包括部件的器件的不同定向。
图1A是可以被划分为用于探针卡再使用的集成电路管芯的示例性探针卡划分布局。探针卡划分布局100a包括部分B1、B2和B3。三个部分B1、B2和B3具有不同的形状和面积。因此，每个部分都需要不同的探针卡。用探针卡划分布局100a测试集成电路管芯可以具有3个探针卡、3次晶圆插入(到探针器设备中)以及3个探测步骤。
图1B是根据一些实施例的从图1A的布局中再划分用于探针卡再使用的示例性探针卡划分布局。探针卡划分布局100b包括(划分)部分S1。每个部分S1都被重复6次以覆盖与图1A中的三个部分B1、B2和B3相同的集成电路管芯面积。每个部分S1都具有用于探针卡的相同测试接触图案(例如，焊盘图案)。(集成电路上的接触或焊盘包括诸如金属的导电材料并提供用于探针卡的电接触点)。
对于测试来说，管芯级对准标记102用于对准集成电路管芯，而部分级对准标记104用于将部分S1与探针卡对准。探针卡划分布局100b的每个部分S1的测试接触的数量限制在测试器引脚数规定内。
再划分测试面积有助于将测试引脚数保持在指定的测试器引脚数限制内，并且能够通过再使用相同的探针卡多次来进行针对大引脚数器件的有效晶圆级测试。对于再划分，可以添加伪焊盘以提供均匀的部分。例如，图1B中的6个部分S1中的一些集成电路区域可以包括伪图案以提供均匀的探针卡界面，从而对于部分S1再使用相同的探针卡。在图4A至图4B中进一步描述了伪焊盘的示例性实例。
此外，可以将每个探针卡划分布局的测试接触(诸如焊盘或凸块)限制在测试器引脚数内。减少区别探针卡划分部分的数量导致成本降低。例如，将图1A中的三个区别探针卡划分部分B1、B2和B3减少为图1B中的一个探针卡划分部分S1(再使用六次)。
利用探针卡划分布局100b测试集成电路管芯可具有1个探针卡、1次晶圆插入(到探针器设备中)以及6个探测步骤(再使用一个探针卡六次)。6个探测步骤包括：针对每一个部分S1移动和对准探针卡和集成电路管芯。由于探针卡成本相对较大，所以与要求3个探针卡的探针卡划分布局100a相比，针对多个部分S1再使用1个探针卡的探针卡划分布局100b可以节省成本。
图1C是根据一些实施例的从图1A的布局中再划分用于探针卡再使用的另一个示例性探针卡划分布局。探针卡划分布局100c包括多个部分S1和S2。在该实例中使用具有不同于部分S1的尺寸的部分S2，因为如果划分为图1B所示的部分S1，则不能适当测试包括在部分S2中的集成电路。在一些实施例中，部分S2的面积为部分S1的面积的多倍(例如，2倍)。
诸如图1C中的S1和S2的每个探针卡划分部分都具有指定的测试界面。例如，每个探针卡测试部分都具有用于电接触件的不同测试接触图案(布局)，其包括不同的位置或不可兼容的引脚类型，诸如电源、地或信号。诸如图1C中的S1和S2的每个探针卡划分部分都具有用于测试对准的指定对准标记104。将探针卡划分布局100c的每个划分S1或S2的测试接触的数量限制在测试器引脚数规定限制内。
利用探针卡划分布局100c测试集成电路管芯可具有2个探针卡、2次晶圆插入(到探针器设备中)以及5个探测步骤(再使用用于部分S1的一个探针卡4次以及再使用用于部分S2的另一探针卡1次)。5个探测步骤包括针对每一个部分S1移动和对准探针卡和集成电路管芯4次。由于探针卡成本相对较大，所以与要求3个探针卡的探针卡划分布局100a相比较，具有2个探针卡(再使用用于多个部分S1的1个探针卡)的探针卡划分布局100c可以节省成本。
通过使用上述探针卡再使用方案，可以以较少的制造成本利用减少数量的探针卡实施大引脚数IC测试。此外，由于探针卡数量的减少，可以减少晶圆插入时间(例如，加载和预加热)。即使图1B和图1C示出了探针卡划分布局的两个实例，也可以根据被测试集成电路、探针卡尺寸、成本等存在许多不同的划分布局。
图2A是根据一些实施例的再划分用于探针卡再使用的集成电路管芯的另一探针卡划分布局。探针卡划分布局200包括部分B4、B5和B6，这些部分具有用于测试对准的对准标记202。三个部分B4、B5和B6具有不同的形状和面积。管芯级对准标记102和部分级对准标记202用于测试对准。没有再划分探针卡划分布局，每个部分都要求不同的探针卡。利用探针卡划分布局200测试集成电路管芯可具有3个探针卡、3次晶圆插入(到探针器设备中)以及3个探测步骤。
对于再划分，部分B4被划分为两个部分S1，部分B5被划分为两个部分S2，以及部分B6被划分为四个部分S1和一个部分S2。每个部分都具有用于测试对准的对准标记104。在使用部分S1和S2再划分之后，利用再划分的探针卡划分布局测试集成电路管芯可具有2个探针卡、2次晶圆插入(到探针器设备中)以及9个探测步骤(再使用用于部分S1的一个探针卡六次以及再使用用于部分S2的另一探针卡三次)。在再划分之后，减少了测试成本，因为与再划分之前的3个探针卡相比，再划分的探针卡划分布局仅使用2个探针卡。
图2B是根据一些实施例的再划分用于探针卡再使用的图2A中的集成电路管芯的背侧探针卡划分布局。假设图2A中的集成电路管芯具有图2B所述的背侧201，则使用与图2A中的前侧再划分相同的部分再划分背侧探针卡划分布局。例如，将每个部分B4都划分为两个部分S1，以及将每个B5都划分为两个部分S2。在使用部分S1和S2进行再划分之后，利用再划分的探针卡划分布局测试背侧集成电路管芯可具有2个探针卡、2次晶圆插入(到探针器设备中)以及8个探测步骤(再使用用于部分S1的一个探针卡四次以及再使用用于部分S2的另一探针卡四次)。
用于背侧本身的测试成本在具有或不具有再划分的情况下是类似的，因为使用相同数量的探针卡(2个)，并且由于将用于图2A前侧的相同探针卡划分S1和S2再用于背侧，所以用于图2A中的前侧和图2B中的背侧的总测试成本减少，这是因为与再划分之前的3个探针卡(对应于B4、B5和B6)相比较，再划分的探针卡划分布局仅使用2个探针卡(对应于S1和S2)。
图3A是根据一些实施例的利用具有交错图案的探针卡划分布局测试示例性集成电路的第一步骤。探针卡划分布局300具有交错的部分1和部分2以及交错的部分3和部分4。管芯级对准标记102和部分级对准标记104有助于对准探针卡。将用于部分1的探针卡302用于在第一步骤中测试部分1。在图3B的第二步骤中，将用于部分1的相同探针卡302再用于测试部分2。部分1和部分2具有用于探针卡302的电接触件的相同尺寸和测试接触图案。作为实例，探针卡302对部分1和部分2的再使用可要求如以下在图4A至图4B所描述的伪焊盘插入。
在图3C的第三步骤中，使用用于部分3的不同探针卡304，因为部分3具有与部分1或部分2不同的用于电接触件的尺寸和/或测试接触图案。在图3D的第四步骤中，使用用于部分4的不同探针卡306，因为部分4具有与部分1、部分2和部分3不同的用于电接触件的尺寸和/或测试接触图案。通过图3A至图3D所示用于测试的示例性四步骤探针卡再使用方案，测试将具有3个探针卡、3次晶圆插入(到探针器设备中)和4个探测步骤。
图4A是根据一些实施例的交错探针卡划分布局中的示例性测试接触图案。部分1和部分2具有相同的尺寸(大小)但具有不同的测试接触图案。焊盘402在交错的部分1和部分2之间具有共同的焊盘位置(在每个部分中)。焊盘404在交错的部分1和部分2之间具有不同的焊盘位置(在每个部分中)。焊盘404的位置适合伪图案插入，因为它们没有相互重叠或干涉。
图4B是根据一些实施例的具有用于探针卡再使用的伪接触图案插入的图4A中的示例性测试接触图案。焊盘402与图4A中的相同。插入伪焊盘406以对于部分1和部分2具有均匀的测试接触图案。在集成电路中的伪焊盘插入之后，对于部分1和部分2可以再使用具有相同测试接触图案和尺寸的探针卡。
图4C是交错探针卡划分布局的另一示例性测试接触图案，其中，伪接触图案插入不可用。焊盘408在交错的部分3和部分4之间具有共同的位置(在每个部分中)。然而，部分3中的焊盘410和部分4中的焊盘412具有不适合伪图案插入的冲突位置，因为它们相互重叠或干涉。因此，用于探针卡再使用的伪图案插入不可用，并且将不同的探针卡用于部分3和部分4。
图5是根据一些实施例的相对于给定角度的旋转具有对称测试接触图案的示例性探针卡划分布局。用于集成电路管芯的探针卡划分布局的测试接触图案500包括：焊盘(接触)502和焊盘(接触)504。将接触图案500配置在分别用于焊盘502和焊盘504的两个接触图案中，它们相对于90°旋转对称。
具有用于焊盘502的接触图案的探针卡可用于在焊盘502上进行探测，然后，集成电路管芯可以旋转90°，并且可以将相同的探针卡再用于在具有相同接触图案的焊盘504上进行探测。因此，具有大引脚数的测试接触图案500的探针卡测试可以被配置为具有较少引脚数的两个接触图案(例如，分别用于焊盘502和504)并且通过旋转90°再使用用于两个接触图案的相同的探针卡。在其他实施例中，测试接触图案可以配置为相对于给定角度的旋转对称的两个以上的接触图案，其中，接触图案和引脚类型(例如，电源、地、信号等)在旋转之后保持相同。
根据一些实施例中，用于测试集成电路管芯的探针卡划分方法包括：提供具有第一数量的区别部分的第一探针卡划分布局。每个区别部分都使用用于测试的区别探针卡。第一探针卡划分布局被再划分为第二探针卡划分布局，第二探针卡划分布局具有第二数量的区别部分。第二数量小于第一数量。
根据一些实施例，一种探针卡划分布局包括：至少两个部分或至少两个接触图案；以及至少一个对准标记。第一探针卡用于测试至少两个部分的多个部分或者用于测试至少两个接触图案的多个接触图案。至少一个对准标记用于测试器对准。
根据一些实施例，用于测试集成电路管芯的探针卡划分方法包括：对于集成电路管芯的探针卡划分布局的至少一个部分提供测试接触图案。测试接触图案被配置为相对于特定角度的旋转对称的至少两个接触图案。提供具有至少两个接触图案的探针卡划分布局。
本领域的技术人员应该理解，存在许多本发明的实施例的变型例。尽管已经详细描述了实施例及其特征，但应该理解，在不背离实施例的主旨和范围的情况下，可以进行各种改变、替换和修改。此外，本申请的范围不用于限制于说明书所描述的工艺、机器、制造和物质组成、装置、方法和步骤的具体实施例。本领域的技术人员将从所公开的实施例中容易地意识到，根据本发明可以利用现有或稍后开发的执行与本文所描述对应实施例基本相同的功能或实现基本相同的结果的工艺、机器、制造和物质组成、装置、方法或步骤。
上面的方法实施例示出了示例性步骤，但这些步骤不要求以所示顺序来实施。根据发明的实施例的主旨和范围，可以根据需要添加、替换、改变顺序和/或删除步骤。组合不同权利要求和/或不同实施例的实施例在本发明的范围之内并且对于阅读过本发明的技术人员来说是显而易见的。

Claims (20)

1.一种用于测试集成电路管芯的探针卡划分的方法，包括：
提供所述集成电路管芯的第一探针卡划分布局，所述第一探针卡划分布局具有第一数量的区别部分，其中，每个区别部分都使用用于测试的区别探针卡；以及
将所述第一探针卡划分布局再划分为第二探针卡划分布局，所述第二探针卡划分布局具有第二数量的区别部分，使得所述第二数量小于所述第一数量。
2.根据权利要求1所述的方法，其中，所述第二探针卡划分布局具有相对于特定角度的旋转对称的测试接触图案。
3.根据权利要求1所述的方法，还包括：利用相同探针卡，所述相同探针卡用于测试在所述第二探针卡划分布局中的多个部分。
4.根据权利要求3所述的方法，其中，将所述相同探针卡用于测试所述第二探针卡划分布局中的所有部分。
5.根据权利要求1所述的方法，其中，所述第二探针卡划分布局具有部分区域的第一集合和部分区域的第二集合，其中，部分区域的第一集合与部分区域的第二集合交错分布。
6.根据权利要求5所述的方法，还包括：利用相同探针卡，所述相同探针卡用于测试所述部分区域的第一集合和所述部分区域的第二集合。
7.根据权利要求1所述的方法，还包括：在所述第二探针卡划分布局的至少一个部分中添加至少一个伪焊盘。
8.根据权利要求1所述的方法，其中，将所述第二探针卡划分布局的每个部分的测试接触的数量限制在测试器引脚数规定内。
9.根据权利要求1所述的方法，还包括：向所述第二探针卡划分布局的每个部分添加至少一个对准标记。
10.根据权利要求1所述的方法，还包括：将所述第二探针卡划分布局中的至少一个区别部分用于所述集成电路管芯的背侧探针卡划分布局。
11.一种探针卡划分布局，包括：
至少两个部分或至少两个接触图案；以及
至少一个对准标记，
其中，第一探针卡用于测试所述至少两个部分的多个部分或者用于测试所述至少两个接触图案的多个接触图案；并且
其中，所述至少一个对准标记用于测试器对准；并且，所述至少两个部分的第一部分集合即为第一探针卡划分布局，具有第一数量的区别部分，所述至少两个部分的第二部分集合即为第二探针卡划分布局，通过对所述第一探针卡划分布局再划分得到、且具有第二数量的区别部分，所述第二数量小于所述第一数量。
12.根据权利要求11所述的探针卡划分布局，其中，在所述探针卡划分布局包括至少两个部分的情况下，所述第一探针卡用于测试所述至少两个部分的多个部分。
13.根据权利要求11所述的探针卡划分布局，其中，第二探针卡用于测试所述至少两个部分的至少一个部分，并且所述第二探针卡的第二面积是所述第一探针卡的第一面积的多倍。
14.根据权利要求11所述的探针卡划分布局，其中，所述至少两个接触图案的多个接触图案相对于特定角度的旋转对称。
15.根据权利要求11所述的探针卡划分布局，其中，所述至少两个部分的第一部分集合与所述至少两个部分的第二部分集合中的所述区别部分交错分布，并且其中，所述第一探针卡用于测试所述第一部分集合并且第二探针卡用于测试所述第二部分集合。
16.根据权利要求15所述的探针卡划分布局，其中，所述第一探针卡和所述第二探针卡相同。
17.根据权利要求11所述的探针卡划分布局，其中，至少一个伪焊盘被添加至所述至少两个部分的至少一个部分。
18.根据权利要求11所述的探针卡划分布局，其中，所述第一探针卡用于测试集成电路管芯的背侧。
19.根据权利要求11所述的探针卡划分布局，其中，所述探针卡划分布局的每个部分的测试接触的数量被限制在测试器引脚数规定内。
20.一种用于测试集成电路管芯的探针卡划分方法，包括：
将所述测试接触图案提供给所述集成电路管芯的探针卡划分布局的至少一个部分，其中，所述集成电路管芯被划分为第一探针卡划分布局，所述第一探针卡划分布局具有第一数量的区别部分，并且，所述第一探针卡划分布局被再划分得到第二探针卡划分布局，所述第二探针卡划分布局具有第二数量的区别部分，所述第二数量小于所述第一数量；
将所述测试接触图案配置为相对于特定角度的旋转对称的至少两个接触图案；以及
提供具有所述至少两个接触图案的探针卡划分布局。
CN201210031862.1A 2011-10-14 2012-02-13 探针卡划分方案 Active CN103048499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/273,633 US8836363B2 (en) 2011-10-14 2011-10-14 Probe card partition scheme
US13/273,633 2011-10-14

Publications (2)

Publication Number Publication Date
CN103048499A CN103048499A (zh) 2013-04-17
CN103048499B true CN103048499B (zh) 2015-11-25

Family

ID=48061213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210031862.1A Active CN103048499B (zh) 2011-10-14 2012-02-13 探针卡划分方案

Country Status (2)

Country Link
US (2) US8836363B2 (zh)
CN (1) CN103048499B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102600623B1 (ko) 2017-02-08 2023-11-08 삼성전자주식회사 프로브 카드 어셈블리
US11099228B2 (en) * 2017-03-09 2021-08-24 Advantest Corporation Test system and method
US10241146B2 (en) 2017-05-01 2019-03-26 Advantest Corporation Test system and method
CN108535519B (zh) * 2018-04-23 2020-11-24 上海华虹宏力半导体制造有限公司 半导体芯片测试探针卡及测试系统和测试方法
CN109738789B (zh) * 2019-01-02 2021-09-21 深圳市大族数控科技股份有限公司 飞针测试机测试方法、装置、飞针测试机及存储介质
CN111834757B (zh) * 2020-08-07 2021-12-31 中车大连机车车辆有限公司 一种连接器检测装置
CN112667971B (zh) * 2021-03-16 2021-06-01 杭州长川科技股份有限公司 电平误差校正方法、装置、计算机设备和存储介质
CN113075430B (zh) * 2021-03-30 2023-03-31 云谷（固安）科技有限公司 针卡结构和测试设备
CN115112929A (zh) * 2022-06-30 2022-09-27 上海泽丰半导体科技有限公司 混合型探针卡的制作方法及探针卡

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628127B2 (en) * 1999-07-22 2003-09-30 Mitsubishi Denki Kabushiki Kaisha Probe card for testing semiconductor integrated circuit and method of manufacturing the same
US6639420B1 (en) * 2002-10-08 2003-10-28 Taiwan Semiconductor Manufacturing Company Common probe card for flip-chip devices
CN1150605C (zh) * 1997-11-18 2004-05-19 三星电子株式会社 测试ic芯片的探针卡
US7459925B1 (en) * 2007-11-12 2008-12-02 Nanya Technology Corp. Probe card
CN101889338A (zh) * 2007-10-08 2010-11-17 Amst株式会社 用于晶圆测试的方法以及用于该方法的探针卡

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119235A (ja) * 1988-10-28 1990-05-07 Matsushita Electric Ind Co Ltd プローブ装置
JPH03185847A (ja) * 1989-12-15 1991-08-13 Toshiba Corp ユニバーサルプローブカード
JP3293995B2 (ja) * 1994-03-10 2002-06-17 株式会社東芝 プロ−ビング装置およびプロ−ビング方法
GB2292637B (en) * 1994-08-24 1998-07-22 Nec Corp Semiconductor device
US5736850A (en) * 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
JP3135825B2 (ja) * 1995-09-27 2001-02-19 株式会社東芝 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
JP2874682B2 (ja) * 1997-03-12 1999-03-24 日本電気株式会社 半導体装置
US5959461A (en) * 1997-07-14 1999-09-28 Wentworth Laboratories, Inc. Probe station adapter for backside emission inspection
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
JP2005136302A (ja) 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
US7230437B2 (en) * 2004-06-15 2007-06-12 Formfactor, Inc. Mechanically reconfigurable vertical tester interface for IC probing
US7154285B2 (en) * 2004-09-30 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for providing PCB layout for probe card
US20070210817A1 (en) * 2005-12-30 2007-09-13 Intel Corporation Partitioned multi-die wafer-sort probe card and methods of using same
US8248091B2 (en) * 2006-10-20 2012-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal array type probe card design for semiconductor device testing
US7535239B1 (en) * 2006-12-14 2009-05-19 Xilinx, Inc. Probe card configured for interchangeable heads
JP5490425B2 (ja) * 2009-02-26 2014-05-14 ラピスセミコンダクタ株式会社 半導体チップの電気特性測定方法
TWI399547B (zh) * 2009-07-22 2013-06-21 King Yuan Electronics Co Ltd 具同心圓探針座之半導體測試設備
US8901747B2 (en) * 2010-07-29 2014-12-02 Mosys, Inc. Semiconductor chip layout

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150605C (zh) * 1997-11-18 2004-05-19 三星电子株式会社 测试ic芯片的探针卡
US6628127B2 (en) * 1999-07-22 2003-09-30 Mitsubishi Denki Kabushiki Kaisha Probe card for testing semiconductor integrated circuit and method of manufacturing the same
US6639420B1 (en) * 2002-10-08 2003-10-28 Taiwan Semiconductor Manufacturing Company Common probe card for flip-chip devices
CN101889338A (zh) * 2007-10-08 2010-11-17 Amst株式会社 用于晶圆测试的方法以及用于该方法的探针卡
US7459925B1 (en) * 2007-11-12 2008-12-02 Nanya Technology Corp. Probe card

Also Published As

Publication number Publication date
US20140354322A1 (en) 2014-12-04
US9513332B2 (en) 2016-12-06
US8836363B2 (en) 2014-09-16
US20130093452A1 (en) 2013-04-18
CN103048499A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
CN103048499B (zh) 探针卡划分方案
KR102474252B1 (ko) 충진재 셀들, 탭 셀들, 디캡 셀들, 스크라이브 라인들, 및／또는 더미 충진, 그리고 이들을 포함하는 제품 ｉｃ 칩들의 용도와는 달리 사용되는 부위들에의 ｉｃ 테스트 구조들 및／또는 전자 비임 타깃 패드들의 편의적 배치
CN103887193B (zh) 用于三维集成电路测试的装置
CN102520332B (zh) 晶圆测试装置及方法
US9448285B2 (en) Method and apparatus of wafer testing
US20080148208A1 (en) Method for improving a printed circuit board development cycle
CN102169870A (zh) 半导体装置和穿通电极测试方法
CN102214552A (zh) 一种用于多site并行测试的site良率统计方法
CN103630824B (zh) 芯片同测系统
CN103794597A (zh) 可选择连接或断开待测目标芯片的测试方法
KR100891328B1 (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
US20120104387A1 (en) Four-Terminal Metal-Over-Metal Capacitor Design Kit
TWI483328B (zh) 半導體裝置的測試方法
CN103308840B (zh) 晶圆可接受测试方法
JP2008071999A (ja) 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
US7573276B2 (en) Probe card layout
CN101303391A (zh) 流水线测试设备及方法
CN102662092A (zh) 晶圆测试装置及方法
CN108828382A (zh) 多芯片集成测试方法
CN105067984B (zh) 利用测试数据恢复tsk系列探针台map的方法
CN203720217U (zh) 具有跳线结构的探针卡
CN102023236A (zh) 测试结构及测试方法
KR100674938B1 (ko) 멀티칩 테스트용 프로브 카드
CN209432867U (zh) 可变探针芯片测试底座
CN100417946C (zh) 用于半导体测试板的防止噪声干扰的探针结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant