KR20070063935A - 반도체 웨이퍼의 테스트 샷 맵핑방법 - Google Patents

반도체 웨이퍼의 테스트 샷 맵핑방법 Download PDF

Info

Publication number
KR20070063935A
KR20070063935A KR1020050124326A KR20050124326A KR20070063935A KR 20070063935 A KR20070063935 A KR 20070063935A KR 1020050124326 A KR1020050124326 A KR 1020050124326A KR 20050124326 A KR20050124326 A KR 20050124326A KR 20070063935 A KR20070063935 A KR 20070063935A
Authority
KR
South Korea
Prior art keywords
test
shot
wafer
sizes
map
Prior art date
Application number
KR1020050124326A
Other languages
English (en)
Inventor
김양기
이준영
김중현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050124326A priority Critical patent/KR20070063935A/ko
Publication of KR20070063935A publication Critical patent/KR20070063935A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

프로브 카드와 전기적으로 연결되는 반도체 웨이퍼상의 다이에 대한 전기적 특성검사를 위한 테스트 샷 맵을 자동으로 생성하는 방법을 개시한다. 본 발명의 테스트 샷 맵핑 방법은 먼저, 상기 프로브 카드에 대한 정보를 입수한 다음 실질 X 및 Y 사이즈 및 물리적인 X 및 Y 사이즈를 입력한다. 상기 웨이퍼상의 상기 다이를 머지테스트, 싱글 테스트 또는 머지와 싱글의 혼용 테스트를 할 것인지 선택하고, 상기 실질 X 및 Y 사이즈에 근거하여 물리적인 어드레스 맵핑하며, 상기 물리적인 X 및 Y 사이즈에 근거하여 스크램블 어드레스 맵핑한다. 웨이퍼 맵을 형성하여 X 및 Y 기준 좌표를 설정하고, X 및 Y 기준 좌표로부터 샷의 X 및 Y 사이즈를 맵핑하며, 상기 웨이퍼상의 다이에 대하여 테스트 샷 어드레스를 맵핑하여 테스트 샷 맵을 생성한다.

Description

반도체 웨이퍼의 테스트 샷 맵핑방법{Test shot mapping method of semiconductor wafer}
도 1a 및 도 1b는 종래의 반도체 웨이퍼의 테스트 샷 맵핑방법을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 반도체 웨이퍼의 테스트 샷 맵핑방법을 설명하기 위한 플로우 챠트이다.
도 3은 본 발명의 테스트 샷 맵핑방법에 있어서, 물리적 어드레스 및 스크램블 어드레스의 크기를 보여주는 도면이다.
도 4는 본 발명의 테스트 샷 맵핑방법에 있어서, 물리적 어드레스에 의해 맵핑된 기본 맵을 보여주는 도면이다.
도 5는 본 발명의 테스트 샷 맵핑방법에 있어서, 스크램블 어드레스에 의해 맵핑된 기본 맵을 보여주는 도면이다.
도 6은 본 발명의 테스트 샷 맵핑방법에 있어서, 실질 웨이퍼의 샷 맵핑을 보여주는 도면이다.
도 7은 본 발명의 테스트 샷 맵핑방법에 의해 맵핑된 웨이퍼를 보여주는 도면이다.
본 발명은 반도체 웨이퍼 테스트 방법에 관한 것으로서, 보다 구체적으로는 테스트 샷 맵을 자동적으로 생성하는 테스트 샷 맵핑방법에 관한 것이다.
일반적으로 반도체 소자는 반도체 웨이퍼를 제조하는 공정, 상기 반도체 웨이퍼에 다수개의 단위 반도체 칩을 제조하는 공정, 반도체 칩의 불량여부를 판별하는 반도체 칩의 전기적 검사(Electrical Die sorting test) 공정, 양품의 반도체 칩을 패키징하는 공정, 패키징된 반도체 칩을 최종적으로 테스트하는 공정 등 일련의 반도체 제조공정을 거쳐 완성되어진다. EDS 검사공정은 웨이퍼상에 형성된 반도체 칩이 전기적으로 양호한 상태 또는 불량 상태인가를 판별하기 위한 공정으로서, 웨이퍼상의 반도체 칩에 전기적 신호를 인가시켜 불량을 판단하는 검사장치를 이용한다. 이러한 검사장치는 전기적 신호를 발생기키는 테스터와, 테스터로부터 전기적 신호를 반도체 칩상에 형성된 전극에 보내기 위하여 복수개의 니들이 부착되어 있는 프로브 카드를 구비한다.
이러한 검사장치의 프로브 카드의 니들과 웨이퍼가 접촉하고, 테스터로부터 발생한 전기적 신호가 프로브 카드를 통해 웨이퍼에 전달되며, 웨이퍼로부터 전기적 신호가 프로브 카드를 통해 테스터로 전달된다. 테스터는 프로브 카드를 통해 상기 웨이퍼로부터 전달된 전기적 신호를 분석하여 웨이퍼의 불량여부를 판별하게 된다. 웨이퍼상의 불량이 발생된 반도체 칩은 웨이퍼상에서 표시되거나 또는 컴퓨터 파일 형태의 그래픽 데이터로 표시되는 웨이퍼 맵으로 웨이퍼 제조공정에서의 불량상태를 기록으로 보전하게 된다. 따라서, 불량이 발생된 반도체 칩은 다이공정을 거쳐 폐기처분되어 반도체 패키지로 조립되지 않는다.
도 1a 및 도 1b는 종래의 반도체 웨이퍼의 테스트 샷 맵을 형성하는 방법을 설명하기 위한 도면이다. 도 1a은 물리적인 어드레스(physical address)에 대한 맵을 도시한 것이고, 도 1b는 스크램블 어드레스(scramble address)에 대한 맵을 도시한 것이다. 도 1a 및 도 1b에서, 18.1과 18.2, 59.1과 59.2, 15,1과 15.2 그리고 100.1과 100.2 등과 같은 숫자는 머지 어드레스(merge address)를 나타내며, 20, 23, 54, 47 및 120 등과 같은 숫자는 싱글 어드레스를 나타낸다. 이때, 물리적 사이즈는 16*19이다.
도 1a 및 도 1b를 참조하면, 사용자는 테스트를 위한 샷어드레스를 정보를 입수하고, 수동적으로 물리적 어드레스에 대하여 맵핑한다. 이어서, 수동적으로 스크램블된 어드레스에 대한 맵을 작성하고, 실제 테스트 맵과 동일하게 샷 맵을 작성하여 테스트 샷 맵을 생성한다. 테스트 샷 맵에 대한 파일은 하기와 같다.
여기에서, PCAX 와 PCAY 는 각각 스크램블된 어드레스에 따라 맵핑된 X 및 Y 어드레스를 나타내고, XPOS 와 YPOS 는 스크램블 되기 이전의 물리적 어드레스에 따라 맵핑된 X 및 Y 어드레스를 나타낸다. 또한, DDT(dual die test)는 샷 어드레스가 머지 어드레스 또는 싱글 어드레스인가를 나타내는 것으로서, "1" 은 머지 어드레스를 나타내고 "0" 은 싱글 어드레스를 나타낸다. "90, 86, 87"등은 EDS검사결과 반도체 칩이 불량이 발생되었음을 나타내는 것으로서, 반도체 칩의 불량 유형을 나타낸다.
PCAX : 5,7,1,3,0,0,5,3,5,7,1,1,3,4,5,5,3,6,5,1,2,6,2,2,4 .... #
PCAY : 9,9,8,8,8,7,8,7,7,7,7,6,2,2,1,1,2,0,1,0,5,4,0,6,5,6 .. #
XPOS : 3,5,6,9,10,11,3,5,6,7,9,10,11,3,4,5,7,9,11,12,3,4, ... #
YPOS : 0,0,0,0,0,0,1,1,1,1,1,1,1,2,2,2,2,2,2,2,3,3,3,3,3, ... #
DDT : 1,0,0,0,0,1,1,0,0,1,0,0,1,0,0,1,1,1,0,0,0,1,0,1,0,0... #
SAM : 0389,003#
S001 : b022030 1CFBFFFFBFBFBFDFEFF7FBFDFDFCFDFBF3E70#
S002 : b032030 E3E7EFEFCFCFC7E3F1F8FC7E7E7F7FFFEF980#
종래에는 사용자가 샷 어드레스에 대한 정보 등을 입수하여 수동으로 스크램블 어드레스에 대한 맵을 형성하여 테스트 샷 맵을 형성하였기 때문에, 샷 어드레스가 복잡하고 다양하게 구성되는 경우에는 테스트 샷 맵을 작성하는 데 많은 시간과 노력이 소요될 뿐만 아니라 디버그하는 데에도 상당한 어려움이 있었다.
이를 해결하기 위하여, 로직 프로그램을 이용하여 자동으로 테스트 샷 맵을 생성하는 방법에 제안되었다. 그러나 자동 생성방법은 일정 포맷을 갖는 단순한 샷 어드레스 및 모양에 대해서만 구현되었기 때문에, 다양한 샷 어드레스나 다양한 샷 모양에 대하여는 자동으로 테스트 샷 맵을 작성하기 어려웠다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 다양한 샷 어드레스 및 다양한 샷 모양에 대하여 자동으로 테스트 샷 맵의 생성이 가능한 테스트 샷 맵핑방 법을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명은 프로브 카드와 전기적으로 연결되는 웨이퍼상의 다이에 대한 전기적 특성검사를 위한 테스트 샷 맵핑방법을 구비한다. 상기 테스트 샷 맵핑방법은 상기 프로브 카드에 대한 정보를 입수한 다음 실질 X 및 Y 사이즈 및 물리적인 X 및 Y 사이즈를 입력한다. 이어서, 상기 웨이퍼상의 상기 다이를 머지테스트, 싱글 테스트 또는 머지와 싱글의 혼용 테스트를 할 것인지 선택하고, 상기 실질 X 및 Y 사이즈에 근거하여 물리적인 어드레스 맵핑하며, 상기 물리적인 X 및 Y 사이즈에 근거하여 스크램블 어드레스 맵핑한다. 다음, 웨이퍼 맵을 형성하여 X 및 Y 기준 좌표를 설정하고, X 및 Y 기준 좌표로부터 샷의 X 및 Y 사이즈를 맵핑하며, 실질 웨이퍼상의 다이에 대하여 테스트 샷 어드레스를 맵핑하여 테스트 샷 맵을 생성한다.
상기 실질 X 및 Y 사이즈는 실질 웨이퍼의 X 및 Y 사이즈를 나타내고, 상기 물리적인 X 및 Y 사이즈는 테스트 샷의 X 및 Y 사이즈를 나타낸다.
상기 테스트 샷 맵을 형성한 다음 테스트 샷 맵에 대한 파일을 생성한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서 의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2는 본 발명의 실시예에 따른 반도체 웨이퍼의 테스트 샷 맵을 생성하는 방법을 설명하기 위한 플로우 챠트이다. 도 3은 테스트 샷 맵을 생성하기 위한 웨이퍼의 실질 사이즈(real size) 및 샷의 물리적 사이즈(physical size)를 보여주는 도면이다. 도 4 및 도 5는 기본 맵 및 스크램블된 맵을 보여주는 도면이고, 도 6 및 도 7은 실질 웨이퍼에 형성된 샷 맵을 보여주는 도면이다.
도 2를 참조하면, 먼저 웨이퍼상에 제작된 반도체 칩의 전극단자들과 전기적으로 접촉되어 반도체 칩의 전기적인 특성을 검사하기 위한 프로브 카드(P/C)에 대한 정보를 입수한다(10). 프로브 카드(P/C)에 대한 정보는 프로브 카드의 크기 또는 스크램블 정보 등을 말한다. 테스터의 테스트 순서는 프로브 카드의 테스트 순서대로 정렬되어 있지 않고 임의의 정해진 순서로 정렬되어 있는데, 이와 같이 테스터의 테스트 순서와 프로브 카드의 테스트 순서의 꼬여진 정도를 나타내는 것을 스크램블 정보라 한다.
실질 X 및 Y 사이즈를 입력하고(15), 이어서 물리적인 X 및 Y 사이즈를 입력한다(20). 여기서, 실질 사이즈란 테스트 샷 맵을 형성하기 위한 실질 웨이퍼의 사이즈를 의미하는 것으로, 예를 들어 도 3에서와 같이 파라미터는 X 및 Y 이고, 파라미터 X 및 Y에 대한 사이즈는 각각 16 및 19이며, 총 테스트할 반도체 칩은 234개이다. 또한, 물리적인 사이즈란 실질 웨이퍼의 전기적인 특성을 검사하기 위한 테스터의 사이즈를 의미하는 것으로, 예를 들어 도 3에서와 같이 파라미터는 X 및 Y 이고, 각 파라미터 X 및 Y 에 대한 사이즈는 각각 16 및 19이며, 총 테스트 가능한 반도체 칩은 144개이다.
이어서, 기본 맵을 형성하기 위한 다이 테스트방식을 선택한다(25). 즉, 웨이퍼상의 반도체 칩 즉, 다이를 2개씩 머지하여 테스트하는 머지 테스트, 다이를 하나씩 테스트하는 싱글 테스트 또는 머지 및 싱글의 혼용 테스트를 할 것인지를 선택한다.
다이 테스트 방식을 선택한 다음, 상기 선택된 방식으로 기본 맵을 형성한다(30). 기본 맵은 물리적인 어드레스 방식으로 맵핑한다. 여기서, 물리적인 어드레스란 테스트 샷 맵을 형성하기 위한 실질 웨이퍼의 X 및 Y 어드레스를 의미하는 것으로서, 웨이퍼상에 배열된 순서대로 맵핑하기 위한 어드레스이다. 해당하는 다이가 머지 다이, 싱글 다이 또는 사용되지 않는 다이인지를 선택하여 상기 단계 15에서 입력된 실질 X 및 Y 사이즈에 근거하여 기본 맵을 형성한다. 따라서, 도 4에 도시된 바와 같이, 웨이퍼상에 배열된 순서대로 해당하는 다이가 머지다이, 싱글다이 또는 사용되지 않는 다이인지 맵핑하게 된다.
물리적인 어드레스로 맵핑한 다음, 스크램블 어드레스로 맵핑한다 (35). 스크램블 어드레스란 웨이퍼상의 다이 배열 순서와는 무관하게 테스터의 X 및 Y 어드레스를 의미하는 것으로서, 테스터의 테스트순서대로 맵핑하기 위한 어드레스이다. 상기 단계 20에서 입력된 물리적인 X 및 Y 사이즈에 근거하여 도 5에 도시된 바와 같이 맵핑한다.
도 6과 같이 실질 웨이퍼에 대한 테스트 샷 맵을 예를 들어 100x100의 디폴 트로 설정하고(40), 실질 웨이퍼에서의 X 및 Y 기준 좌표를 설정하며(45), 각 기준 좌표로부터 각 샷(a, b)에 대한 X 및 Y 사이즈를 맵핑한다(50). 이어서, 도 7과 같이 실질 웨이퍼상의 반도체 칩에 대한 실질 테스트 샷 어드레스를 맵핑시켜 테스트 샷 맵을 작성한다(55). 이때, 샷(a)에 대하여 맵핑한 다음, 샷(b)에 대한 맵핑을 수행한다. 이와 같이 맵핑동작을 완료한 다음 파일을 생성하면(50) (표 1)에서와 같이 맵핑된 결과가 얻어진다.
이상에서 자세히 설명한 바와 같이, 본 발명의 테스트 샷 맵핑방법은 반도체 웨이퍼에 대한 전기적 특성검사를 하기 위한 테스트 샷 맵을 다양한 샷 어드레스 및 다양한 샷에 대하여 자동으로 생성하는 것이 가능하므로, 작업시간 및 디버그 시간 등을 단축시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (4)

  1. 프로브 카드와 전기적으로 연결되는 웨이퍼상의 다이에 대한 전기적 특성검사를 위한 테스트 샷 맵핑방법에 있어서,
    상기 프로브 카드에 대한 정보를 입수하는 단계;
    실질 X 및 Y 사이즈 및 물리적인 X 및 Y 사이즈를 입력하는 단계;
    상기 웨이퍼상의 상기 다이를 머지테스트, 싱글 테스트 또는 머지와 싱글의 혼용 테스트를 할 것인지 선택하는 단계;
    상기 실질 X 및 Y 사이즈에 근거하여 물리적인 어드레스 맵핑하는 단계;
    상기 물리적인 X 및 Y 사이즈에 근거하여 스크램블 어드레스 맵핑하는 단계;
    웨이퍼 맵을 형성하여 X 및 Y 기준 좌표를 설정하는 단계;
    X 및 Y 기준 좌표로부터 샷의 X 및 Y 사이즈를 맵핑하는 단계; 및
    상기 웨이퍼상의 다이에 대하여 테스트 샷 어드레스를 맵핑하여 테스트 샷 맵을 생성하는 단계를 포함하는 반도체 웨이퍼의 테스트 샷 맵핑방법.
  2. 제 1 항에 있어서, 상기 실질 X 및 Y 사이즈는 실질 웨이퍼의 X 및 Y 사이즈를 나타내고, 상기 물리적인 X 및 Y 사이즈는 테스트 샷의 X 및 Y 사이즈를 나타내는 것을 특징으로 하는 반도체 웨이퍼의 테스트 샷 맵핑방법.
  3. 제 1 항에 있어서, 상기 테스트 샷 맵을 형성한 다음 테스트 샷 맵에 대한 파일을 생성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 테스트 샷 맵핑방법.
  4. 제 1 항에 있어서, 상기 프로브 카드에 대한 정보는 프로브 카드의 크기 및 스크램블 정도를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 테스트 샷 맵핑방법.
KR1020050124326A 2005-12-16 2005-12-16 반도체 웨이퍼의 테스트 샷 맵핑방법 KR20070063935A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050124326A KR20070063935A (ko) 2005-12-16 2005-12-16 반도체 웨이퍼의 테스트 샷 맵핑방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124326A KR20070063935A (ko) 2005-12-16 2005-12-16 반도체 웨이퍼의 테스트 샷 맵핑방법

Publications (1)

Publication Number Publication Date
KR20070063935A true KR20070063935A (ko) 2007-06-20

Family

ID=38363776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124326A KR20070063935A (ko) 2005-12-16 2005-12-16 반도체 웨이퍼의 테스트 샷 맵핑방법

Country Status (1)

Country Link
KR (1) KR20070063935A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8711348B2 (en) 2010-06-04 2014-04-29 Samsung Electronics Co., Ltd. Method of inspecting wafer
WO2016021778A1 (ko) * 2014-08-08 2016-02-11 에스케이하이닉스 주식회사 웨이퍼 처리 시스템 및 이를 이용한 웨이퍼 처리 방법
KR20210058392A (ko) 2019-11-14 2021-05-24 주식회사 씨케이엘 프로브 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8711348B2 (en) 2010-06-04 2014-04-29 Samsung Electronics Co., Ltd. Method of inspecting wafer
US8976348B2 (en) 2010-06-04 2015-03-10 Samsung Electronics Co., Ltd. Wafer inspection system
WO2016021778A1 (ko) * 2014-08-08 2016-02-11 에스케이하이닉스 주식회사 웨이퍼 처리 시스템 및 이를 이용한 웨이퍼 처리 방법
US10026632B2 (en) 2014-08-08 2018-07-17 SK Hynix Inc. Wafer processing system and wafer processing method using same
KR20210058392A (ko) 2019-11-14 2021-05-24 주식회사 씨케이엘 프로브 장치

Similar Documents

Publication Publication Date Title
CN108519550B (zh) 集成电路晶圆测试优化方法
EP1149385B1 (en) Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation
CN109524055B (zh) 基于soc ate定位存储器失效位的方法及测试系统
US7114110B2 (en) Semiconductor device, and the method of testing or making of the semiconductor device
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
CN108807212A (zh) 晶圆测试方法及晶圆测试装置
JP2001210685A5 (ko)
CN109686679A (zh) 制造半导体封装的方法
KR101199771B1 (ko) 모드별 논리적 어드레스를 설정하는 반도체 메모리 테스트장치 및 방법
JP2004150840A (ja) 半導体集積回路の不良解析装置、システムおよび検出方法
US7257753B2 (en) Semiconductor testing apparatus
CN102662092A (zh) 晶圆测试装置及方法
KR20110075356A (ko) 반도체 장치 및 이의 프로브 테스트 방법
KR20070063935A (ko) 반도체 웨이퍼의 테스트 샷 맵핑방법
CN112420535A (zh) 一种芯片制作方法及系统
JP2004117340A (ja) 一つのハンドラに二つ以上のテストボードを有するテスト装備及びそのテスト方法
US20120150478A1 (en) Method of testing an object and apparatus for performing the same
US20160161556A1 (en) Defect isolation methods and systems
JP2006191113A (ja) テストタイムを短縮できるマルチチップパッケージ
CN101165502B (zh) 测试仪同测方法
US20070124628A1 (en) Methods of memory bitmap verification for finished product
CN113505563A (zh) 一种探针台map生成方法及系统
US8037089B2 (en) Test system
KR20140042326A (ko) Ｐｃｂ 전기검사 시스템 및 그 방법
US5938785A (en) Automatically determining test patterns for a netlist having multiple clocks and sequential circuits

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination