JP2002022773A - 測定機器及びオシロスコープ - Google Patents

Abstract

(57)【要約】 【課題】 不感時間を短縮し、異常検出の確率を高め、
メモリ長を容易に拡張できるようにする。 【解決手段】 前置増幅器モジュール２１０は、被測定
アナログ信号を受けて増幅し、デジタイザ・モジュール
２２０は、アナログ信号のサンプルを表す２進データの
ストリームを発生する。プロセッサ・モジュール２３
０、２４０は、２進データ・ストリームを受けて、２進
データのストリームの異なる部分に対する異なるトリガ
判定基準に基づいて複数のトリガ信号を発生する。取込
みメモリ・モジュール２６０は、２進データのストリー
ム及びトリガ信号を受け、トリガ信号に応答して２進デ
ータの少なくとも一部を蓄積する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、デジタル
・オシロスコープの如き測定機器に関し、特に、オシロ
スコープなどのデジタル測定機器用の新規なアーキテク
チャに関する。

【０００２】

【従来の技術】最新のデジタル・オシロスコープは、一
般に、デジタル・ストレージ・オシロスコープ（ＤＳ
Ｏ）又はデジタル・フォスファ・オシロスコープ（ＤＰ
Ｏ）と呼ばれている。いずれの形式のオシロスコープに
おいても、このアーキテクチャの主な特徴は、被試験ア
ナログ信号を高速の一連のデジタル・サンプルに変換す
るＡ／Ｄ（アナログ・デジタル）変換器と、これらサン
プルをメモリに転送するデマルチプレクサと、こららサ
ンプルを蓄積する循環型取込みメモリ・アレイ（配列）
とを用いることである。システム・マイクロプロセッサ
を用いて、取込みメモリから波形サンプルを読み出し、
これらサンプルを表示用に処理している。

【０００３】

【発明が解決しようとする課題】これらオシロスコープ
は、現在まで合理的に適切に動作してきたが、かかる構
成には欠点があることが認められている。かかる欠点の
１つは、上述の従来の取込みメモリの設計では、技術コ
ストが比較的に高価あり、拡張が困難であるという傾向
にある。例えば、デマルチプレクサ集積回路は、速いデ
ータ入力レートを、現在のメモリ・チップの動作限界と
両立性のある遅い書込みレートに低減できなければなら
ない。さらに、可能な最長メモリ長は、デマルチプレク
サ・チップのアドレス・ラインの数により制限された。

【０００４】第２の欠点は、従来のオシロスコープがデ
ータ取込みを行う方法に存在する。すなわち、トリガが
検出されるまで、循環形式（重ね書き形式）で、データ
をデータ取込みメモリに書き込んでいる。その後、ポス
ト・トリガ事象の検出に応答して、外部プロセッサが取
込みメモリから波形データを読み出すまで、書込み処理
を停止する。データを読み出した後、取込みメモリは、
再び、データ受信状態にされ、次のトリガ事象に応答す
る。特に、この欠点は、表示のために、波形を読出し且
つ処理するので、非常に大量のシステム・ソフトウェア
がオーバーヘッドになる（即ち、処理時間が非常にかか
る）という事実に基づく。波形サンプルを処理するのに
必要な特定のアルゴリズムに応じて、被試験波形の異常
が検出できないという非常に長期間の「デッド・タイム
（不感時間）」が生じる。

【０００５】従来のデジタル・オシロスコープの第３の
欠点は、メモリ長を容易に拡張できないことである。あ
る程度のメモリ拡張はできるが、各メモリ拡張は、取込
みボード上でメモリ集積回路に利用できる空間量と、上
述の如く、デマルチプレクサ集積回路のメモリ・アドレ
スの能力とで制限される。よって、取込みメモリの大幅
な拡張は、著しい開発成果がなければ、不可能であっ
た。

【０００６】したがって、本発明は、不感時間を短縮
し、異常を検出できる確率を高め、メモリ長を容易に拡
張できる新規なアーキテクチャを用いた測定機器及びオ
シロスコープを提供するものである。

【０００７】

【課題を解決するための手段】本発明の第１の観点によ
れば、本発明の測定機器は；被測定アナログ信号を受
け、増幅する前置増幅器モジュール（２１０）と；アナ
ログ信号のサンプルを表す２進データのストリームを発
生するデジタイザ・モジュール（２２０）と；２進デー
タ・ストリームを受けて、この２進データのストリーム
に応答してトリガ信号を発生する際、２進データのスト
リームの異なる部分に対する異なるトリガ判定基準に基
づいて複数のトリガ信号を発生できるプロセッサ・モジ
ュール（２３０、２４０）と；２進データのストリーム
を受信し、トリガ信号を受信し、トリガ信号に応答して
２進データの少なくとも一部を蓄積する取込みメモリ・
モジュール（２６０）とを具え；これら前置増幅器モジ
ュール、デジタイザ・モジュール、プロセッサ・モジュ
ール及び取込みメモリ・モジュールがチャネルを形成
し；これらデジタイザ・モジュール、プロセッサ・モジ
ュール及び取込みメモリ・モジュールの間に結合され、
チャネルにおける２進データの伝送を行うリボン・ケー
ブル（３１０）を更に具えている。本発明の第２の観点
によれば、本発明の測定機器は、被測定アナログ信号を
受け、増幅する前置増幅器モジュール（２１０）と；ア
ナログ信号のサンプルを表す２進データのストリームを
発生するデジタイザ・モジュール（２２０）と；２進デ
ータを受け、この２進データに応答して第１トリガ信号
を発生する第１プロセッサ・モジュール（２３０）と；
２進データのストリームを受け、第１トリガ信号を受
け、この第１トリガ信号に応答して２進データの少なく
とも一部を蓄積する第１取込みメモリ・モジュール（２
６０））と；２進データのストリームを受け、第１トリ
ガ信号と異なるトリガ判定基準に基づいて第２トリガ信
号を発生する第２プロセッサ・モジュール（２４０）
と；２進データのストリームを受け、第２トリガ信号を
受け、この第２トリガ信号に応答して２進データのスト
リームの少なくとも第２部分を蓄積する第２取込みメモ
リ・モジュールとを具え；これら前置増幅器モジュー
ル、デジタイザ・モジュール、第１及び第２プロセッサ
・モジュール、並びに第１及び第２取込みメモリ・モジ
ュールが単一のチャネルを形成し；これらデジタイザ・
モジュール、第１及び第２プロセッサ・モジュール、並
びに第１及び第２取込みメモリ・モジュールの間に結合
され、チャネルにおける２進データのストリームを伝送
するリボン・ケーブル（３１０）を更に具えている。本
発明の第３の観点によれば、本発明のオシロスコープ
は、被測定アナログ信号を受け、増幅する前置増幅器モ
ジュール（２１０）と；アナログ信号のサンプルを表す
２進データのストリームを発生するデジタイザ・モジュ
ール（２２０）と；２進データを受け、この２進データ
に応答して第１トリガ信号を発生する第１プロセッサ・
モジュール（２３０）と；２進データのストリームを受
け、第１トリガ信号を受け、この第１トリガ信号に応答
して２進データの少なくとも一部を蓄積する第１取込み
メモリ・モジュール（２６０））と；２進データのスト
リームを受け、第１トリガ信号と異なるトリガ判定基準
に基づいて第２トリガ信号を発生する第２プロセッサ・
モジュール（２４０）と；２進データのストリームを受
け、第２トリガ信号を受け、この第２トリガ信号に応答
して２進データのストリームの少なくとも第２部分を蓄
積する第２取込みメモリ・モジュールとを具え；これら
前置増幅器モジュール、デジタイザ・モジュール、第１
及び第２プロセッサ・モジュール、並びに第１及び第２
取込みメモリ・モジュールが単一のチャネルを形成し；
これらデジタイザ・モジュール、第１及び第２プロセッ
サ・モジュール、並びに第１及び第２取込みメモリ・モ
ジュールの間に結合され、チャネルにおける上記２進デ
ータのストリームを伝送するリボン・ケーブル（３１
０）と；システム制御器プロセッサとデータ通信を行う
一連の光ファイバ・チャネル（２０１）とを更に具えて
いる。

【０００８】本発明による「ストリーミング分配オシロ
スコープ」（ＳＤＯ）のアーキテクチャは、前置増幅器
モジュール、デジタイザ・モジュール、取込みメモリ・
モジュールを有する少なくとも１チャネルを具えてい
る。ＳＤＯは、モニタすべき波形の総ての取込みサンプ
ルをその処理ボードの総てに供給する。多数のプロセッ
サ・ボードは、サンプル・データの総てをアクセスでき
るので、ＳＤＯは、不感時間がない状態で、連続したデ
ータ・ストリームのほぼ総てのサンプルを測定できる。
ＳＤＯは、更にメモリ・ボード（メモリ・モジュール）
を単に追加することにより、メモリ長を容易に拡張でき
ると共に、オブジェクト指向アーキテクチャによって、
ユーザが再構成できる。ＳＤＯ波形は、トリガ・ソース
（トリガの源）及び取込みメモリにより定義される。Ｓ
ＤＯは、同じチャネルにおける同じデータ・ストリーム
からの異なるトリガに基づいて、多数の波形を取り込む
ことができる。所定チャネルのＳＤＯタイムベースは、
取込みメモリの前段のデシメータ（間引き回路）により
定義される。多数のタイムベースが同じＳＤＯチャネル
に共存する。

【０００９】

【発明の実施の形態】以下、本発明をオシロスコープの
環境で説明するが、本発明は、その他の測定機器にも適
用できることが当業者には理解できよう。

【００１０】図２は、従来から既知である典型的なデジ
タル・ストレージ・オシロスコープ１００のアーキテク
チャを示す。このオシロスコープ１００は、前置増幅器
１１０と、Ａ／Ｄ変換器１２０と、デマルチプレクサ１
３０と、取込みメモリ１４０と、制御器（マイクロプロ
セッサ、即ち、μＰ）１５０と、表示メモリ１６０と、
表示器ユニット１７０とをこの順序に配置された直列配
置を具えている。この種の配置は、典型的には、１個又
は２個のプリント基板上で構成されており、ユーザが再
構成できるものではない。

【００１１】図２に示したオシロスコープは、かかるオ
シロスコープの設計を実施する際に用いるカスタム・ハ
ードウェア集積回路の細部と融合した実時間ソフトウェ
アを必要とすることが当業者には理解できよう。ハード
ウェア設計がたとえわずかであっても変更になる度に、
ソフトウェア技術者は、そのソフトウェアを修正しなけ
ればならないので、これは、非常に複雑な問題である。
この状況は、システム実時間ソフトウェアが、可能な異
なるハードウェア構成の総てをサポートしなければなら
いという事実と類似している。明らかに、ハードウェア
構成の数が増加するに従って、既存の製品及び以前のバ
ージョンの製品の動作に偶然に悪影響を与えることな
く、新たなバージョンの製品を作ることは、ますます困
難になってきている。すなわち、新たな構成を無事に作
るためには、総ての以前の構成の履歴の知識が設計技術
者に必要となる。以下に説明する本発明によるＳＤＯア
ーキテクチャは、これらの問題を解決する。

【００１２】図１は、本発明によるストリーミング分配
オシロスコープ（ＳＤＯ）２００の主要部の簡略化した
ブロック図である。ＳＤＯアーキテクチャにおいて、オ
ブジェクト指向アプローチを用いて、所定モジュール及
びそれらのハードウェア細部の動作を分離し、各モジュ
ールに分ける。任意の所定モジュールは、標準で、一般
的で、一定の出力信号を供給するのに必要な総てのロジ
ックを含んでおり、かかるモジュールのハードウェアを
後から機能向上させることに問題はない。

【００１３】データ・ストリームにおける各種のモジュ
ールが標準の１組のアトリビュートを具えるように、Ｓ
ＤＯアーキテクチャが設計されている。このアプローチ
により、インタフェースのＰＣ（プログラマブル・コン
トロール）側ソフトウェアのいかなる変更もすることな
く、新たな前置増幅器を設計し、システムに組み込む
（プラグインする）ことができる。メモリ・ボード自体
を除いて、いかなる変更もなく、新たなメモリ・ボード
を設計し、設置することができる。

【００１４】本発明のストリーミング分配オシロスコー
プのアーキテクチャを用いることにより、ハードウェア
要素及びソフトウェア要素の両方を具えた新たなカスタ
ム・アプリケーションを３〜６ヶ月で開発することが可
能である点に留意されたい。更に顕著な本発明の特徴と
して、標準に利用可能なストリーミング・スコープ・モ
ジュールのオプションや、それらのライブラリ、新たな
アプリケーション構成を、数週間ではなく、わずかな時
間で開発できることである。

【００１５】この点に関して、ＳＤＯアーキテクチャの
モジュール方式により、任意の数のチャネルが可能であ
る点に留意されたい。また、モジュール方式により、前
置増幅器を選択的且つ相互交換可能にできる（例えば、
帯域を標準で１ＧＨｚとし、差動、無線、光、オーディ
オ／サーボに対しては１０ＭＨｚとする）。デジタイザ
（デジタル化回路）モジュールは、８ビットで２ＧＳ／
ｓ（サンプル／秒）のモジュール、１２ビットで１００
ＭＨｚのモジュール、及び１６ビットで２０ＭＨｚのモ
ジュールから選択できる。また、２５６Ｍバイト、１２
８Ｍバイト及び６４Ｍバイトのメモリ・モジュールも、
同じく容易に交換可能である。デジタル・アナログ（Ｄ
／Ａ）モジュールは、標準の８ビット・モジュール、１
２ビット・モジュール、及び１６ビット・モジュールか
ら選択可能である。実時間スペクトラム・アナライザ用
のスペクトラム・アナライザ・モジュールの選択には、
ＦＦＴ（高速フーリエ変換）に基づくプロセッサ、又は
掃引デジタル・フィルタがある。ストリーム・プロセッ
サ・モジュールのオプションに最も適当なのは、測定の
ためにデータ・ストリームを処理するフィールド・プロ
グラマブル・ゲート・アレイ（ＦＰＧＡ）を基本にした
ものや、測定に基づくトリガ用のものや、データ・スト
リームでの事象検索用のものである。信号ソース（信号
源）モジュールには、８ビットＤ／Ａ、１２ビットＤ／
Ａ、１６ビットＤ／Ａ、光、高電圧パルスなどのオプシ
ョンがある。最後に、ＦＰＧＡプロセッサにより、非常
な困難を伴うことなく、種々の種類のデジタル・フィル
タを実施できる点に留意されたい。従来は、上述の如き
選択には、大幅なソフトウェアの変更が必要であった
が、本発明によるＳＤＯによれば、これらのいかなる選
択もユーザ側でユーザ自身がＳＤＯを再構成できること
が判る。すなわち、ＳＤＯのユーザは、新たなオシロス
コープ・アプリケーションを作るのに、わずかな時間
で、そのシステム・ハードウェア及びそのソフトウェア
・ライブラリを構成できる。

【００１６】ＳＤＯは、１チャネルのときに２ＧＳ／ｓ
のサンプリング・レートで、また、２チャネルのときに
１ＧＳ／ｓのサンプリング・レートで動作することがで
きる。また、ＳＤＯアーキテクチャは、データ・ストリ
ームの多数のポイントから標準波形の捕捉（取込み）を
行う。ＳＤＯアーキテクチャにより、１つのデータ・ス
トリームに対して同時の多数トリガ及び多数取込みメモ
リが可能である。これにより、１つのデータ・ストリー
ムに対して、エッジ・トリガによる測定と、ある値での
トリガによる測定との両方を選択できる。

【００１７】ＳＤＯアーキテクチャの他の特別な利点
は、ＳＤＯがサンプルを取り逃すことなく連続的にデー
タ・ストリームを処理できることである。すなわち、総
てのサンプルに対して測定が行え、不感時間がゼロにな
る。処理パイプラインは、１個のＡ／Ｄボードと、望ま
しい数だけの他の形式のボードとで構成できる。これら
付加的なボードは、パイプライン内で任意所望の処理順
序に構成できる。

【００１８】上述の如く、ＳＤＯは、設定変更可能なバ
ス・アーキテクチャを用いている。すなわち、ＳＤＯ
は、本質において、バス上の一連のモジュールである。
図１は、ストリーミング分配オシロスコープ（ＳＤＯ）
２００を示している。高感度前置増幅器、標準前置増幅
器又は光前置増幅器でもよい前置増幅器２１４を含んだ
前置増幅器モジュール２１０は、直列インタフェース・
バス２１０の最初のモジュールである。この直列インタ
フェース・バス２０１は、好ましくは、ファイバ・チャ
ネル光直列インタフェース・バスである。前置増幅器モ
ジュール２１０は、チャネル入力接続ＣＨ１及びＣＨ２
を含んでいるが、これは、少なくとも１チャネルはあ
る。前置増幅器モジュール２１０からのアナログ出力信
号は、デジタイザ（デジタル化回路）モジュール２２０
に供給され、これらアナログ出力信号をサンプリング
し、一連のデジタル信号サンプルに変換する。デジタイ
ザ・モジュール２２０は、８ビットのＡ／Ｄ変換器（デ
ジタイザ）２２４を用いて、連続した２ＧＳ／ｓ（ギガ
・サンプル／秒）のデータ・ストリームを発生するか、
若しくは、１２ビット又は１６ビットのＡ／Ｄ変換器を
用いて、２ＧＳ／ｓよりも遅いレート（速度）で連続し
たデータ・ストリームを発生する。デジタイザ・モジュ
ール２２０は、クロック回路２２８及びラッチ２２６も
具えている。このクロック回路２２８が、デジタイザ２
４、ラッチ２２６、２３２、２３６、２４２、２４６、
２５２、２５６、２６２、２６６、２７２、２７６、２
８２、２８６のラッチのタイミングを制御する。

【００１９】デジタイザ・モジュール２２０からのデー
タ・ストリームは、ラッチ回路であるＦＩＦＯ（先入れ
先出し）回路２２６を介して、リボン・ケーブル（簡略
化のために単に矢印で示す）により次段のボード２３０
に供給される。プロセッサ・モジュールであるフィール
ド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）ボー
ド２３０、２４０は、ＦＰＧＡパイプライン２３４及び
２４４を夫々有し、データ・ストリームを１つのボード
から次段のボードにパイプ接続するように、デイジー・
チェーンにできる。多数のＦＰＧＡボードを追加して、
多数のＡ／Ｄ変換器をインターリーブとして、実時間サ
ンプリング速度を速くすることができる。

【００２０】Ｄ／Ａ変換器ボード２５０は、必要に応じ
て、デイジー・チェーン内の任意の処理ボードの間に挿
入して、アナログ出力信号を発生できる。典型的なＤ／
Ａ変換器ボードは、ラッチ回路である入力ＦＩＦＯ２５
２と、Ｄ／Ａ変換器回路２５４と、ラッチ回路である出
力ＦＩＦＯ２５６とを具えており、データ・ストリーム
を次段のボードに順次供給する。Ｄ／Ａ変換器ボード２
５０を用いて、外部のオシロスコープ又は他の測定機器
（図示せず）をトリガできる。また、Ｄ／Ａ変換器ボー
ド２５０を用いて、外部制御信号や、連続した測定結果
を外部でモニタするための信号を供給できる。メモリ・
ボード（メモリ・モジュール）２６０、２７０は、デー
タ・ストリームの任意の位置に配置することができる。
これらメモリ・ボードを用いて、例えば、ＤＰＯ（デジ
タル・フォスファ・オシロスコープ）データベースを作
ることができるし、又は表示用にデータのフレームを捕
捉できる。

【００２１】取込みメモリ・ボード２６０は、入力デー
タ・ストリームを受け、パイプラインの次のボードにデ
ータ・ストリームを出力するように構成されている。前
段のＦＰＧＡボード（プロセッサ・モジュール）２３
０、２４０からのトリガ・ライン信号を受けると、デー
タのフレームが捕捉され、取込みメモリ２６４に蓄積さ
れる。このフレームは、ＰＣバス２０１で利用可能であ
り、表示器（図示せず）に供給される。複数のメモリ・
ボード（又はモジュール）は、多数のトリガ入力を有し
ているので、データ・ストリームの異なる部分における
異なる種類のトリガに基づいて波形を捕捉できる。な
お、図１では、取込みメモリ・モジュールがメモリ・モ
ジュール２６０だけであるが、夫々プロセッサ・モジュ
ールからトリガ信号を受ける複数の取込みメモリ・モジ
ュールを設けてもよい。

【００２２】測定トリガの動作は、最も価値のあるもの
の１つであり、本発明のアーキテクチャの独特な概念に
関連する。ＦＰＧＡモジュールは、立ち上がり時間、振
幅、周期などの事象の総ての発生において、一定の測定
を実行する。トリガは、任意のこれら測定に基づいたＦ
ＰＧＡボード（プロセッサ・モジュール）からの出力信
号である。このトリガ信号を任意の取込みメモリ・モジ
ュールに供給してもよく、これらメモリ・モジュール
は、処理チェーン内に分布させてもよい。アナログ・ト
リガ回路が必要でないかもしれないが、望むならば、ア
ナログ・トリガを本発明のアーキテクチャの一部として
実施してもよい。好ましくは、トリガ・スイッチ・マト
リクス・モジュールを用いて、システム制御プロセッサ
（ＰＣ）により、どのトリガがどの取込みメモリ・モジ
ュールに行くかを制御できる。かかるトリガ・スイッチ
・マトリクス・モジュールは、図１１を参照して後述す
る。

【００２３】信号発生器や、スペクトラム・アナライザ
や、他の処理モジュールの如き他の種類のボード（モジ
ュール）を必要に応じてデータ・ストリームの任意の位
置に挿入してもよい。図１では、モジュール２７０が、
メモリの他に、スペクトル処理を行うスペクトル集積回
路も具えている。

【００２４】ハードディスク駆動モジュール２８０をデ
ータ・ストリーム内に（例えば、ＦＩＦＯ２７６の出力
端に）設けて、総ての入力サンプル（例えば、データの
２０ギガ・サンプル）を受け、ハードディスク・メモリ
２８４に蓄積できることが判る。サンプル・データ速度
がハードディスクの書込み速度を超さなければ、これは
事実である。実際の蓄積の大きさ（容量）は、選択した
ディスク・ドライブの大きさのみにより制限される。

【００２５】光ファイバ・チャネル２０１を用いると、
付加的なスレーブ・システムを接続できるので、任意所
望の数の処理チャネルを短時間に接続できる。ＪＡＶＡ
（Ｒ）などのソフトウェアでプログラムして、接続され
た総てのスレーブ・システム・ボードを自動的に認識で
きることが当業者には理解できよう。

【００２６】図３は、各コネクタ３３０を介して、マザ
ーボード３２０に接続された４個のモジュール３００
Ａ、３００Ｂ、３００Ｃ及び３００Ｄの側面図を示して
いる。好ましくは、リボン・ケーブル３１０を用いて、
これらモジュール３００Ａ、３００Ｂ、３００Ｃ及び３
００Ｄの間を、高速サンプリング速度の信号が伝送する
ように結合している。リボン・ケーブル３１０を用いる
ことにより、マザーボード上のプリント回路基板信号路
（トレース）による信号伝送よりも利点がある。リボン
・ケーブル３１０により、より多くのデータ・ストリー
ムを追加して、インターリーブ機能を拡張することが容
易になる。マザーボード上のプリント回路基板信号路に
よりデータ・ストリームを伝送する場合は、かかる拡張
は、非常に困難であった。これは、追加のコネクタ及び
バス・トレースを設けなければならないためである。回
路基板上の物理的空間は、常に貴重であり、バス・トレ
ースを追加することは、他の通信バスや電源路との間で
物理空間を奪い合うことになる。

【００２７】図４は、１個のＳＤＯモジュールからのデ
ータ・ストリームを次のモジュールに供給するために、
２個のリボン・ケーブル４１０を有するＳＤＯモジュー
ル４００Ａの斜視図である。図３及び図４において、同
じ参照符号の素子は、同じ機能を果たす。

【００２８】図５は、ＳＤＯを制御するフロント・パネ
ル５００を示す。このフロント・パネル５００のほとん
どの制御は、オシロスコープ分野において周知であり、
詳細な説明を省略する。簡単に説明すれば、各項目の下
にある矩形は、押しボタンを示し、二重円は、回転摘み
を示す。ＣＵＲＳＯＲＳボタンはカーソルを制御し、Ｄ
ＩＳＰＬＡＹボタンは表示を制御し、ＣＯＮＦＩＧボタ
ンはオシロスコープ構成を制御し、ＡＵＴＯＳＥＴは自
動設定を制御する。ＧＥＮＥＲＡＬは一般性であり、Ｐ
ＲＥＡＭＰは前置増幅器の制御であり、ＷＡＶＥＦＯＲ
Ｍは、波形定義の制御であり、ＴＲＩＧＧＥＲはトリガ
制御であり、ＴＩＭＥＢＡＳＥは時間軸制御であり、Ｄ
ＵＲＡＴＩＯＮはサンプリングにおける制御であり、Ｇ
ＡＴＥはゲートの制御であり、ＳＰＥＣＴＲＡＬはスペ
クトルの制御である。ＳＤＯは、従来のＤＳＯ（デジタ
ル・ストレージ・オシロスコープ）と異なり、ＳＤＯシ
ステムにおいては、多数のタイムベースの設定を同時に
使用できる点に留意することが重要である。すなわち、
ユーザは、１つのデータ・ストリームに対していくつか
の異なるタイムベース設定を行えると共に、別のデータ
・ストリームに対して異なる設定を行える。したがっ
て、ＳＤＯにおけるタイムベース制御の全体的な構成
は、従来のＤＳＯと本質的に異なり、柔軟性がある。

【００２９】一般的に、タイムベースには、制御すべき
２つの基本的なパラメータがある。これらパラメータ
は、取込んだ波形の記録長とサンプリング・レート（速
度）である。しかし、ＳＤＯのデータ・ストリームにお
いては、記録長がなく、サンプリング速度のみが関連す
る。さらに、上述の如く、サンプリング速度は、データ
・ストリームの異なるポイントで変化してもよい。ま
た、データ・ストリーム内に挿入される取込みメモリ・
モジュールは１個より多くてもよく、取込みメモリ・モ
ジュールは、異なるサンプリング速度や記録長で動作で
きる。

【００３０】ＳＤＯのサンプリング速度は、データ・ス
トリーム内のプロセッサ・モジュールにより決まる。Ｓ
ＤＯの記録長は、データ・ストリーム内の取込みメモリ
・モジュールの大きさで決まり、このシステム内の異な
るメモリ・モジュールを異なる記録長に設定できる。

【００３１】フロント・パネル水平タイムベース制御が
ＳＤＯチャネルに「所属」されると（即ち、論理的に割
り当てられると）、デフォルト（省略時）設定に応じ
て、第１デシメータがサンプリング速度を設定し、その
ストリーム内の第１取込みメモリが記録長（ＲＥＣＯＲ
Ｄ ＬＥＮＧＴＨ）を制御する。しかし、通常使用期間
中は、制御されるモジュールの最後の設定が蓄積されて
いる。

【００３２】従来のＤＳＯでは、このＤＳＯのフロント
・パネル上の水平スケール摘みを用いてサンプリング速
度の調整を行って、取込みメモリに捕捉される信号の期
間を制御していた。しかし、本発明によるＳＤＯにおい
ては、サンプリング速度が利用可能な信号処理帯域幅に
も影響するので、このサンプリング速度の良好な制御を
維持する必要がある。データ・ストリームにおける１ポ
イントにおけるサンプリング速度を変化させると、その
後のストリームの総てに影響する。データ・ストリーム
における１個又は複数のプロセッサ・ボードがサンプリ
ング速度を制御する。ヒューマン・インタフェースによ
り、ユーザは、ＳＤＯにおける特定のデータ・ストリー
ムと、サンプリング速度制御用のストリームにおける特
定のプロセッサとを選択できる。データ・ストリームに
おける各取込みメモリ・モジュール用の記録長を個別に
調整してもよい。ヒューマン・インタフェースにより、
ユーザは、ＳＤＯにおける特定のデータ・ストリーム
と、記録長調整用のストリームにおける特定の取込みメ
モリ・モジュールとを選択できる。異なる取込みメモリ
・モジュールを異なる記録長に設定できる。記録長を調
整することにより、利用可能な帯域幅を変更することな
く、また、以後のストリームのいかなる信号特性に影響
を与えることなく、取込みメモリにおける波形の期間
（ＤＵＲＡＴＩＯＮ）を実際に変更できる。

【００３３】密度（ＤＥＮＳＩＴＹ）の制御は、特定の
取込みメモリ・モジュールに関連している。この動作に
より、次に利用可能な上流のデシメータのサンプリング
速度も同時に調整でき、取込みメモリ・モジュールの記
録長を制御できる。これにより、取り込んだ波形の時間
間隔を同じに維持するが、その期間にわたるサンプルの
数を変化させる。この機能は、記録長及びサンプリング
速度の両方を同時に変更する必要がある。

【００３４】図６は、ＳＤＯヒューマン・インタフェー
スのメニューを示す。図６のウィンドウ表示は、特定の
ＳＤＯシステムのハードウェア・モジュールの構成（Ｓ
ＤＯＳＹＳＴＥＭ ＣＯＮＦＩＧＵＲＡＴＩＯＮ ＭＯ
ＤＵＬＥＳ）を示す。この表示は、マスタ・ユニット及
び取り付け可能な総てのスレーブ・ユニットに存在する
総てのチャネルを示している。任意のモジュール・ボッ
クスをクリックすると（マウス又はタッチ・スクリーン
を用いる）、モジュール構成ウィンドウ（図示せず）が
生じ、ユーザは、そのモジュールの制御及びパラメータ
を設定できる。同様なモジュールの列に沿ってボックス
をドラッグする（引きずる）と、これらモジュールが強
調されて、互いにロックされる。マウスの右ボタンをク
リックすると、総ての選択したモジュールの調整に対し
てモジュール構成ウィンドウが現れる。

【００３５】次に図６及び図７の両方を参照する。な
お、図７は、本発明によるＳＤＯマスタ・ユニット及び
ＳＤＯスレーブ・ユニットの正面図である。各チャネル
の識別（ＩＤ）番号は、ユニット番号−チャネル番号で
ある。例えば、ＩＤ番号１−３は、マスタ・ユニット７
００の第３チャネルを表す。番号「１」は、常にマスタ
・ユニット７００を示す。ＩＤ番号３−１は、ＩＤ番号
が３のスレーブ・ユニットの第１チャネルを示す。ユニ
ット及びチャネル番号の上をクリックして、チャネル構
成メニュー・ウィンドウを呼び出す。チャネル構成メニ
ューの目的により、ユーザは、プロセッサのライブラリ
機能と、ＤＳＰ機能及びトリガ機能などを含むチャネル
内の種々のモジュールのパラメータとを構成（設定）で
きる。チャネルはサブチャネルを含んでいるが、図６の
スクリーン表示にはサブチャネルが示されていない点に
留意されたい。サブチャネルは、チャネル・ビュー・メ
ニュー（図示せず）及び図９のチャネル構成概略ウィン
ドウ（ＳＤＯ ＣＨＡＮＮＥＬ ＣＯＮＦＩＧＵＲＡＴ
ＩＯＮ ＳＣＨＥＭＡＴＩＣ）内に表示される。この概
略図は、個別のサブチャネル又はインターリーブされた
チャネルと、トリガ接続とを示している。

【００３６】図７では、ＳＤＯシステムが１個のマスタ
・ユニット７００と、任意の数のスレーブ・ユニット７
２０、７３０、７４０とを用いて構成できることを示し
ている。ＳＤＯマスタ・ユニット及びスレーブ・ユニッ
トは、光ファイバ・チャネル・インタフェース・ユニッ
ト７１０を介して相互接続されている。

【００３７】ＳＤＯマスタ・ユニット７００は、好まし
くは、ウィンドウ２０００又はその他のオペレーティン
グ・システムの最新バージョンで動作するメニュー・シ
ステム・プロセッサ（図示せず）を含んでいる。また、
マスタ・ユニット７００は、表示器７０２も含んでいる
し、ビデオ信号を外部モニタにも供給できる。マスタ・
ユニット７００は、オプションとしてのマウス又はキー
ボード（共に図示せず）によっても制御できる。ＳＤＯ
マスタ・ユニット７００は、従来のオシロスコープのフ
ロント・パネルと類似のフロント・パネル７０６も含ん
でいる。しかし、フロント・パネル７０６は、従来のオ
シロスコープのフロント・パネルと異なり、図５を参照
して上述した如く、波形定義を行う特殊制御器や、スペ
クトル分析を実行する制御器を含んでいる点に留意され
たい。

【００３８】再び図７を参照する。ＳＤＯスレーブ・ユ
ニット７２０、７３０及び７４０は、電源と、信号サン
プル処理チャネルと、初期化、通信及びローカル化制御
機能を制御する最小のプロセッサとのみを含んでいる。
マスタ・ユニット７００は、接続された総てのスレーブ
・ユニットを認識できると共に、その制御メニューを構
成できる。マスタ・ユニット７００は、スレーブ・ユニ
ットに物理的に配置されたチャネルを含むＳＤＯシステ
ム内の任意のチャネルを制御するために論理的に所属す
る制御摘みを具えている。スレーブ・ユニット７２０、
７３０、７４０は、小さな液晶表示器（ＬＣＤ）７２
２、７３２、７４２を含んでおり、これら液晶表示器
は、特定のスレーブ・ユニットがシステムに接続された
際に、マスタ・ユニット７００が割り当てる構成ＩＤ番
号を表示できる。ＳＤＯシステムは、インターネットを
介しても制御可能にできる。すなわち、ＳＤＯ測定機器
は、いくつかの基本ファイルと、スクリーン・ダンプ
（スクリーン表示のコピー用）ユーティリティを有し、
ＳＤＯ測定機器をインターネットに接続して、測定結果
を出力できると共に、スレーブ・ユニットを遠隔制御で
きる。この特徴により、電気通信設備は、インターネッ
トを介して、ある中央位置から、ＳＤＯシステムの多く
の部分を遠隔からモニタできる。

【００３９】図８は、ＳＤＯシステム用に定義した波形
を示すスクリーン表示である。ＳＤＯシステム内の各波
形は、特定の取込みメモリ・モジュールに供給された特
定のアクティブ・トリガにより定義される。用語「アク
ティブ」は、トリガ・ソースをトリガ入力端に接続し
て、図８のウィンドウ表示に示すように波形を定義する
ことを意味する。「波形定義、トリガ受信器（ＳＤＯ
ＤＥＦＩＮＥ ＷＡＶＥＦＯＲＭＳ・・ＴＲＩＧＧＥＲ
ＲＥＣＥＩＶＥＲＳ）」メニューにより、ユーザは、
プロセッサのトリガ・ソースを取込みメモリ・モジュー
ル入力トリガ端子に割り当てて、波形を定義できる。こ
のメニューにより、ユーザは、トリガの受信器（トリガ
を受けるモジュール）を定義し、波形ＩＤ及び名称ラベ
ルを特定の波形に割り当てることができる。「トリガ・
ソースの定義（ＤＥＦＩＮＥ ＴＲＩＧＧＥＲ ＳＯＵ
ＲＣＥＳ）」メニュー（図示せず）により、ユーザは、
トリガ・ソースを定義できると共に、どの種類の事象に
より各トリガが生じるかを定義できる。トリガ・ソース
は、外部であるか、プロセッサ・モジュールからか、又
は他のメモリ・モジュールからである。

【００４０】図８のメニュー・ウィンドウ内で定義した
「波形」は、図９に示すチャネル・ハードウェア構成を
実際に定義する。図９に示す各ブロックは、ＳＤＯチャ
ネル内のモジュールを示す。図９の例において、サーボ
（ＳＥＲＶＯ）制御信号は、振幅変調されて、システム
の遠隔部分に伝送される。この信号は、ＳＤＯのチャネ
ル１−１（ＣＨ１−１）の入力端に供給され、波形ＩＤ
であるＷ１とラベルＲＦを有する。チャネル１において
Ｐ２で示すプロセッサ・モジュールは、ＡＭ復調の機能
と、低速サンプリング速度へのデシメーションの機能と
を実行する。プロセッサ・モジュールＰ２は、パルス幅
変調された信号から復調制御信号を発生する。プロセッ
サ・モジュールＰ２も設定して、制御信号のパルス幅が
特定値を超えたときに、トリガ信号Ｔ１を発生する。こ
のトリガ信号は、Ｍ１と示す取込みメモリ・モジュール
に戻される。すなわち、復調した信号から発生したトリ
ガＴ１に応答して、ＲＦ信号を捕捉する。このトリガ信
号は、スレーブ・ユニット２内のチャネル２−１（ＣＨ
２−１）にも供給される。チャネル２−１は、入力端に
て、サーボ・システムからのエラー信号を受け、３２０
Ｍのサンプルの非常に長い（即ち、ウルトラ・ロング）
記録長として構成されている。

【００４１】図９において、所定チャネル内に配置され
たハードウェア・ブロックは、システム制御器プロセッ
サにより感知されて、概略図がスクリーン表示上に自動
的に描画される。このハードウェアの構成は、図９のウ
ィンドウ表示内の種々のブロックを引きずり（ドラグ
し）、ドロップして、これらブロックを所望に接続する
ことにより、変更できる。ユーザは、マウス又は他の描
画機能手段により、トリガ接続を完了する。図９の概略
図にて図形的に操作することにより、図８の波形リスト
が影響され、新たな構成に一致するように変更を行う。
よって、図８のリストを変更すると、図９で表す概略図
のチャネル内の変更も生じる。

【００４２】表示に利用可能か、システムに捕捉された
各波形は、それに関連したＩＤ番号を有する。これは、
Ｗ１、Ｗ２・・・ＷＮである。なお、Ｎは、システム内
で定義された波形の数である。再び図８を参照する。波
形ＩＤ（ＷＦＭ ＩＤ）列は、３つの波形Ｗ１、Ｗ２及
びＷ３が生じたことを示している点に留意されたい。波
形Ｗ３は、多数の取込みメモリ・モジュールにて取り込
まれた複数波形から構成されているので、この波形は、
サブセグメントを有する。これは、取込みメモリ・モジ
ュールが、トリガ出力端を有するためであり、取込みメ
モリ・モジュールが取込みを完了した瞬間に、このトリ
ガ出力端に出力トリガ信号を発生する。つぎに、トリガ
出力信号Ｔ１は、データ・ストリームの次段の取込みメ
モリ・モジュールのトリガ入力端に供給される。この方
法において、所望の数だけの取込みメモリ・モジュール
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５を直列にカスケード接続
して、非常に長い記録長の取込みを行う。

【００４３】ユーザは、システムにて定義された各波形
にラベルを割り当てることができる。これにより、波形
を収集した被試験装置の一部を各波形に関連づけるのが
容易になる。波形ラベルは、好ましくは８文字又はそれ
未満である。図８のウィンドウ表示のトリガ割り当て
（ＴＲＩＧＧＥＲ ＡＳＳＩＧＮＭＥＮＴＳ）列は、シ
ステム波形（即ち、トリガ・ソース及びメモリ）を特定
するのに必要な情報を含んでいる。ＣＨ（＜ａ−ｂ＞）
は、どのチャネルがソース（源）プロセッサを含んでい
るかを示している。「ａ」は、チャネル番号を示し、
「ｂ」は、そのチャネル内のサブチャネル番号を示す。
Ｐ＜ｎ＞は、トリガ・ソースであるプロセッサ・モジュ
ールを特定する。チャネル内のプロセッサ・モジュール
「ｎ」には、そのチャネル内のＮ個のモジュールに対し
て、１、２・・・Ｎというラベルが付される。Ｍ＜ｎ＞
は、波形を蓄積するチャネル内の取込みメモリ・モジュ
ールを識別する。「ｎ」の値は、１、２・・・Ｎの如き
番号であり、Ｎは、そのチャネル内に含まれるメモリ・
モジュールの数である。Ｔ＜ｎ＞は、そのチャネルに関
連したメモリ・モジュールのトリガ入力端子を識別す
る。「ｎ」の値は、１、２・・・Ｎであり、Ｎは、メモ
リ・モジュールで利用可能なトリガ入力端子の数であ
る。ＥＸＴを用いて、外部のトリガ・ソースを示しても
よい。

【００４４】システムにおける総ての波形がトリガを有
さなければならないことに留意することが重要である。
たとえ、チャネルに１個の取込みメモリ・モジュールし
かなくても、トリガし、メモリに捕捉するために３２個
までの波形を定義することが可能である。この場合に対
して、取り込んだ総ての波形は、異なるタイム・スタン
プを有する。同じタイム・スタンプで総てのチャネルが
取り込まれた場合、各波形に対して別々の取込みメモリ
・モジュールが必要である。典型的なＳＤＯ取込みメモ
リ・モジュールのメモリは、１個、２個又は４個の入力
データ・ストリームを含み、１個、２個又は４個の波形
を同時に蓄積できる。システムに含まれる各メモリ・ボ
ードに対して、少なくとも１個のトリガ接続が必要であ
る。

【００４５】従来のＤＳＯアーキテクチャにおいては、
ユーザは、総てのチャネルに対して１度に１つのトリガ
条件に制限されていた。すなわち、ＤＳＯは、１つのト
リガに基づいて、４チャネル総てを取り込んだ。これと
は対照的に、ＳＤＯに構成できるトリガ・システムは、
大幅に融通が利く。ＳＤＯアーキテクチャは、多数のチ
ャネルの種々の形式の多くのトリガを同時に用いること
ができるので、ユニークである。異なる形式の多数のト
リガを、単一のチャネルに使用できる。これは、チャネ
ル内のタイムベースがわずか１個であっても、正しい。
ここでは、単一のプロセッサ・モジュールが、異なる測
定に基づいて多数のトリガ出力信号を発生できるためで
ある。

【００４６】メモリにトリガを設定する処理は、取込み
波形を定義する。この処理の第１ステップは、チャネル
内のプロセッサ・ボードのトリガ出力端を、そのチャネ
ル内のメモリ・ボードのトリガ入力端に物理的に配線す
る。トリガ出力端及び入力端は、ＳＤＯユニットの背面
パネルでアクセス可能である。ケーブルの長さは、チャ
ネル間のトリガがタイミングに影響する。しかし、各ト
リガ入力端は、それ専用の遅延カウンタ１０４０Ａ、１
０４０Ｂ・・・１０４０Ｎを具えており、全体のシステ
ム・タイミングを適切に配列できる。ユーザは、このタ
イミング配列を手動でできるが、ソフトウェア・アプリ
ケーションにより、種々のチャネルの総てに対してトリ
ガ配列ルーチンを自動化することが好ましい。約３２個
のトリガ相互接続ラインがマザーボードに形成されてい
るので、チャネル内にて、任意のトリガ出力端を任意の
トリガ入力端に結合できる。別の実施例では、プラグイ
ン・トリガ・スイッチ・マトリクス・モジュールに、ト
リガ供給路用のスイッチング・ロジックを設ける。かか
るトリガ・スイッチ・マトリクス・モジュールを図１１
に示す。

【００４７】この処理の第２ステップは、波形定義メニ
ューにアクセスし、どのようにトリガを配線するかをシ
ステムに伝えるデータを入力する。トリガ・スイッチ・
マトリクス・モジュールを用いる場合、システムは既に
トリガ構成を検知しているので、情報データを入力する
ことが不要である。トリガ用の配線がシステムに行われ
ると、リストを作成する。システムにて定義されたトリ
ガの各々に対して、取込み波形を定義する。単一の取込
みメモリ・モジュールに入力できるトリガの最大数は、
メモリ・ボードの絶対インタフェースに応じて、３２で
ある（以下でも説明する）。

【００４８】最終ステップでは、トリガ信号の発生を生
じる所望形式の事象に対して、各プロセッサ・ボードで
各トリガ出力を構成する。利用可能なトリガ形式は、使
用するプロセッサ・ボードの種類と、利用可能な機能の
ライブラリとで決まる。例えば、ＦＰＧＡプロセッサ・
モジュールは、トリガを発生するのに利用できる測定の
ある組合せを有する。また、ＳＤＯシステムは、トリガ
形式の独自ライブラリを有するカスタム集積回路を用い
るアナログ・トリガ・モジュールを含むことができる。

【００４９】図９のスクリーン表示に示したように、シ
ステム・ソフトウェアは、バスにプラグインされたモジ
ュールを検出し、その現在のシステム構成のブロック図
を表示できる。処理ブロック図でブロックを選択するこ
とにより、構成メニューが現れ、ユーザは、特定ボード
に対する制御パラメータを設定できる。選択されたブロ
ックがプロセッサ・ボードならば、利用可能な測定又は
信号処理機能が選択される。このアプローチにより、所
望に応じて、システム・ハードウェアを任意の順序で構
成できるし、又は、異なる種類のボードを使用できる。
新たなシステムを構成するのに、新たなソフトウェア設
計や、ハードウェア設計が必要ない。デフォルト設定を
使用でき、ユーザは設定を変更して、システム・ソフト
ウェア・ライブラリで利用可能な任意の種類の処理や、
測定を行うことができる。

【００５０】図１０は、図１の取込みメモリ・ボード
（モジュール）２６０のより詳細なブロック図である。
取込みメモリ・モジュール１０００のストリーム・スプ
リッタ１０１０は、上述で示したリボン・ケーブルを介
して、任意数の１６ビット・データ・ストリームからデ
ータを受ける。これらデータ・ストリームは、最高デー
タ速度、最低でも１ＧＳ／ｓで連続的に受信される。よ
り高速の速度も可能である。メモリ・ボード２６０にデ
マルチプレクサ１０２０を設けて、取込みメモリ１０３
０が利用可能な速度にまでデータ速度を遅くすることが
できる点に留意されたい。ストリーム・スプリッタ・ユ
ニット１０１０は、入力ストリームから受信したサンプ
ルを、そのチャネル内の次段のモジュールに出力する。
この方法において、第２取込みメモリ・モジュールは、
異なるトリガに応答して、同じデータから異なる波形を
取り込むことができる。これは、強力な機能であり、異
なる測定トリガに基づいて、データ・ストリームの異な
る部分から多数の波形を収集できる。例えば、１個のメ
モリ・モジュールが大きな振幅変動によりトリガされた
波形を収集し蓄積する一方、第２メモリ・モジュールが
周期限界を外れた際の測定に基づいて波形を取り込む。

【００５１】この点に関し、データ・ストリーム内の多
数のポイントに挿入された多数のボードが、異なる測定
トリガに基づいて、各ポイントから波形トレースを収集
することが理解できよう。「良好」なトレースを１つの
表示メモリ・データベースに蓄積する一方、測定「トリ
ガ」を用いて検出した不良なトレースを「異常」波形用
のメモリ・データベースに蓄積できる。代わりに、「不
良」トレースがまれにしか生じない場合、この「不良」
トレースに関連したデータを個別トレースとして蓄積す
ることもできる。または、「不良」トレースを波形ＦＩ
ＦＯバッファに蓄積し、このＦＩＦＯバッファが最後の
１０個（又はその程度）の波形を個別トレースとして保
持することもできる。この場合、クロックによりＦＩＦ
Ｏバッファの終端が出力された総てのトレースは、単一
の「不良データ」用データベースに蓄積される。

【００５２】取込みメモリ１０３０は、循環形式で動作
する。すなわち、取込みメモリ１０３０がイネーブル
（付勢）されると、入力ストリームからのデータは、連
続的に取込みメモリに書き込まれ、所定記憶場所に総て
書き込まれた後、以前に書き込まれた記憶場所のデータ
の上に重ね書きされる。取込みメモリ１０３０は、特定
数のプリトリガ・サンプル（トリガの前のサンプル）を
受けるまで、トリガを受けつける状態にアーミングされ
ない（準備状態にされない）。トリガを受信し、適切な
量のポスト・トリガ・サンプル（トリガの後のサンプ
ル）を捕捉すると、書込みが停止する。すなわち、取込
みメモリ１０３０は、連続的に波形を取込み、トリガを
受信すると、サンプルの蓄積を停止する。再び、アーミ
ングされるまで、取込みは再開されない。

【００５３】蓄積するデータは、高速サンプリング速度
の単一の信号か、メモリ内でインターリーブされる多数
の信号である。総てのデータ・ストリームが単一のメモ
リに同時に書き込まれるが、システム制御器プロセッサ
は、インターリーブされた多数の信号を検知しない。シ
ステム制御器プロセッサが、４個の波形の内の波形＃３
に関連するデータを求めるときには常に、１つずつ増分
しながら連続的にアドレス指定する一方、内部メモリ・
モジュール・ロジック（マイクロ制御器）１０７０は、
適切な量で増分するアドレス指定を行い、波形＃３に関
連するデータを読み出す。

【００５４】取込みメモリ・モジュール１０００は、少
なくとも２個のトリガ入力端子１０３５Ａ、１０３５Ｂ
・・・１０３５Ｎを具えることができる。トリガ入力端
子１０３５Ａ、１０３５Ｂ・・・１０３５Ｎは、ボード
の後側の縁に設けられ、測定機器の後からアクセスでき
る。入力トリガ・ソースが時々変更しなければならない
のならば、ユーザは、これらトリガ入力端子をラックの
フロント・パネルにまで広げてもよい。

【００５５】各トリガ入力端子は、入力トリガ信号を遅
延カウンタ１０４０Ａ、１０４０Ｂ・・・１０４０Ｎに
供給する。これら遅延カウンタ１０４０Ａ、１０４０Ｂ
・・・１０４０Ｎにより、ＳＤＯ内の種々のチャネル及
びサブチャネルのデータのスキューをなくせる。すなわ
ち、これら遅延カウンタを用いて、タイミング校正を行
う。

【００５６】さらに、取込みメモリ・モジュール１００
０は、１個の出力トリガ端子を有しており、この端子に
出力トリガ信号が発生する。この出力トリガ信号は、取
込みメモリ１０３０が取込みを完了した瞬間に発生す
る。この出力トリガ信号の主な用途は、他のメモリ・モ
ジュールにトリガ入力を供給することである。この場
合、非常に長い記録長の取込みが行える。この方法で、
望ましい数だけのメモリ・モジュールをカスケード接続
する。トリガ出力信号の他の用途は、割り込み信号をメ
イン・システム・プロセッサ（又は、システム・制御Ｐ
Ｃ）に供給することである。

【００５７】取込みメモリ・モジュール１０００は、直
列光ファイバ・チャネル・インタフェース１０８０を介
してシステム制御器プロセッサをインタフェースする。
標準ＰＣＩバスは４スロットのみに限定されるので、光
ファイバ・チャネル・インタフェース１０８０を標準Ｐ
ＣＩバスの上位で選択する。望むならば、内部データ・
バス通信のために、電子データ伝送チャネルを用いて、
コストを低減できる。しかし、スレーブ・ユニットを有
する外部バス・インタフェースに対して、光ファイバ・
チャネルを用いて、動作距離を伸ばすことが提案されて
いる。この点に関し、光ファイバ・チャネル・インタフ
ェース１０８０により、ＳＤＯの多数のチャネルは、図
７に示す如く、ラック・マウント・システムに配置され
た多数の物理的ボックス内で動作できる。

【００５８】取込みメモリ・モジュール１０００は、タ
イム・スタンプ・クロックに結合された内部バス１０７
５を更に含んでおり、生じる各トリガに関連したタイム
・スタンプを記録する。取込みメモリ・モジュール１０
００のマイクロ制御器（マイクロコントローラ）１０７
０は、各メモリ読出し動作の総ての状況を扱う。ＳＤＯ
アーキテクチャにより、システム制御器プロセッサは、
取込みメモリ・モジュール１０００のロジック制御に関
するいかなる内部知識も必要としない。システム制御器
プロセッサは、後述の標準抽象（abstract）インタフェ
ースにより、マイクロ制御器１０７０を介して取込みメ
モリ・モジュール１０００と通信をする。この機能によ
り、取込みメモリ・モジュール１０００のハードウェア
設計の変更は、システム・ファームウェアのいかなる変
更も必要としない。よって、時間のかかるソフトウェア
設計をすることなく、ハードウェアを更新できる。

【００５９】図１１は、全体的に参照符号１１００で示
すトリガ・スイッチ・マトリクス・モジュールの簡略化
したブロック図である。この例において、トリガ・スイ
ッチ・マトリクス・モジュール１１００は、１６×１６
トリガ・マトリクスとして設定されている。すなわち、
任意の１６個の入力トリガ信号を任意の１６個の出力ト
リガ端子に接続できる。このマトリクスは、４個の８×
８クロスポイント・スイッチ・モジュール１１１０、１
１２０、１１３０及び１１４０で構成される。これらク
ロスポイント・スイッチ・モジュールは、アメリカ合衆
国カリフォルニア州サンタクララのナショナル・セミコ
ンダクタ社製のＣＬＣ０１８型１．４Ｇｂｐｓデジタル
・クロスポイント・スイッチでもよい。８×８デジタル
・クロスポイント・スイッチ集積回路１１１０、１１２
０、１１３０及び１１４０は、好ましくはローカル制御
器（図を簡略化するために、図示せず）の制御下で、行
デコーダ１１５０及び列デコーダ１１６０により制御さ
れる。クロスポイント・スイッチ集積回路１１１０及び
１１２０の出力端子は、互いにワイヤード・オアされて
おり（出力線を接続して、オア・ゲートとして機能させ
る）、同様に、クロスポイント・スイッチ集積回路１１
３０及び１１４０の出力端子も互いにワイヤード・オア
されている。集積回路１１６０の列制御信号がクロスポ
イント・スイッチ１１１０、１１２０、１１３０及び１
１４０の各々のトライステート制御端子に接続されてい
るので、これら出力端子のワイヤード・オア接続が可能
である。

【００６０】図１２、図１３及び図１４は、各ＳＤＯチ
ャネルが多数のサブチャネルを含んでいることを示して
いる。ＳＤＯチャネルを識別する必要がない点に留意す
ることが重要である。実際に、異なるチャネルは、他の
チャネルに用いるのと全体的に異なるサンプリング速度
で、異なる帯域幅で、異なる処理要素によって、動作し
ている。システム・ソフトウェアは、各チャネルとそれ
に関連したサブチャネルを認識し、それらが含んでいる
モジュールを識別し、それに応じて自動的にメニューを
構成する能力を有する。

【００６１】本明細書で用いる用語「ＳＤＯチャネル」
は、あるモジュールから次のモジュールに直列に通過す
るアナログ及びデジタルのデータ・ストリームに応じて
種々の動作を実施できるモジュールのグループから構成
されている点に留意することが重要である。

【００６２】図１２において、図示の特定のＳＤＯチャ
ネルは、４個のサブチャネルＳＣ１、ＳＣ２、ＳＣ３、
ＳＣ４を有する。これは、１より多い信号がチャネルを
通過することを意味する。例えば、１チャネルは、４個
の外部プローブから４つの入力信号を受ける。これら４
つの信号の各々は、チャネルの１つのサブチャネルを伝
送する。

【００６３】ＳＤＯチャネルの第１モジュール１２０５
は、常に前置増幅器であり、測定用の外部信号を受け
る。すなわち、メイン・システム・プロセッサにより、
ＳＤＯに存在する各前置増幅器モジュールは、チャネル
の第１要素であるとみなされる。連続したバス・スロッ
トにて前置増幅器に続く各処理モジュールは、そのチャ
ネルの要素である。広範囲の前置増幅器モジュールが可
能である。前置増幅器の例としては、標準オシロスコー
プ用前置増幅器、マイクロボルト・レベルの信号まで検
知できる高感度前置増幅器、広帯域前置増幅器、１６又
は２４ビットＡ／Ｄ変換器と共に用いる低歪の狭帯域前
置増幅器、差動前置増幅器、光電変換器用前置増幅器な
どがある。前置増幅器モジュール１２０５は、ダウン・
コンバータを含んでもよい。

【００６４】以下の構成は、図１２に示されていない
が、任意の妥当な数のアナログ処理モジュールを前置増
幅器スロットの後でデジタイザ・モジュールの前のスロ
ットに挿入することができる点に留意されたい。特定ア
プリケーションの要求を満足するように、アナログ処理
モジュールを選択する。かかるアナログ処理モジュール
の例としては、アンチエリアシング・フィルタ、他の種
類のフィルタ、復調器などがある。

【００６５】前置増幅器モジュール１２０５からの信号
は、４個の同軸ケーブル１２０８ａ、１２０８ｂ、１２
０８ｃ及び１２０８ｄを介してデジタイザ・モジュール
１２１０に供給される。デジタイザ・モジュール１２１
０の後段で任意所望の順序で種々の所望数のモジュール
１２２０、１２３０、１２４０を用いて、チャネルを形
成する。

【００６６】データ・ストリームは、好適には、システ
ム・クロックに同期して、モジュールからモジュールに
供給される点に留意されたい。よって、モジュール１２
３０が後の信号サンプルａ（ｎ＋１）、ｂ（ｎ＋１）、
ｃ（ｎ＋１）、ｄ（ｎ＋１）を受け、モジュール１２２
０が更に後の信号サンプルａ（ｎ＋２）、ｂ（ｎ＋
２）、ｃ（ｎ＋２）、ｄ（ｎ＋２）を受けると、モジュ
ール１２４０は、信号サンプルａ（ｎ）、ｂ（ｎ）、ｃ
（ｎ）、ｄ（ｎ）を受ける。

【００６７】上述の如く、サブチャネルの総数が２のｎ
乗に等しければ、ＳＤＯチャネルは、任意所望数のサブ
チャネルを含んでもよい。なお、ｎは、｛１、２、３・
・・｝の要素である。各サブチャネルは、そのソースと
して１個のデジタイザ・モジュール１２１０、１３１
０、１４１０を有する。サブチャネル・データは、パケ
ット・バイト、１６ビット整数、又は浮動小数点データ
として構成できる。

【００６８】さらに、図１３及び図１４に示すように、
２の倍数の係数でサブチャネルをインターリーブしても
よい。すなわち、ＳＤＯアーキテクチャは、単一のＡ／
Ｄ変換器が可能なサンプリング速度よりも高速なサンプ
リング速度を達成するために、データ・ストリームをイ
ンターリーブする概念をサポートしている。図１３は、
４ウェイ・インターリーブを有するＳＤＯチャネルの例
である。図１４は、２ウェイ・インターリーブを有する
ＳＤＯチャネルの例である。４ウェイ・インターリーブ
が有効な場合、４入力チャネルの１つのみを用いること
ができる。２ウェイ・インターリーブが有効な場合、４
入力チャネルの２つのみを用いることができる。インタ
ーリーブが有効でない場合、総ての入力チャネルを使用
できる。

【００６９】Ａ／Ｄ変換器ボードのサンプリング・クロ
ックをスキューして、インターリーブを実行できること
が当業者には理解できよう。しかし、Ａ／Ｄ変換器ボー
ドの各ストリーム出力となる出力サンプル（Ａ／Ｄ変換
器ボードへの入力サンプル）は、デスキューされてい
る。例えば、４ウェイ・インターリーブが有効な場合、
図１３に示すように、４つのサンプルが正確に同時にＡ
／Ｄ変換器ボードを通って、４つの異なるストリームに
なる。下流のＤ／Ａ変換器が、インターリーブされたス
トリームをアナログ・フォーマットに戻す場合、これら
サンプルはスキューされて、正確な時間位置にならなけ
ればならない。

【００７０】インターリーブの要素は、デジタイザの数
及びストリームの物理的空間のみにより制限される。例
えば、各々が１ＧＳ／ｓの１６個のＡ／Ｄ変換器を有す
るデジタイザ・ボードは、全体で１６ＧＳ／ｓになるよ
うに、パケット・バイト・データ・モードにて８つのデ
ータ・ストリームを出力するように構成できる。しか
し、ストリームを次段のプロセッサに渡す際に、各デジ
タイザ・ボードが各８ビットの１６個のリボン・ケーブ
ルを必要とするために、物理的空間が要求されるので、
上述の構成が実際的ではない。

【００７１】デジタイザ・モジュール１２１０は、デジ
タル・データ・サンプルのストリームを発生するため
に、Ａ／Ｄ変換器を含んでいる。データ・ストリーム
は、上述の如く、所定チャネルにおいて、リボン・ケー
ブル・コネクタを介して１つのモジュールから次のモジ
ュールに渡される。プロセッサ・モジュールは、データ
を次のモジュールに渡す前に、フィルタ処理か、他の変
換アルゴリズムを実行して、データ・ストリームを変更
できる点に留意されたい。サンプリング速度のデシメー
ション及び補間は、データ・ストリームに対する可能な
２つの動作である。

【００７２】ＳＤＯにおけるデータ・ストリームは、被
測定入力信号のデジタル化されたものである。データ・
ストリームは、ＳＤＯ内の内部モジュールにより発生す
ることもできる。例えば、デジタイザ・モジュールでの
Ａ／Ｄ変換器の出力は、入力信号を表す２進数のデータ
・ストリームである。データ・ストリームは、Ａ／Ｄ変
換器の基本サンプリング速度で生じる入力信号のサンプ
ルの連続したストリームである。物理的ハードウェアが
サポートとする限り、下流の任意所望ポイントにおける
サンプリング速度をデシメーション又は補間することが
可能である。データ・ストリームの物理的構造及び可能
なデータ・フォーマットは、任意所望数のインターリー
ブされたチャネル用にシステムが構成され、上述の如
く、多数のストリームが単一チャネルに共存できるよう
になっている。すなわち、ＳＤＯチャネルのデータ・ス
トリームは、クロック信号と一緒に、多くの１６ビット
・リボン・ケーブルにより伝送される。各データ・スト
リームにおいて、ソースは、デジタイザ・モジュールに
おける１６ビット、１２ビット又は８ビットのＡ／Ｄ変
換器である。単一の１６ビット・データ・ストリーム・
ケーブルを介して、２つの８ビットＡ／Ｄ変換器出力信
号を送ることも可能である。

【００７３】データ・ストリームは、チャネルのプロセ
ッサ・モジュールの１つから構成してもよい。例えば、
プロセッサ・モジュールは、出力信号を下流のモジュー
ルに供給する任意波形発生器（ＡＷＧ）として動作でき
る。さらに、プロセッサ・モジュールは、多数のデータ
・ストリームからデータを受信し、これらデータに対し
て数式的処理を実行し、その結果のデータ・ストリーム
を出力できる。上述の如く、サンプリング・クロック
は、データ・ストリームと一緒に伝送される。よって、
プロセッサ・モジュールがサンプリング速度をデシメー
ションすると、サンプリング・クロックも適当なレート
に分周され、この分周されたサンプリング・クロックが
次段のボードに渡される。

【００７４】プロセッサ・モジュールは、データ・スト
リームがモジュールの入力端から出力端に通過する際
に、このデータ・ストリームに対して、測定を行える
か、又は、信号処理アルゴリズムを適用できる。プロセ
ッサ・モジュールが実行した測定結果は、所定レベルと
比較され、トリガとして使用できる。プロセッサ・ボー
ドは、多数のトリガ出力を有し、プロセッサ・モジュー
ルは、トリガ入力信号を有することができる。プロセッ
サ・モジュールは、これらトリガ入力信号を種々の方法
で用いるが、これら方法は、特定のプロセッサが生成し
た機能のライブラリにより決まる。例えば、トリガ入力
信号は、トリガとして作用して、プロセッサ・モジュー
ルが測定を行うようにアーミングする。いくつかのプロ
セッサ・ボードは、ＦＰＧＡを用いて構成でき、そのい
くつかは、標準ＤＳＰチップを用いてもよい。しかし、
いくつかのプロセッサ・ボードは、トリガ・ソースの専
用のライブラリを有する。トリガ・ソース・ウィンドウ
・メニューの目的は、プロセッサ・ボーディスクのトリ
ガ出力に割り当てられたトリガ形式をユーザに選択でき
るようにすることである。

【００７５】図１５は、図１０の取込みメモリ・モジュ
ール１０００のストリーム・スプリッタ１０１０の簡略
化したブロック図である。この簡略化したブロック図に
おいて、ストリーム・スプリッタ１０１０は、クロック
されて少なくとも１つのデータ・ストリームを受信する
入力ラッチ１５０５と、ラッチされたデータをデマルチ
プレクサ回路１０２０に供給するバッファ配列１５１５
と、クロックされる出力ラッチ１５１０と、単一又は複
数のデータ・ストリームを次段のモジュールに順次渡す
出力バッファ配列１５２０とを具えている。

【００７６】システム制御器プロセッサがメモリ・ボー
ド用に設定及び／又は読出すパラメータのリストを次に
示す。これらパラメータは、異なるボード・モジュール
が異なる数の入力ストリーム又はトリガを有するか、又
は総合メモリ長を有するように選択されている。

【００７７】ＮａｍｅＳｔｒｉｎｇ：このパラメータ
は、このメモリ・ボードの名称、モデル番号及びシリア
ル番号を含むストリングを有する。

【００７８】Ｔｒｉｇｇｅｒ１Ｄｅｌａｙ・・・Ｔｒｉ
ｇｇｅｒ３２：秒単位での遅延単位。これは、トリガが
生じた時点から、メモリ・モジュールがそのトリガを実
際に認める時点までの時間である。このカウンタの分解
能は、１ピコ秒であり、最大値が１０秒である。上述の
如く、メモリ・モジュールは、１から３２までのトリガ
入力のいずれかを実際には含んでいる。メモリ・モジュ
ールは、２つのトリガ位置を認識する。Ｔ１は、入力に
おけるトリガ事象の実際の瞬間である。Ｔ２は、遅延さ
れたトリガ位置である。Ｔ２は、常に、取り込んだ波形
記録の中で生じる。Ｔ１は、取り込んだ波形記録の開始
の前に生じるかもしれないし、生じないかもしれない。
絶対時間において、Ｔ１＝０で、遅延＝Ｔ２である。表
示スクリーンに適切な波形表示にて、Ｔ２は常に波形上
にある。Ｔ２における垂直線カーソルの位置の値は、ゼ
ロと読み取られる。垂直線カーソルは、Ｔ２に対する秒
を読取る。

【００７９】Ｔｒｉｇｇｅｒ１Ｅｎａｂｌｅ・・・Ｔｒ
ｉｇｇｅｒ３２Ｅｎａｂｌｅ：この変数は、トリガがイ
ネーブルされたかを判断する。イネーブルされると、ト
リガ事象の発生により、波形がメモリに取り込まれる。

【００８０】Ｉｎｔｅｒｎａｌ ｔｒｉｇｇｅｒ ｄｉ
ｓａｂｌｅｓ：トリガが３２個のトリガ入力ラインのい
ずれかで受信されると、そのラインのラッチ１０３５
Ａ、１０３５Ｂ・・・１０３５Ｎがセットされる。次
に、他の総ての入力トリガ・ライン上のラッチをディス
エーブルする。システム制御器プロセッサは、このトリ
ガ・レジスタを読み出して、波形取込みにどのトリガ入
力が用いられているかを判断できる。

【００８１】ＰｒｅＴｒｉｇｇｅｒ：サンプルにおける
パラメータ。このパラメータは、トリガ事象の前にどの
位のサンプルを取り込むかを決める。オシロスコープ・
メニューにおけるトリガ位置タブにより、ユーザは、記
録長の百分率単位か、Ｔ２に対する秒の単位で、プリト
リガ値を設定できる。

【００８２】ＰｏｓｔＴｒｉｇｇｅｒ：サンプルにおけ
るパラメータ。このパラメータは、トリガ事象の後にど
のくらいのサンプルが取り込まれるかを決める。

【００８３】ＲｅｓｅｔＡｃｑｕｉｓｉｔｉｏｎ：この
パラメータが１に等しければ、総てのメモリ制御ロジッ
クは、リセット状態にリセットされる。これは、Ｅｎａ
ｂｌｅＡｃｑｕｓｉｔｉｏｎが１にセットされると、メ
モリ・モジュールがデータの収集を開始するように準備
する。

【００８４】ＥｎａｂｌｅＡｃｑｕｓｉｔｉｏｎ：この
パラメータが１に等しければ、メモリがイネーブルされ
て、データ・サンプルの収集を開始する。このパラメー
タがゼロにリセットされると、データ・ストリームがボ
ードを通過しても、データがメモリに蓄積されない。

【００８５】Ａｒｍ：これは、読出し専用のパラメータ
である。必要数のプリトリガ・サンプルが蓄積される
と、内部メモリ・ボード・ロジックによって１にセット
される。ＲｅｓｅｔＡｃｑｕｓｉｔｉｏｎが表明される
と、ゼロにセットされる。アーミングされると、メモリ
・モジュールは、トリガを受信する用意が整う。トリガ
の検出により、循環メモリへのサンプルの取込みが開始
する。必要な数のポスト・トリガ・サンプルが収集され
ると、ＥｎａｂｌｅＡｃｑｕｉｓｉｔｉｏｎパラメータ
がゼロにセットされて、データ・ストリームがメモリに
蓄積されるのを停止する。

【００８６】ＲｅａｄＷａｖｅｆｏｒｍ：ＰＣインタフ
ェース・バスで波形サンプルが要求されると、これら波
形サンプルは順番にメモリから読み出される。モジュー
ル・ロジックは、非循環順序でサンプルを読み出す。

【００８７】ＭｅｍｏｒｙＳｉｚｅ：これは、読出し専
用パラメータである。メモリの最大長をサンプルの単位
でシステムＰＣに伝える。これらサンプルは、浮動小数
点形式でも、１６ビット整数形式でもよい。

【００８８】ＭｅｍｏｒｙＴｙｐｅ：このパラメータ
は、どの種類のデータがメモリにあるかを特定する。デ
ータの２つの一般的な種類は、整数と、浮動小数点であ
る。

【００８９】ＩｎｔｅｒｌｅａｖｅＦａｃｔｏｒ：この
パラメータは、インターリーブ・ファクタを決める。入
力データ・ストリームは、インターリーブであるかない
かにかかわらず、同じ順序で、メモリに蓄積される。し
かし、プリトリガ数及びポスト・トリガ数は、設定しな
ければならない。データをインターリーブし、ＰＣ波形
番号１を要求すると、１がインデックスであるアドレス
を用いて、ＰＣがそのデータを得る。メモリ・ロジック
は、インターリーブ・ファクタによりアドレスを増分す
る。

【００９０】ＮｕｍｂｅｒＯｆＩｎｐｕｔＳｔｒｅａｍ
ｓ：このパラメータは、読出し専用である。その値は、
どの位の１６ビット入力ストリームがメモリ・ボードに
届くかを特定する。つぎに、外部ＰＣは、インターリー
ブ及びメモリ形式パラメータを設定することにより、ど
の位のデータ・ストリームが解釈されるかを決める。出
力ストリームの数は、入力ストリームの数に常に等し
い。

【００９１】ＮｕｍｂｅｒＯｆＴｒｉｇｇｅｒ：このパ
ラメータは、読出し専用である。これは、どの位のトリ
ガ入力がメモリ・ボードに届くかを特定する。

【００９２】ＴｉｍｅＳｔａｍｐ：各取込み波形は、関
連したタイム・スタンプを有する。このタイム・スタン
プは、トリガが生じた後にメモリ・ボードから読み出さ
れる。

【００９３】総ての前置増幅器モジュールに共通のアブ
ストラクト（抽象）インタフェース（abstract interfa
ce）を次に説明する。このアブストラクト・インタフェ
ースは、システム制御器プロセッサが、前置増幅器を制
御する常に同じ１組の共通コマンドを有することを確実
にするが、どの種類の前置増幅器がチャネルのスロット
０に挿入されるかは関係ない。ここで説明する総てのパ
ラメータは、前置増幅器モジュールに蓄積される。追加
的なコマンドが必要なモジュールは、アブストラクト・
インタフェースのサブクラスとして作ってもよい。

【００９４】ｎａｍｅＳｔｒｉｎｇ：このパラメータ
は、前置増幅器のモデル、シリアル及び種類を含むスト
リングを戻す。例えば、差動、ＤＡ１０１、シリアル０
０００３２となる。モジュール全体に、１つのシリアル
番号が存在する。しかし、各前置増幅器チャネルは、専
用の名前ストリング及びモデル番号を有する。

【００９５】ｎｕｍｂｅｒＯｆＣｈａｎｎｅｌｓ：これ
は、読出し専用のパラメータである。前置増幅器は、任
意所望数のチャネルをそこに有している。このパラメー
タは、どの位の前置増幅器がボード上に設けてあるかを
特定する。これらチャネルは、下流で、多数に分ける
（multiway）インターリーブ設備と同じである。異なる
形式の増幅器モジュールがＳＤＯに存在できるが、１個
より多い増幅器を有するモジュールは、同じ形式の増幅
器を有する。

【００９６】ＰｏｓｓｉｂｌｅＢｗ１・・・ｐｏｓｓｉ
ｂｌｅＢｗＮ：このパラメータは、各チャネルに対して
可能な帯域幅設定の配列である。この配列の終わりは、
ゼロで締めくくる。（総てのチャネルがモジュール・ボ
ード上である。）

【００９７】ｂｗ１・・・ｂｗＮ：このパラメータは、
各増幅器に対して１つであり、そのチャネルの帯域幅を
特定する。このパラメータの値は、ロジックがハードウ
ェアを正しい設定に切り替えられるようにするパラメー
タである。

【００９８】ｐｏｓｓｉｂｌｅＳｃａｌｅ１・・・ｐｏ
ｓｓｉｂｌｅＳｃａｌｅＮ：ｐｏｓｓｉｂｌｅＳｃａｌ
ｅパラメータは、浮動小数点の読出し専用配列である。
この配列は、関連した前置増幅器が得ることのできる可
能な垂直スケール設定を特定する。入力単位が何である
かに関係なく、利得により、スケール・ファクタを特定
する。この利得は、増幅器の電圧出力／電圧入力であ
る。ＳＤＯは、ｉｎｐｕｔＲａｎｇｅと呼ぶデジタイザ
・ボード用パラメータを読み出し、選択した目盛り（デ
ィビジョン）の数に応じて単位目盛り当たりの電圧を計
算して、単位目盛り当たりの電圧を求める。値ゼロを配
列の終わりに配置しなければならないので、外部ソフト
ウェアがその配列の終了を識別できる。

【００９９】ｓｃａｌｅ１・・・ｓｃａｌｅＮ：このパ
ラメータは、利用可能なＮ個のスケール設定の１つを選
択するインデックス値を受ける。これは、ｐｏｓｓｉｂ
ｌｅＳｃａｌｅＮの配列へのインデックスである。

【０１００】ｐｒｅａｍｐＵｎｉｔｓ１・・・ｐｒｅａ
ｍｐＵｎｉｔｓＮ：前置増幅器へのこの入力は、テクト
ロニクス社製プローブの標準インタフェースをサポート
する。ｐｒｅａｍｐＵｎｉｔｓＮパラメータを読み出し
て、モジュールからプローブ用単位を読み出す。

【０１０１】明示的に述べないが、例えば、校正又は他
の用途用の他のパラメータをこのリストに加えてもよい
ことが当業者には理解できよう。ＳＤＯ用のＡ／Ｄ変換
器やトラック・アンド・ホールド集積回路を含むデジタ
イザ・モジュールに属するアブストラクト・パラメータ
を次に説明する。このフォーマットは、標準形式のフラ
ッシュＡ／Ｄ変換器用に特定されている。

【０１０２】ｎａｍｅＳｔｒｉｎｇ：このパラメータ
は、デジタイザ・ボードの名称、モデル番号、シリアル
番号を含んでいる。

【０１０３】ＢａｓｅＳａｍｐｌｅＲａｔｅ：これは、
デジタイザ・モジュールの基本サンプリング速度を特定
する読出し専用パラメータである。モジュール上の総て
のデジタイザは、同じサンプリング速度で動作する点に
留意されたい。しかし、ＳＤＯは、多数のデジタイザ・
モジュールを含んでもよい。望むならば、異なるデジタ
イザ・モジュールは、ＳＤＯシステム内で異なる基本サ
ンプリング速度で動作できる。

【０１０４】ｄｉｇｉｔｉｚｅｒ ｍｏｄｕｌｅｓ ｗ
ｉｌｌ ｒｅｃｅｉｖｅ ｉｎｐｕｔ ｓｉｇｎａｌ
ｓ：デジタイザ・モジュールは、前置増幅器モジュール
・ボードから入力信号を受信する。

【０１０５】ｄｉｇｉｔｉｚｅｒ ｍｏｄｕｌｅｓ ｗ
ｉｌｌ ｈａｖｅ ａ ｓｙｎｃｈｒｏｎｉｚｅｒ ｉ
ｎｐｕｔ：デジタイザ・モジュールは、スコープの背面
からアクセス可能なモジュールの後側に同期装置（シン
クロナイザ）入力端を有する。これにより、サンプリン
グ・クロックを発生する位相ロック・ループが入力のエ
ッジに対して同期できる。

【０１０６】ｓａｍｐｌｅＣｌｏｃｋ：このパラメータ
は、サンプリング・クロック・ソースを特定する。これ
は、内部又は外部に設定される。

【０１０７】ｎｕｍｂｅｒＯｆＤｉｇｉｔｉｚｅｒｓ：
このパラメータは、読み出し専用であり、いくつのＡ／
Ｄ変換器がモジュール上にあるかを特定する。デジタイ
ザの数は、典型的には、２のべき乗である。

【０１０８】ｉｎｔｅｒｌｅａｖｅＦａｃｔｏｒ：この
パラメータは、多数に分ける（multiway）インターリー
ブに対してボードを設定する。トラック・アンド・ホー
ルド集積回路を設定するのに適するロジックがボード上
に含まれている。外部ＰＣは、所望設定のｉｎｔｅｒｌ
ｅａｖｅＦａｃｔｏｒパラメータを簡単にロードする。
よって、ボードからの出力ストリームは、１、２、４、
８又は１６ウェイのインターリーブを表す。

【０１０９】ｄｉｇ１Ｓｋｅｗ１Ｗａｙ・・・ｄｉｇＮ
Ｓｋｅｗ１Ｗａｙ：これらパラメータは、種々の方法で
のインターリーブ用にデジタイザを設定するＤＡＣ値を
含んでいる。これらは、校正されなければならない。ま
た、これらは、ユーザ選択設定で、システム制御器プロ
セッサからダウンロードされる。

【０１１０】次のアブストラクト・インタフェースは、
ＤＰＯモード・スタイルの表示を実行する。理想的に
は、この表示は、入力ストリーム内の総てのデータ・サ
ンプルをビット・マップ・メモリに蓄積するように設計
されている。このＤＰＯモジュールを潜在的に定義する
種々の方法がある。しかし、最初に、次の実施を仮定す
る。

【０１１１】ビット・マップがＸＹ連続モードで動作す
るとき、入力ストリームの総てのデータ・サンプルは、
ビット・マップに蓄積される。トリガされたＹＴ（振幅
対時間）モードにおいて、メモリには、トリガの間に非
常に短い時間が存在する。このシステムは、光アナログ
・ビデオ出力信号を有するように特定される。これは、
ビデオを生成するために、メモリのラスタ走査出力を同
時に発生する期間中に、入力サンプルを連続的に書き込
みできる程度に充分遅いサンプリング速度で動作でき
る。このビデオは、必要に応じて、システム表示に切り
替えられる。

【０１１２】ロール・モード・アブストラクト・モジュ
ールは、システム内の他のビデオ信号に同期されたビデ
オ出力信号を発生できる。ストリームが生じた際に、こ
のストリーム内の総てのサンプルを観察できるようにビ
デオ表示を設計する。このモードは、表示から有用な情
報を得るために、人間の目にとって充分に遅いサンプリ
ング速度のストリームを有効にする。

【０１１３】ハードディスク・ドライブ・アブストラク
ト・インタフェースは、データ・ストリームを入力とし
て受信でき、これらを次段のモジュールに渡すことので
きるハードディスク・ドライブ・カードに対してパラメ
ータを定義する。サンプリング速度が充分に遅ければ、
トリガ入力を受けた際に、ストリームの総てのサンプル
をディスク・ドライブ・ファイルに蓄積することも可能
である。サンプリング速度が速くなりすぎると、データ
が失われ、ボード上のＬＥＤが点灯する。システム・ソ
フトウェアを良好に読み出すために、このオーバーフロ
ー信号が利用可能である。

【０１１４】ディスク・ドライブ・アブストラクト・イ
ンタフェースは、次の特性を有する。これは、取込みメ
モリ・モジュールと類似したトリガ入力を有する。各ト
リガ入力は、遅延カウンタを有する。プリトリガ・サン
プルは存在しない。プリトリガを可能にするために行う
データの循環バッファへの書き込みを行わない。エネー
ブルされた入力トリガの１つが活性化された瞬間に、フ
ァイルへのデータ書込み動作が開始する。ディスク・ド
ライブ・ボードは、マイクロ制御器を具えており、シス
テム・インタフェース・コマンドをマシン・レベルのレ
ジスタ及びビットに変換する。これは、制御に必要であ
る。

【０１１５】選択されたチャネルは、一組になった総て
の制御及びパラメータを有するので、パラメータの調整
は、総ての選択されたチャネルに影響する。同じハード
ウェア構成のチャネルのみが互いにロックされる。種々
のチャネルが、一組になった垂直制御を有することが、
ＳＤＯシステムの主要な特徴である。ユーザは、任意所
望の組合せ、及び任意数の組合せにおいて、制御のグル
ープをまとめることができる。

【０１１６】異なるチャネルは、サンプリング速度及び
記録長において多くの設定を有するので、タイムベース
・メニュー（図示せず）は、取り扱いが一層難しい。同
じハードウェア構成のチャネルのみが互いにロックされ
る。

【０１１７】タイムベースは、プロセッサ・ボード上の
デシメータと、取込みメモリ・モジュールとの組合せで
ある。これは、ストリーム内にどのようなモジュールが
存在するか、それらがどのような順序で接続されている
かにより決まる。例えば、取込みメモリ・モジュールの
後段にデシメータがあると、これら両方のモジュールの
タイムベース制御が、メニューに現れる。

【０１１８】第１デシメータ、第１メモリ、第２デシメ
ータ及び第２メモリが存在すると、２つのタイムベース
が存在し、１つのチャネルを選択するための２つのタイ
ムベース・メニュー・タブが存在する。

【０１１９】デシメータの後段にメモリが存在すると、
２つのタイムベース・タグが存在する。取込みメモリ・
モジュール用のサンプリング速度に関連するメニュー項
目がグレイ色（他と識別可能な色）になる。同様に、第
２タイムベースでは、記録長に関連するメニュー項目が
グレイ色になる。

【０１２０】この規則は、前置増幅器モジュールから開
始する下流を検索し、そのデータ・ストリームにどの位
のタイムベースが存在するかを決定する。存在する各デ
ータベースに対して、メニュー・タブを作る。

【０１２１】同じチャネルのみが、選択されたチャネル
・メニューと一組になる。ユーザがあるタブから別のタ
ブに切り替えると、これら選択されたチャネル・メニュ
ーの設定が記憶される。

【０１２２】インターリーブに必要な追加のチャネルが
オン状態でない場合のみ、サンプリング速度を調整する
ことにより、インターリーブが作用する。

【０１２３】本発明のアーキテクチャの最も顕著な概念
は、おそらく、ハードウェア要素及びソフトウェア要素
の両方がオブジェクト指向なことである。これは、シス
テムの実時間ソフトウェアが、新たな挙動（behavior）
がサブクラスに追加されない限り変化しないハードウェ
ア・インタフェースを「調べる」オブジェクトで構成さ
れているということである。なお、インタフェース上の
ハードウェア・オブジェクトの構成のみが変化する。

【０１２４】ＳＤＯソフトウェア・アーキテクチャは、
厳密にオブジェクト指向である。ソフトウェア・オブジ
ェクトは、このシステム全体に振り分け（分布）られて
いる。例えば、各モジュールは、そのモジュールにロー
カルなアブストラクト・ソフトウェア・インタフェース
を実現できるローカル・マイクロ制御器を具えている。
この振り分けられたアプローチにより、ボードＳＷのそ
の部分で、新たなボードを設計でき、ボード・ロジック
設計又は構成を変更できる。このメイン・システム・プ
ロセッサは、その形式の総てのボードに対して有効な標
準アブストラクト・インタフェースを介して、ボードと
依然会話をできる。（ボードの形式は、デジタイザ、前
置増幅器、メモリ、Ｄ／Ａ変換器などである。）ボード
が新たな機能をインタフェースに負荷する必要がなけれ
ば、サブクラス・オブジェクトが生成される。これは、
元のアブストラクト・クラス挙動を受け継ぎ、新たな挙
動を追加する。この場合、最小のメイン・システム・フ
ァームウェアの変更が必要になる。例えば、デジタイザ
・モジュールは、固定アブストラクト・インタフェース
を有するので、２個のデジタイザを有するボード又は１
６個のデジタイザを有するボードをプラグインすること
が可能であり、システム制御器プロセッサ用ソフトウェ
アは、これらボードとの通信にいかなる困難も見つから
ない。ボードの現在のバージョンは、アブストラクト・
インタフェースに質問することにより、他のバージョン
のボードよりも、多くの資源又は少ない資源を具えてい
ることが判る。

【０１２５】ソフトウェア・クライエントのオブジェク
トをシステム全体に分布させた最終目的は、各時点で、
新たなシステム・モジュールを設計することであり、ソ
フトウェアの作用は非常に小さな作用であり、モジュー
ル自体にローカル化されている。この結果、ＳＤＯシス
テムの一部を更新又は変更するのに、設計期間を短くで
きる。これにより、市場に出す時間を短くでき、開発コ
ストも低減できる。これにより、システム全体を維持す
るのが容易になる。これは、少ない技術者で、モジュー
ルのボード上のソフトウェアの変更をローカルにできる
ためである。なお、メイン・システムのソフトウェア・
アーキテクチャを変更するには、多くの技術者が必要と
なる。

【０１２６】ＳＤＯシステムは、カストマの試験及び測
定システムにも埋め込めることが理解できよう。ＳＤＯ
は、実時間信号処理及びアナログ信号発生もできる。か
かる信号は、ユーザの入力信号から得ることができる
し、また、例えば、任意波形発生器（ＡＷＧ）により内
部的に発生することもできる。

【０１２７】

【発明の効果】上述の如く本発明の測定機器及びオシロ
スコープによれば、不感時間を短縮し、異常を検出でき
る確率を高め、メモリ長を容易に拡張できる。

【図面の簡単な説明】

【図１】本発明によるストリーミング分配オシロスコー
プ（ＳＤＯ）の簡略化したブロック図である。

【図２】従来の典型的なデジタル・ストレージ・オシロ
スコープの簡略化したブロック図である。

【図３】図１のＳＤＯモジュールの間の接続を示す簡略
化した側面図である。

【図４】図３のリボン・ケーブル接続の簡略化した斜視
図である。

【図５】本発明を実施するのに有用なＳＤＯ制御パネル
を示す図である。

【図６】本発明によるスクリーン表示例を示す図であ
る。

【図７】本発明によるＳＤＯマスタ・ユニット及びＳＤ
Ｏスレーブ・ユニットの正面図である。

【図８】本発明によるスクリーン表示例を示す図であ
る。

【図９】本発明によるスクリーン表示例を示す図であ
る。

【図１０】図１のＳＤＯ取込みメモリ・モジュールの回
路要素を示す簡略化したブロック図である。

【図１１】本発明に用いるのに適するトリガ・マトリク
ス・ボード簡略化したブロック図である。

【図１２】図１のＳＤＯモジュール間の接続を示す上面
図である。

【図１３】図１のＳＤＯモジュール間の接続を示す上面
図である。

【図１４】図１のＳＤＯモジュール間の接続を示す上面
図である。

【図１５】図１０の取込みメモリ・モジュールのストリ
ーム・スプリッタの簡略化したブロック図である。

【符号の説明】

２００ ストリーミング分配オシロスコープ（ＳＤＯ） ２０１ インタフェース・バス（光ファイバ・チャネ
ル） ２１０ 前置増幅器モジュール ２２０ デジタイザ・モジュール ２２４ Ａ／Ｄ変換器 ２３０、２４０ ＦＰＧＡボード（プロセッサ・モジュ
ール） ２５０ Ｄ／Ａ変換器ボード ２６０ メモリ・ボード（メモリ・モジュール） ２７０ メモリ・ボード ２８０ ハードディスク駆動モジュール ３００ モジュール ３１０ リボン・ケーブル ３３０ コネクタ ４００ ＳＤＯモジュール ４１０ リボン・ケーブル ５００ フロント・パネル ７００ マスタ・ユニット ７０２ 表示器 ７０６ フロント・パネル ７１０ 光ファイバ・チャネル・インタフェース・ユニ
ット ７２０ スレーブ・ユニット ７２２ 液晶表示器 ７３０ スレーブ・ユニット ７３２ 液晶表示器 ７４０ スレーブ・ユニット ７４２ 液晶表示器 １０００ メモリ・モジュール １０１０ ストリーム・スプリッタ １０２０ デマルチプレクサ １０３０ 取込みメモリ １０４０ 遅延カウンタ １０７０ マイクロ制御器 １０８０ 光ファイバ・チャネル・インタフェース １１００ トリガ・スイッチ・マトリクス・モジュール １１１０、１１２０、１１３０、１１４０ クロスポイ
ント・スイッチ １１５０ 行デコーダ １１６０ 列デコーダ １２０５ 前置増幅器モジュール １２０８ 同軸ケーブル １２１０ デジタイザ・モジュール １２２０、１２３０、１２４０ モジュール １３１０、１３２０、１３３０、１３４０ デジタイザ
・モジュール １４１０、１４２０、１４３０、１４４０ デジタイザ
・モジュール １５０５ 入力ラッチ １５１０ 出力ラッチ １５１５、１５２０ バッファ配列

Claims (6)

【特許請求の範囲】
1. 【請求項１】 被測定アナログ信号を受け、増幅する前
   置増幅器モジュールと、 上記アナログ信号のサンプルを表す２進データのストリ
   ームを発生するデジタイザ・モジュールと、 上記２進データ・ストリームを受けて、この２進データ
   のストリームに応答してトリガ信号を発生する際、上記
   ２進データのストリームの異なる部分に対する異なるト
   リガ判定基準に基づいて複数のトリガ信号を発生できる
   プロセッサ・モジュールと、 上記２進データのストリームを受信し、上記トリガ信号
   を受信し、上記トリガ信号に応答して上記２進データの
   少なくとも一部を蓄積する取込みメモリ・モジュールと
   を具え、 上記前置増幅器モジュール、上記デジタイザ・モジュー
   ル、上記プロセッサ・モジュール及び上記取込みメモリ
   ・モジュールがチャネルを形成し、 上記デジタイザ・モジュール、上記プロセッサ・モジュ
   ール及び上記取込みメモリ・モジュールの間に結合さ
   れ、上記チャネルにおける上記２進データの伝送を行う
   リボン・ケーブルを更に具えたことを特徴とする測定機
   器。
2. 【請求項２】 上記取込みメモリ・モジュールに供給さ
   れたトリガ信号により、波形を定めることを特徴とする
   請求項１の測定機器。
3. 【請求項３】 被測定アナログ信号を受け、増幅する前
   置増幅器モジュールと、 上記アナログ信号のサンプルを表す２進データのストリ
   ームを発生するデジタイザ・モジュールと、 上記２進データを受け、この２進データに応答して第１
   トリガ信号を発生する第１プロセッサ・モジュールと、 上記２進データのストリームを受け、上記第１トリガ信
   号を受け、この第１トリガ信号に応答して上記２進デー
   タの少なくとも一部を蓄積する第１取込みメモリ・モジ
   ュールと、 上記２進データのストリームを受け、上記第１トリガ信
   号と異なるトリガ判定基準に基づいて第２トリガ信号を
   発生する第２プロセッサ・モジュールと、 上記２進データのストリームを受け、上記第２トリガ信
   号を受け、この第２トリガ信号に応答して上記２進デー
   タのストリームの少なくとも第２部分を蓄積する第２取
   込みメモリ・モジュールとを具え、 上記前置増幅器モジュール、上記デジタイザ・モジュー
   ル、上記第１及び第２プロセッサ・モジュール、並びに
   上記第１及び第２取込みメモリ・モジュールが単一のチ
   ャネルを形成し、 上記デジタイザ・モジュール、上記第１及び第２プロセ
   ッサ・モジュール、並びに上記第１及び第２取込みメモ
   リ・モジュールの間に結合され、上記チャネルにおける
   上記２進データのストリームを伝送するリボン・ケーブ
   ルを更に具えたことを特徴とする測定機器。
4. 【請求項４】 上記第１取込みメモリ・モジュールに供
   給する上記第１トリガ信号により第１波形を定め、上記
   第２取込みメモリ・モジュールに供給する上記第２トリ
   ガ信号により第２波形を定めることを特徴とする請求項
   ３の測定機器。
5. 【請求項５】 被測定アナログ信号を受け、増幅する前
   置増幅器モジュールと、 上記アナログ信号のサンプルを表す２進データのストリ
   ームを発生するデジタイザ・モジュールと、 上記２進データを受け、この２進データに応答して第１
   トリガ信号を発生する第１プロセッサ・モジュールと、 上記２進データのストリームを受け、上記第１トリガ信
   号を受け、この第１トリガ信号に応答して上記２進デー
   タの少なくとも一部を蓄積する第１取込みメモリ・モジ
   ュールと、 上記２進データのストリームを受け、上記第１トリガ信
   号と異なるトリガ判定基準に基づいて第２トリガ信号を
   発生する第２プロセッサ・モジュールと、 上記２進データのストリームを受け、上記第２トリガ信
   号を受け、この第２トリガ信号に応答して上記２進デー
   タのストリームの少なくとも第２部分を蓄積する第２取
   込みメモリ・モジュールとを具え、 上記前置増幅器モジュール、上記デジタイザ・モジュー
   ル、上記第１及び第２プロセッサ・モジュール、並びに
   上記第１及び第２取込みメモリ・モジュールが単一のチ
   ャネルを形成し、 上記デジタイザ・モジュール、上記第１及び第２プロセ
   ッサ・モジュール、並びに上記第１及び第２取込みメモ
   リ・モジュールの間に結合され、上記チャネルにおける
   上記２進データのストリームを伝送するリボン・ケーブ
   ルと、 システム制御器プロセッサとデータ通信を行う一連の光
   ファイバ・チャネルとを更に具えたことを特徴とするオ
   シロスコープ。
6. 【請求項６】 上記第１取込みメモリ・モジュールに供
   給する上記第１トリガ信号により第１波形を定め、上記
   第２取込みメモリ・モジュールに供給する上記第２トリ
   ガ信号により第２波形を定めることを特徴とする請求項
   ５のオシロスコープ。