DE4009383A1 - Verfahren und anordnung zur analog-digital-umsetzung - Google Patents

Verfahren und anordnung zur analog-digital-umsetzung

Info

Publication number
DE4009383A1
DE4009383A1 DE19904009383 DE4009383A DE4009383A1 DE 4009383 A1 DE4009383 A1 DE 4009383A1 DE 19904009383 DE19904009383 DE 19904009383 DE 4009383 A DE4009383 A DE 4009383A DE 4009383 A1 DE4009383 A1 DE 4009383A1
Authority
DE
Germany
Prior art keywords
analog
value
computer
correction
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19904009383
Other languages
English (en)
Other versions
DE4009383C2 (de
Inventor
Roland Dipl Ing Kugler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Automation GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19904009383 priority Critical patent/DE4009383A1/de
Publication of DE4009383A1 publication Critical patent/DE4009383A1/de
Application granted granted Critical
Publication of DE4009383C2 publication Critical patent/DE4009383C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1028Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zur Analog-Digital-Umsetzung einer analogen Eingangsgröße mit einem Analog-Digital-Umsetzer, dem ein Multiplexer vorgeschaltet und ein Rechner nachgeschaltet ist.
Für die Umsetzung von analogen Größen sind eine Reihe von Umsetzungsverfahren bekannt, die im wesentlichen nach zwei voneinander verschiedenen Meßprinzipien arbeiten. Eine erste Gruppe arbeitet als Augenblickswertvergleicher, während eine zweite Gruppe integrierend arbeiten und als Mittelwertumsetzer bezeichnet werden kann. Da es sich bei den Analog-Digital-Umsetzern um digitale Meßgeräte handelt, tritt ein Digitalisierungsfehler auf, der als Quantierungsfehler bezeichnet wird. Er ist so groß wie die halbe Eingangsgrößenänderung, die benötigt wird, um die Zahl in der niedrigsten Stelle zu ändern. Aufgrund des Quantierungsfehlers ergibt sich eine nichtlineare Kennlinie der Ausgangsgröße eines Analog-Digital-Umsetzers in Abhängigkeit von der Eingangsgröße. Neben dem Quantierungsfehler treten auch noch schaltungsbedingte Fehler auf. Es handelt sich hierbei unter anderem um Offsetfehler und Verstärkungsfehler. Der Offsetfehler verursacht eine konstante absolute Abweichung in der Kennlinie des Analog-Digital-Umsetzers. Der Verstärkungsfehler verursacht eine relative Abweichung.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zur Analog-Digital-Umsetzung einer analogen Eingangsgröße dahingehend weiterzuentwickeln, daß der Offsetfehler und Verstärkungsfehler korrigiert wird und dabei der Quantisierungsfehler nicht vergrößert wird.
Die Aufgabe wird für das Verfahren erfindungsgemäß dadurch gelöst, daß in einem ersten Einstellschritt bei einer unteren Referenzeingangsspannung der digitale Ausgangswert des Analog-Digital-Umsetzers mit einer vorgegebenen Stellenzahl als erster Korrekturwert gespeichert wird, daß in einem zweiten Einstellschritt bei einer höheren Referenzeingangsspannung der digitale Ausgangswert des A-D-Umsetzers als zweiter Korrekturwert gespeichert wird, und daß bei der Messung beliebiger analoger Eingangsspannungen das digitale Ausgangssignal im Rechner mit den gespeicherten Korrekturdaten um Offset- und Verstärkungsfehler korrigiert wird. Die bei dieser Rechnung auftretenden niedrigwertigen Stellen können als Bruchteil der niedrigsten Stelle des A-D-Umsetzers angesehen werden. Bei dem vorstehend beschriebenen Verfahren werden diese niederwertigen Stellen nicht auf- oder abgerundet, sondern in einem größeren Digitalwert als Stellen nach dem Komma zur Weiterverarbeitung des Meßwertes weitergegeben, wie bei einem A-D-Umsetzer mit einer höheren Auflösung. Ein Analog-Digital-Umsetzer, dessen Meßwerte auf die oben beschriebene Weise ergänzt werden, hat deshalb insofern eine höhere Genauigkeit als die rechnerische Korrektur der Offsetfehler und der Verstärkungsfehler den vorhandenen Quantierungsfehler nicht vergrößern.
Als untere Referenzeingangsspannung wird vorzugsweise im ersten Einstellschritt null Volt an den Verstärkereingang gelegt. Die obere Referenzeingangsgröße wird zweckmäßigerweise auf den oberen Wert des zu messenden Eingangsspannungsbereiches eingestellt (Full-Scale). Eine Einstellung auf ungefähr den oberen Wert ist ebenfalls möglich.
Eine Anordnung zur Durchführung des oben beschriebenen Verfahrens besteht erfindungsgemäß darin, daß ein eingangsseitig mit einem Multiplexer und ausgangsseitig mit einem Rechner verbundener Analog-Digital-Umsetzer eine vom A-D-Umsetzer vorgegebene Stellenzahl aufweist, die bei der Messung von Referenzeingangsgrößen zur Erzeugung der Gesamtkorrekturwerte ausgenutzt werden, die in einen Speicher des Rechners abgelegt werden, und daß bei der Messung beliebiger Eingangsgrößen eine die vorgegebene Stellenzahl überschreitende Zahl niederwertiger Stellen weiterverarbeitet werden.
Im Einstellbetrieb erfaßt der Rechner die beiden Referenzspannungswerte mit dem Analog-Digital-Umsetzer und bestimmt aus den beiden Meßwerten die Korrekturwerte und speichert sie ab. Im normalen Betrieb, wenn unbekannte Eingangsspannungen gemessen werden, korrigiert der Rechner den Meßwert mit den gespeicherten Korrekturwerten. Der Offsetfehler wird durch Subtraktion, der Verstärkungsfehler durch Multiplikation (bzw. Division) korrigiert. Dabei entstehen Nachkommastellen bei der Verstärkungskorrektur durch Multiplikation mit einem Bruch. Durch die rechnerische Korrektur des Digitalwerts mit höherer Stellenzahl als der Stellenzahl des A-D-Umsetzers mit den vorab im Einstellverfahren gewonnenen Korrekturwerten werden hierbei Vergrößerungen des Fehlers, die das Meßergebnis über den Quantierungsfehler hinaus verfälschen, beseitigt.
Die Erfindung wird anhand eines in einer Zeichnung dargestellten Ausführungsbeispiels näher beschrieben, aus dem sich weitere Einzelheiten, Merkmale und Vorteile ergeben.
Es zeigt
Fig. 1 ein Schaltbild einer Anordnung zur Analog-Digital-Umsetzung,
Fig. 2 Diagramme der digitalen Ausgangsgröße eines Rechners in Abhängigkeit von der Eingangsgröße und den verschiedenen Korrekturwerten,
Fig. 3 Diagramme der Ausgangsgröße eines Rechners in Abhängigkeit von der Eingangsgröße und Korrekturwerten kleiner als eins.
Ein Analog-Digital-Umsetzer 1 ist eingangsseitig wahlweise mit einer Sample- und Holdschaltung 2 verbunden, die von einem Verstärker 3 gespeist wird. Dem Verstärker 3 ist wahlweise ein Filter 4 vorgeschaltet, an dessen Eingang die zu messende analoge Größe angelegt wird. Die zu messenden Größen werden dem Eingang des Filters 4 z. B. über einen Multiplexer 5 zugeführt, der an zwei Eingängen 6, 7 je mit zwei Referenzspannungsquellen verbunden ist, deren Größen sich voneinander unterscheiden. Die eine, untere Referenzspannung ist vorzugsweise O- bzw. Massepotential, während die andere Referenzspannung in einen anderen vorgegebenen größeren Wert, der insbesondere am oberen Ende oder im oberen Bereich der Meßgrößen liegt. Die Referenzspannungsquelle kann einstellbar ausgebildet sein. Der Analog-Digital-Wandler ist mit seinen Ausgängen an einen Rechner 8 angeschlossen, der die Meßwerte korrigiert und zur Weiterverarbeitung ausgibt. Weitere Eingänge 9, 10, 11 des Multiplexers sind an nicht näher dargestellte Meßgrößenerzeuger angeschlossen.
Der Analog-Digital-Umsetzer 1 hat eine bestimmte Anzahl von Stellen, denen je ein Ausgang 12, 13, 14, 15 zugeordnet ist. Im allgemeinen ist die Anzahl der Stellen größer, z. B. 12. Die durch Auswahl eines entsprechenden Umsetzers vorgegebene Anzahl der Stellen ist an die erforderliche Meßgenauigkeit angepaßt. Beispielsweise sind die Ausgänge 12 bis 15 für eine gewünschte Auflösung der Meßwerte vorgesehen, wobei dem Ausgang 15 die Stelle mit dem niedrigsten Stellenwert zugeordnet ist. Der Rechner 8 hat aber noch zwei weitere Ausgänge 16, 17, deren Bruchteile des Meßwerts zugeordnet sind. Es handelt sich also um Ausgänge für die Stellen nach dem Komma. Die Ausgänge 12 bis 15 sind an Eingänge des Rechners 8 angeschlossen. Der Rechner liefert die Ausgänge 12′-15′-16-17.
Mit der in Fig. 1 dargestellten Anordnung kann bei der Analog-Digital-Wandlung der Einfluß des Offsetfehlers und Verstärkungsfehlers auf den Meßwert beseitigt werden. Für eine entsprechende Arbeitsweise muß die Anordnung vorher und im Betrieb zweckmäßigerweise zyklisch wiederholt eingestellt werden. Die Einstellung läuft wie folgt ab:
Der Eingang des Filters wird zuerst mit dem Eingang 7 verbunden, der an Massepotential gelegt ist. Danach wird in einem ersten Einstellschritt der digitale Ausgangswert im Speicher des Rechners 8 oder in einen mit diesem verbundenen Speicher mit allen Stellen 12 bis 15 als erster Korrekturwert für den Offsetfehler gespeichert. Anschließend wird der Eingang des Filters 4 mit dem Eingang 6 verbunden, an dem eine höhere Referenzeingangsspannung ansteht. Vor dem dieser entsprechenden Digitalwert werden auch alle Stellen als zweiter Korrekturwert für den Verstärkungsfehler zwischengespeichert.
Bei der auf die Einstellphase der Anordnung folgenden Messung unbekannter Eingangsspannungen, z. B. an den Eingängen 9, 10, 11 werden die Signale an den Ausgängen 12 bis 15 weiterverarbeitet. Dem an den Ausgängen 12 bis 15 auftretenden Digitalwert wird vom Rechner der Offset- und Verstärkungsfehler korrigiert. Der dabei entstehende Digitalwert mit zusätzlichen Nachkommastellen 16, 17 wird vom Rechner als korrigierter Meßwert ausgegeben. Dieser korrigierte Meßwert enthält zwar noch einen Quantierungsfehler, der jedoch nicht mehr durch die Korrektur des Offsetfehlers und des Verstärkungsfehlers des Verstärkers 3 wesentlich vergrößert wird. Für die Korrektur wird der Offsetfehler vom digitalen Eingangswert des Rechners 8 subtrahiert. Der Verstärkungsfehler wird durch Multiplikation mit dem Verhältnis Sollwert : Istwert des 2. Korrekturwertes mit dem bzw. Division durch das Verhältnis Istwert : Sollwert korrigiert.
Die Fig. 2 zeigt für verschiedene Korrekturwerte die digitale Ausgangsgröße des Rechners 8 in Abhängigkeit von der digitalen Ausgangsgröße des Analog-Digital-Umsetzers 1. Eine erste Kurve 19 stellt den Fall dar, daß der digitale Eingangswert des Rechners 8 und der digitale Ausgangswert gleich sind. Dies entspricht der Multiplikation mit dem Faktor 1 für den Fall, daß keine Korrektur eines Verstärkungsfaktors vorweggenommen werden muß.
Weiterhin sind in Fig. 2 zwei weitere Kurven 20, 21 dargestellt, bei denen die Ausgangsgröße des Rechners 8 durch Multiplikation der Eingangsgröße mit dem Faktor 1, 25 korrigiert wird. Die Kurven 20 und 21 sind im folgenden noch näher beschrieben.
Die Kurve 20 zeigt die Ausgangswerte des Rechners 8, wenn die Ausgangsgröße die gleiche Stellenzahl (Anzahl der Bits) wie die Eingangsgröße hat (z. B. 12 Bit-Analog-Digital-Umsetzer und 12 Bit Ergebnis). Dabei treten durch Rundungsfehler nach jeweils vier Schritten in der Eingangsgröße Sprünge 1 in der Ausgangsgröße von 2 LSB (Least significant bit) auf, die den Quantisierungsfehler verdoppeln. Dies ist ein zusätzlicher Linearitätsfehler von 1 LSB.
Die Kurve 21 zeigt Ausgangswerte des Rechners 8, wenn die Ausgangsgröße des Rechners eine Binärstelle mehr als die Eingangsgröße hat. Hiermit sind doppelt so viele Punkte auf der Kennlinie angebbar wie bei der Kurve 20 (d. h. jeweils ein Zwischenwert). Es treten durch Rundungsfehler nach jeweils zwei Schritten in der Eingangsgröße Sprünge in der Ausgangsgröße 2 von nur noch 1, 5 LSB auf (=Quantierungsfehler), zusätzlicher Linearitätsfehler nur 0, 5 LSB. Es werden jedoch nicht alle möglichen Ausgabe-Bit-Kombinationen verwendet.
Wenn z. B. bei einer gängigen Ausführung der Analog-Digital-Umsetzer 12 bit Wörter und der Rechner 16 bit Wörter ausgibt, dann sind mit 4 bit Nachkommastellen die Rundungsfehler nur noch 1/16 LSB des Analog-Digital-Umsetzers, also auch der zusätzliche Quantisierungsfehler nur noch 1/16 LSB.
Die Fig. 3 zeigt Kennlinien der Ausgangsgröße des Rechners 8 in Abhängigkeit von der Eingangsgröße bei Multiplikation mit Korrekturwerten <1. Eine Kennlinie 23 weist für den Fall, daß keine Nachkommastellen vorhanden sind, durch die Rundung für zwei Eingangswerte jeweils den gleichen Ausgangswert auf. Dies ist ein zusätzlicher Linearitätsfehler von 1 LSB.

Claims (5)

1. Verfahren zur Analog-Digital-Wandlung einer analogen Eingangsgröße mit einem Analog-Digital-Umsetzer, dem ein Multiplexer vorgeschaltet ist, dadurch gekennzeichnet, daß in einem ersten Einstellschritt bei einer unteren Referenzeingangsspannung der digitale Ausgangswert des Analog-Digital-Umsetzers mit einer vorgegebenen Stellenzahl als erster Korrekturwert gespeichert wird, daß in einem zweiten Einstellschritt bei einer höheren Referenzeingangsspannung der digitale Ausgangswert des Analog-Digital-Umsetzers als zweiter Korrekturwert gespeichert wird, und daß bei der Messung beliebiger analoger Eingangsspannungen das digitale Ausgangssignal im Rechner mit den gespeicherten Korrekturwerten um Offset- und Verstärkungsfehler korrigiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als untere Referenzeingangsspannung null Volt vorgegeben wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als obere Referenzspannung der obere Wert des Eingangsspannungsbereichs eingestellt wird.
4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei der Messung beliebiger, analoger Eingangsspannungen von den digitalen Ausgangswerten des Analog-Digital-Umsetzers der Korrekturwert für den Offsetfehler subtrahiert wird und daß die Differenz zur Korrektur des Verstärkungsfehlers mit dem Verhältnis Sollwert : Istwert multipliziert bzw. durch das Verhältnis Istwert : Sollwert dividiert wird und daß die durch die Korrektur entstehenden Nachkommastellen zusammen mit den anderen Stellen des jeweiligen Digitalwerts weiterverarbeitet werden.
5. Anordnung zur Durchführung des Verfahrens nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein eingangsseitig mit einem Multiplexer (5) und ausgangsseitig mit einem Rechner (8) verbundener Analog-Digital-Umsetzer (1) eine vom Analog-Digital-Umsetzer vorgegebene Stellenzahl aufweist, die bei der Messung von Referenzeingangsgrößen zur Erzeugung der Gesamtkorrekturwerte ausgenutzt wird, die in einem Speicher des Rechners abgelegt werden, und daß bei der Messung und Korrektur des Meßwertes beliebiger Eingangsgrößen eine die vorgegebene Stellenzahl überschreitende Zahl niederwertiger Stellen weiterverarbeitet werden.
DE19904009383 1990-03-23 1990-03-23 Verfahren und anordnung zur analog-digital-umsetzung Granted DE4009383A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904009383 DE4009383A1 (de) 1990-03-23 1990-03-23 Verfahren und anordnung zur analog-digital-umsetzung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904009383 DE4009383A1 (de) 1990-03-23 1990-03-23 Verfahren und anordnung zur analog-digital-umsetzung

Publications (2)

Publication Number Publication Date
DE4009383A1 true DE4009383A1 (de) 1991-09-26
DE4009383C2 DE4009383C2 (de) 1992-11-05

Family

ID=6402917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904009383 Granted DE4009383A1 (de) 1990-03-23 1990-03-23 Verfahren und anordnung zur analog-digital-umsetzung

Country Status (1)

Country Link
DE (1) DE4009383A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001005616A2 (de) * 1999-07-20 2001-01-25 Siemens Aktiengesellschaft Verfahren zum bearbeiten und speichern von sensorsignalen, und entsprechend ausgelegte signalerfassungsvorrichtung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19609324A1 (de) * 1996-03-09 1997-09-11 Bosch Gmbh Robert Verfahren zur Messung eines Spannungswerts, Meßvorrichtung zur Ausführung des Verfahrens und Verfahren zur Konfiguration der Meßvorrichtung
DE19752134C2 (de) * 1997-11-25 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum Kalibrieren eines A/D-Wandlers
DE102011002059B4 (de) * 2011-04-14 2013-10-24 Industrieofentechnik Frank Schubert Gmbh & Co. Kg Verfahren zum Korrigieren eines von einer Messanordnung verursachten Messfehlers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275142A2 (de) * 1987-01-08 1988-07-20 Solartron Group Limited Flussrechnereichungstechnik
DE3836812A1 (de) * 1987-10-30 1989-05-11 Teradyne Inc Anordnung und verfahren zur eichung von digital/analog-wandlern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275142A2 (de) * 1987-01-08 1988-07-20 Solartron Group Limited Flussrechnereichungstechnik
DE3836812A1 (de) * 1987-10-30 1989-05-11 Teradyne Inc Anordnung und verfahren zur eichung von digital/analog-wandlern

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SCHILDWACH, Bernd, STROETZEL, Karl-Heinz: Abgleich-Digital- und Digital-Analog-Umsetzern. In: Radio Fernsehen, Elektronik, 1978, H. 7, S. 425 *
TIETZE, Ulrich, SCHENK, Christoph: Halbleiter- Schaltungstechnik, 5. Aufl., Berlin: Spinger- Verlag, 1982, S. 651, 652 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001005616A2 (de) * 1999-07-20 2001-01-25 Siemens Aktiengesellschaft Verfahren zum bearbeiten und speichern von sensorsignalen, und entsprechend ausgelegte signalerfassungsvorrichtung
WO2001005616A3 (de) * 1999-07-20 2002-04-11 Siemens Ag Verfahren zum bearbeiten und speichern von sensorsignalen, und entsprechend ausgelegte signalerfassungsvorrichtung

Also Published As

Publication number Publication date
DE4009383C2 (de) 1992-11-05

Similar Documents

Publication Publication Date Title
EP1568138B1 (de) A/d-wandler mit minimiertem umschaltfehler
DE3002992C2 (de) Verfahren und Vorrichtung zur Analog/Digital-Umsetzung
DE60309025T2 (de) Offsetkalibrationssystem
DE10250584B4 (de) Differenzeingabe-A/D-Wandler
WO2001058019A1 (de) A/d-wandler mit lookup-tabelle
EP1504531B1 (de) Digital-analog-umsetzer mit integrierter prüfschaltung
DE4009383C2 (de)
DE3339349A1 (de) Kennliniengeber
EP0514634A1 (de) Verfahren zur Korrektur von Messfehlern
DE2419642A1 (de) Analog-digital-umsetzer
EP0444234B1 (de) Verfahren und Einrichtung zur Analog-Digital-Wandlung
EP0631393B1 (de) Abtast-Analog-zu-Digital-Umsetzer mit Gross-Feinbereichs-Architektur und interpolierender Residuums-Kodierung
DE2906740A1 (de) Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens
DE2932371C2 (de) Analog-Digital-Konverter mit einem Komparator zur Verarbeitung bipolarer Eingangsspannungen
DE2852095C2 (de) Analog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals an ein umzusetzendes Analogsignal
DE4409063C1 (de) Schaltungsanordnung zur Analog-Digital-Wandlung
WO1986007511A1 (en) Analog-to-digital converter
DE3326204A1 (de) Verfahren und messschaltungsanordnung zur driftkorrektur bei der digitalisierung von messspannungen
DE4003682A1 (de) Schneller digital-analogwandler mit hoher aufloesung
DE2255763C3 (de) Fehlersicheres inkrementales Meßverfahren für Waagen
DE3540453A1 (de) Verfahren und anordnung zur analog-digital-umsetzung
WO1994024770A1 (de) Vorrichtung zum digitalisieren einer analogspannung
DE1277320B (de) Verfahren zur Verbesserung der Differentiallinearitaet von Analog-Digitalumsetzern und Schaltung zur Durchfuehrung des Verfahrens
DE10133538B4 (de) Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht
DE2842069A1 (de) Analog-digitalumsetzer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8320 Willingness to grant licenses declared (paragraph 23)
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AEG SCHNEIDER AUTOMATION GMBH, 63500 SELIGENSTADT,

8327 Change in the person/name/address of the patent owner

Owner name: SCHNEIDER AUTOMATION GMBH, 63500 SELIGENSTADT, DE

8339 Ceased/non-payment of the annual fee