DE3201297A1 - Pruefverfahren fuer analog/digital-umsetzer und aufbau eines fuer die pruefung geeigneten analog/digital-umsetzers - Google Patents
Pruefverfahren fuer analog/digital-umsetzer und aufbau eines fuer die pruefung geeigneten analog/digital-umsetzersInfo
- Publication number
- DE3201297A1 DE3201297A1 DE19823201297 DE3201297A DE3201297A1 DE 3201297 A1 DE3201297 A1 DE 3201297A1 DE 19823201297 DE19823201297 DE 19823201297 DE 3201297 A DE3201297 A DE 3201297A DE 3201297 A1 DE3201297 A1 DE 3201297A1
- Authority
- DE
- Germany
- Prior art keywords
- analog
- digital
- converter
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 51
- 238000006243 chemical reaction Methods 0.000 claims description 32
- 238000010998 test method Methods 0.000 claims description 22
- 230000001419 dependent effect Effects 0.000 claims description 4
- 238000013519 translation Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/109—Measuring or testing for dc performance, i.e. static testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
— I — --· ■ ■ - --
HITACHI, LTD., Tokyo, Japan
Prüfverfahren für Analog/Digital-Umsetzer
und Aufbau eines für die Prüfung geeigneten Analog/Digital-Umsetzers
Die Erfindung betrifft allgemein ein Prüfverfahren zum Prüfen von Analog/Digital-Ümsetzern (A/D-Umsetzern)
. Insbesondere befaßt sich die Erfindung mit einem Prüfverfahren eines A/D-Ümsetzers mit aufeinander—folgendem
Vergleich, kurz Folgevergleichs-A/D-Umsetzer, sowie mit dem Aufbau eines A/D-Ümsetzers, der
zur Durchführung des Prüfungsverfahrens geeignet ist.
Im allgemeinen enthalten Folgevergleichs-A/D-Umsetzer
einen Digital/Analog-Umsetzer (D/A-Umsetzer), einen Spannungsvergleicher und ein Register für aufeinanderfolgenden
Vergleich, kurz Folgevergleichsregister. Die Präzision der Umsetzung oder Umsetzungsgenauigkeit
eines solchen A/D-Umsetzers wird bisher mit-
81-(A 6324-02)-Me-E
tels eines analogen Meßverfahrens oder eines digitalen
Meßverfahrens gemessen. Bei dem analogen Meßverfahren wird eine monoton ansteigende Eingangsspannung dem sich
in Prüfung befindlichen A/D-Umsetzer zur Umsetzung in ein Digitalsignal zugeführt, das dann mittels eines Bezugs-D/A-Umsetzers
in ein analoges Signal rückumgesetzt wird, der genaue Umsetzungscharakteristiken besitzt.
Die wieder_umgesetzte oder wiedererzeugte Analogspannung wird mit der Eingangsspannung verglichen, um eine
mögliche Differenz abzuleiten, auf deren Grundlage dio Umsetzungscharakteristik des sich in Prüfung befindlichen
A/D-Umsetzers bestimmt wird. Andererseits wird im Fall der Prüfung mittels digitaler Messung ein digital
eingestellter Wert oder digitaler Istwert in eine Analogspannung mittels des Bezugs-D/A-Umsetzers umgesetzt,
wobei die Analogspannung wieder in ein Digitalsignal mittels des in Prüfung befindlichen A/D-Umsetzers umgesetzt
wird. Das so erhaltene Digitalsignal wird dann mit dem ursprünglichen digitalen eingestellten Wert
verglichen zur Bestimmung der Umsetzungsgenauxgkeit des sich in Prüfung befindlichen A/D-Umsetzers. Der bei diesen
Prüfverfahren verwendete Bezugs-D/A-Umsetzer sollte selbstverständlich eine ausreichend hohe Umsetzungsgenauigkeit
im Vergleich zu der des zu prüfenden D/A-Umsetzers besitzen, um eine hohe Genauigkeit bei dem sich
ergebenden Meßergebnis zu erzielen, was wiederum bedeutet, daß nachteilig erhebliche Zeit für die Messung oder
Prüfung erforderlich ist.
Wenn beispielsweise ein 10-Bit-A/D-Umsetzer unter Verwendung eines Bezugs-D/A-Umsetzers mit 14-Bit-Länge
geprüft werden soll gemäß dem bisher üblichen Meß- oder
1 4
Prüfverfahren, müssen die Messungen 2 -mal, d. h. 16.384-mal, durch Ändern des Eingangspegels zu dem sich in Prü-
- 9. *; :■:-.:"; 1 . - :';-32O1297
fung befindlichen 1O-Bit-A/D-Umsetzer wiederholt werden,
um die Messung oder die Prüfung über den gesamten Eingangsbereich durchzuführen. Auf diese Weise erfordert
die Messung der Umsetzungsgenauigkeit des A/D-Umsetzers mit angemessen : hoher Genauigkeit eine
unzulässig lange Zeit, was hohe Auslagen bzw. Aufwendungen für die Prüfung erfordert, während die Meßgenauigkeit
statistisch aufgrund extern zugeführten Rauschens beeinträchtigt werden kann.
Weiter ist zu erwähnen, daß die bisher üblichen Prüfverfahren einen Spannungsvergleicher zusätzlich
zur externen Meßausrüstung erfordern, wie beispielsweise einen Rechner und den Bezugs-D/A-Umsetzer.
Zum Stand der Technik bezüglich herkömmlicher analoger oder digitaler Meßverfahren wird verwiesen
auf JIM R. NAYLOR, "Testing Digital/Analog And Analog/ Digital Converters" in IEEE TRANSACTIONS ON CIRCUITS
AND SYSTEMS, Bd. CAS-25 (JuIi 1978) Nr. 7.
Es ist daher Aufgabe der Erfindung, ein Prüfverfahren für einen Folgevergleichs-Digital/Analog-Umsetzer
anzugeben, das die Bestimmung der Umsetzungsgenauigkeit mit hoher Präzision innerhalb kurzer Zeit
ermöglicht. Weiter soll ein Folgevergleichs-Analog/ Digital-Umsetzer angegeben werden, der einen zur Anwendung
des erfindungsgemäßen Prüfverfahrens geeigneten Aufbau besitzt.
Die Aufgabe wird durch das Verfahren gemäß den Ansprüchen 1 und 2 bzw. durch den Analog/Digital-Umsetzer
gemäß dem Anspruch 4 bzw. 8 gelöst.
Das Prüfverfahren für einen Analog/Digital-Umsetzer
zeichnet sich dadurch aus, daß ein Digitalsignal in ein analoges Spannungssignal mittels eines
Digital/Analog-Umsetzers eines zu prüfenden Folgevergleichs-Analog/Digital-Umsetzers
umgesetzt wird, ein Digitalsignal, das dem erwähnten Digitalsignal entspricht, in ein Analogsignal mittels eines Bezugs-Digital/Analog-Umsetzers
umgesetzt wird, und daß beide auf diese Weise nach den jeweiligen Umsetzungen erhaltenen
Analogsignale miteinander unter Verwendung eines Spannungsvergleichers verglichen werden, der in
dem sich in Prüfung befindlichen Analog/Digital-Umsetzer
enthalten ist. Ein Folgevergleichs-Analog/Digital-Umsetzer,
der zur Anwendung des erläuterten Prüfverfahrens geeignet ist, zeichnet sich durch eine Einrichtung
zur Eingabe des Digitalsignals zu dem Digital/ Analog-Umsetzer, eine Einrichtung zum Einführen des
von dem Digital/Analog-Umsetzer ausgegebenen analogen Spannungssignals zum Spannungsvergleicher, eine Einrichtung
zum Einführen des von dem externen Bezugs-Digital/Analog-Umsetzer
ausgegebenen analogen Spannungssignals zu dem Spannungsvergleicher und eine Einrichtung
zum Herausführen des Vergleichsergebnisses aus, das durch den Spannungsvergleicher erhalten ist.
Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert.
Es zeigen:
Fig. 1 ein Blockschaltbild zur Darstellung
eines Prüfverfahrens für einen Analog/ Digital-Umsetzer gemäß der Erfindung,
\: 3 2 O 1 2 9
Fig. 2 ein Blockschaltbild des Schaltungsaufbaus eines Analog/Digital-Umsetzers
mit einem Aufbau, der zur Messung der Umsetzungsgenauigkeit durch Anwendung des Prüfverfahrens
für Analog/Digital-Umsetzer gemäß der Erfindung geeignet ist,
Fig. 3 eine graphische Darstellung der Beziehung zwischen digitalen eingestellten
Werten (Istwerten) und analogen Ausgangssignalen zur Darstellung des Prinzips des Prüfverfahrens gemäß der
Erfindung,
Fig. 4 ein Fließdiagramm zur Erläuterung des Ablaufes von Betriebsschritten, die
durch einen externen Rechner beim Durchführen der Prüfung eines Analog/Digitalümsetzers
gemäß der Erfindung ausgeführt werden,
Fig. 5 eine graphische Darstellung der Daten bezüglich der Umsetzungsgenauigkeit
oder der Präzisionscharakteristiken, die durch das Prüfverfahren eines Analog/Digital-Umsetzers
gemäß der Erfindung erhältlich sind,
Fig. 6 eine graphische Darstellung eines weiteren Verfahrens zum Messen der Umsetzungsgenauigkeit
oder der Präzision unter Verwendung des Prüfverfahrens für Analog/Digital-Umsetzer gemäß der Erfindung.
Das Prinzip der Erfindung beruht auf der Tatsache, daß die Umsetzungszeit, d. h. die Zeit, die
zur Digital/Analog-Umsetzung eines Digital/Analog-Umsetzers, kurz D/A-Umsetzer, wie er in einem Analog/Digital-Umsetzer,
kurz A/D-Umsetzer, mit aufeinander folgendem Vergleich, kurz Folgevergleichs-A/D-Umsetzer,
eingebaut ist, erforderlich ist, im allgemeinen außerordentlich kurz im Vergleich zur Umsetzungszeit des üblichen A/D-Umsetzers ist.
Gemäß Fig. 1 wird zum Durchführen eines Prüfverfahrens eines Folgevergleichs-A/D-Umsetzers gemäß
der Erfindung ein Eingangsanschluß eines D/AUmsetzers 4, der in einem zu prüfenden A/D-Umsetzer
2 enthalten ist, mit einem digitalen Eingangscode versorgt, der von einem extern vorgesehenen Rechner 6
ausgegeben ist zum Durchführen von Messungen über eine Eingangssignalleitung 8. Das analoge Ausgangssignal
dieses D/A-Umsetzers 4 wird dem negativen Eingangsanschluß eines Spannungsvergleichers 10 zugeführt,
der ebenfalls in dem zu prüfenden A/D-Umsetzer 2 enthalten ist. Das Ausgangssignal des Spannungsvergleichers
10 wird dem externen Rechner 6 über eine Signalleitung 12 zugeführt.
Weiter ist zusätzlich ein Standard- oder Bezugs-D/A-Umsetzer 14 vorgesehen mit einem Eingangsanschluß,
der mit einem digitalen Eingangssignal von dem externen Rechner 6 über eine Eingangssignalleitung 16 versorgt
ist. Das analoge Ausgangssignal des Bezugs-D/A-Umsetzers 14 wird einem positiven Eingangsanschluß des
Spannungsvergleichers 10 augeführt, der in dem zu prüfenden A/D-Umsetzer 2 enthalten ist. In diesem Zusammen-
Ί :■■:.: : ί . :":""=32Ο1297
hang ist zu bemerken, daß die Anzahl der Eingangs-Bit zu dem Bezugs-D/A-Umsetzer 14 ausreichend höher ist
als diejenige des D/A-Umsetzers 4, der in dem zu prüfenden
Folgevergleichs-A/D-Umsetzer 2 enthalten ist.
Bei dem erläuterten Schaltungsaufbau wird das von dem Bezugs-D/A-Umsetzer 14 ausgegebene umgesetzte
Analogsignal mit dem umgesetzten Analogsignal verglichen, das von dem D/A-Umsetzer 4 abgegeben wird, der
in dem in Prüfung befindlichen A/D-Umsetzer 2 enthalten ist, mittels des Spannungsvergleichers 10, der ebenfalls
in dem in Prüfung befindlichen A/D-Umsetzer 2 enthalten ist. Auf diese Weise wird durch das Prüfverfahren
gemäß der Erfindung eine Messung bezüglich Fehlern durchgeführt, die sowohl dem D/A-Umsetzer 4 als auch
dem Spannungsvergleicher 10 zuzuschreiben sind, die die Hauptteile des Folgevergleichs-A/D-Umsetzers 2 bilden,,
und die primäre Ursachen von Fehlern sind, die in den Ausgangscharakteristiken von letzterem auftreten.
Selbstverständlich ist der A/D-Umsetzer allgemein mit einem Analogsignal-Eingangsanschluß und einem Digitalsignal-Ausgangsanschluß
zusätzlich zu einem Stromversorgungsanschluß versehen. Jedoch ist es im Fall des
A/D-Umsetzers 2f dessen Umsetzungsgenauigkeit gemäß dem
Prüfverfahren gemäß der Erfindung geprüft werden soll, notwendig, eine Einrichtung vorzusehen, um ein Digitalsignal dem eingebauten D/A-Umsetzer 4 zuzuführen, sowie
eine Einrichtung vorzusehen, um das von dem eingebauten Spannungsvergleicher 10 erzeugte Ausgangssignal nach
außen herauszuführen.
Ein Ausführungsbeispiel des Folgevergleichs-A/D-
Umsetzers mit einem für die Durchführung des erfindungsgemäßen Prüfverfahrens geeigneten Aufbau ist im einzelnen
in Fig. 2 dargestellt, wobei zur Bezeichnung gleicher oder ähnlicher Elemente wie in Fig. 1 gleiche Bezugszeichen
verwendet sind.
Gemäß Fig. 2 besitzt der Folgevergleichs-A/D-Umsetzer
2 einen Eingangsanschluß 21 für ein analoges Eingangssignal. Dieser Anschluß 21 ist mit einem positiven
Eingangsanschluß des Spannungsvergleichers 10 verbunden, dessen Ausgangsanschluß so ausgebildet ist, daß
er entweder mit einem Register 23 für aufeinander folgenden Vergleich oder einem Ausgangsanschluß 24 mit der
Bezeichnung"Prüfausgang"über einen Umschalter 22 verbindbar ist. Das Folgevergleichsregister 23 besitzt einen
Takteingangsanschluß, der mit einem Eingangsanschluß 25 mit der Bezeichnung "Takt" (clock) verbunden ist.
Das Register 23 für aufeinander-folgenden Vergleich
ist im allgemeinen durch Zähler, UND-Glieder und Register gebildet mit einer Anzahl, die der Anzahl der zu
verarbeitenden Bit entspricht, obwohl die Registerschaltung 23 in Fig. 2 in einer sehr vereinfachten Ausbildung
dargestellt ist. Der Digitalausgang des Folgevergleichsregisters 23 ist einerseits mit einer Digitalausgangsanschlußanordnung
27 mit der Bezeichnung "Ausgang", die' eine Anzahl einzelner Anschlüsse
entsprechend der Bitzahl des digitalen Ausgangssignals aufweist, über einen Umschalter 26 sowie andererseits
mit dem Eingangsanschluß des D/A-Umsetzers 4 über einen anderen Umschalter 28 verbunden. Der Ausgangsanschluß
des D/A-Umsetzers 4 ist mit dem negativen Eingangsanschluß des Spannungsvergleichers 10 verbunden.
Ein Register 29 ist zwischen den Umschaltern 26 und 28
eingesetzt. Die Steuereingänge der drei Umschalter 22, 26 und 28 sind mit einem Eingangsanschluß 30 gekoppelt,
der mit "Steuerung (Prüfung)" in Fig. 2 bezeichnet ist.
Der Folgevergleichs-A/D-Umsetzer 2 mit dem erwähnten
Aufbau besitzt zwei Betriebsarten, nämlich eine A/D-Umsetzungsbetriebsart und eine Prüfbetriebsart.
Zunächst wird die Arbeitsweise des A/D-Umsetzers 2 in der A/D-Umsetzungsbetriebsart erläutert. In dieser
A/D-Umsetzungsbetriebsart sind die drei erwähnten Umschalter 22, 26 und 28 in die jeweiligen Lagen geschaltet,
die mit Strichlinien dargestellt sind, abhängig von einem Steuersignal, das dem Eingangsanschluß
30 zur Betriebsartwahl zugeführt ist. In diesem Zustand wird das dem Eingangsanschluß 21 zugeführte Analogsignal
und das vom D/A-Umsetzer 4 abgegebene Ausgangssignal dem positiven bzw. dem negativen Eingangsanschluß des Spannungsvergleichers 10 zugeführt. Das
Folgevergleichsregister 23 inkrementiert aufeinanderfolgend den Wert seines digitalen Ausgangssignals abhängig
vom Eingangssignal, das eine Wiedergabe des Vergleichsergebnisses ist, das von dem Spannungsvergleicher
10 über den Umschalter 22 abgeleitet ist. Insbesondere wird, solange das analoge Eingangssignal, das
dem Eingangsanschluß 21 zugeführt ist, größer als das analoge Ausgangssignal von dem D/A-Umsetzer 4 ist, das
digitale Ausgangssignal vom Folgevergleichsregister aufeinanderfolgend um ein Inkrement bzw. einen Schritt
inkrementiert (vorwärtsgezählt), wodurch das dem analogen Eingangssignal entsprechende digitale Ausgangssignal
der Ausgangsanschlußanordnung 27 zugeführt wird. Diese Arbeitsweise setzt sich fort, bis die Beziehung
zwischen dem analogen Eingangssignal und dem Ausgangssignal vom D/A-Umsetzer 4,die vorstehend erläutert
ist, umgekehrt wird.
Im Fall der Prüfbetriebsart werden die drei Umschalter 22, 26 und 28 in die in Vollinien dargestellten
jeweiligen Stellungen geschaltet abhängig von dem die Prüfbetriebsart wählenden Steuersignal, das
dem Eingangsanschluß 30 zugeführt ist. In diesem Zustand wird ein Digitalsignal, das von einem extern
vorgesehenen Rechner zugeführt ist, entsprechend demjenigen, der in Fig. 1 mit dem Bezugszeichen 6 versehen
ist, der Ausgangsanschlußanordnung 27 zugeführt und damit dem D/A-Umsetzer 4 über das Register 29 zugeführt.
Andererseits wird ein Analogsignal, das von einem Standard- oder Bezugs-D/A-Umsetzer, entsprechend dem
D/A-Umsetzer gemäß Fig. 1, zugeführt ist, dem Eingangsanschluß 21 zugeführt und damit dem positiven Eingangsanschluß des Spannungsvergleichers 10, während dessen
negativer Eingangsanschluß mit dem analogen Ausgangssignal von dem D/A-Umsetzer 4 versorgt ist. Das Ausgangssignal
vom Spannungsvergleicher 10 wird dem externen, die Messung verarbeitenden Rechner zugeführt,
der in Fig. 1 mit dem Bezugszeichen 6 versehen ist, über den Umschalter 22 und den Ausgangsanschluß 24.
Fig. 3 zeigt graphisch die Eingangs/Ausgangscharakteristiken
des D/A-Umsetzers 4, der in dem zu prüfenden
A/D-Umsetzer 2 enthalten ist, und des Bezugs-D/A-Umsetzers 14. In Fig. 3 gibt eine Strichlinien-Treppenkurve A die
Umsetzungscharakteristik des D/A-Umsetzers 4 wieder, der in dem zu prüfenden A/D-Umsetzer 2 enthalten ist, während
eine Vollinien-Treppenkurve B die Umsetzungscharakteristik des Bezugs-D/A-Umsetzers 14 wiedergibt und eine
Gerade C eine ideale ümsetzungscharakterxstik wiedergibt. Wie sich aus der Charakteristik gemäß der Kurve
A des D/A-Umsetzers 4,der in dem zu prüfenden a/d -Umsetzer
2 enthalten ist,^χst'das niedrigstwertige Bit (LSB)
des digitalen Eingangssignals üblicherweise mit einer Gewichtung versehen, die einer Hälfte einer Einheitsmenge entspricht, derart, daß kein Null-Offset bezüglich
der Geraden C erzeugt wird, die die ideale Umsetzungscharakteristik wiedergibt. Als Folge ist das
erste analoge Ausgangssignal von einer Größe, die der Hälfte der Einheitsmenge gleich ist und steigen die
folgenden Ausgangssignale aufeinanderfolgend um die Einheitsmenge an, wodurch sie den treppenförmig ansteigenden
Signalverlauf einnehmen. Andererseits ist der Bezugs-D/A-Umsetzer
14 mit einem Offset versehen, der einem halben Bit entspricht, um die ideale geradlinige
Charakteristik C in Bezug auf die Tatsache zu erfüllen, daß die Inkremente in dem analogen Ausgangssignal des
Bezugs-D/A-Umsetzers 14 in Abhängigkeit zu dem digitalen Eingangssignal vollständig konstant bleiben. In
der Praxis kann die Zuordnung eines derartigen Offset beispielsweise durch Verwendung als Bezugs-D/A-Umsetzer
14 eines Umsetzers erhalten werden, der eine Bitkapazität besitzt, die um 1 Bit größer ist als die Bitzahl,
die in der Prüfung oder Messung verwendet wird, wobei das niedrigstwertige Bit stets auf "1" festgelegt ist,
oder andererseits durch Addieren einer Größe, die dem halben Bit entspricht, mittels einer zusätzlichen analogen
Einrichtung, obwohl diese in der Zeichnung nicht dargestellt ist. Wenn jedoch die Bitzahl des Standardoder
Bezugs-D/A-Umsetzers 14 ausreichend groß gegenüber der Bitzahl des zu prüfenden A/D-Umsetzers 2 ist, kann
die Vorspannung des Bezugs-D/A-Umsetzers 14 in der
erwähnten Weise weggelassen werden.
In dem Idealfall, in dem keine Fehler in beiden D/A-Umsetzern 4 und 14 sowie in dem Spannungsvergleicher
10 auftreten, ergibt sich, daß die Erfassungsausgangsspannungssignale,
d. h. die Vergleichsergebnissignale, des Spannungsvergleichers 10, die abhängig von den digital eingestellten Werten A. des zu
prüfenden D/A-Umsetzers 4 und den digital eingestellerzeugt sind,
ten Werten B, des Bezugs-D/A-Umsetzers 14/Pegeln entsprechen,
die durch Punkte et in Fig. 3 dargestellt sind. Folglich genügt es, Abweichungen des Signals
zu erfassen, die von der tatsächlichen A/D-Umsetzung erhalten werden, bezüglich der eingestellten Punkte
cc der idealen ümsetzungscharakteristik, bei denen die die Umsetzung charakterisierende Kurve A des D/AUmsetzers
4 ideal die ideale charakteristische Kurve C schneiden sollte. Insbesondere ergibt sich unter
der Annahme, daß die Auflösung des Bezugs-D/A-Umsetzers 14 um 2 Bit höher ist als die des zu prüfenden D/A-Umsetzers
4, der digital eingestellte Eingangswert B. des Bezugs-D/A-Umsetzers 14, der dem i-ten eingestellten
Wert A. des zu prüfenden D/A-Umsetzers 4 entspricht, zu B. = 4A. - 2 unter der Voraussetzung, daß kein Fehler
vorliegt. Folglich kann, wenn eine Abweichung oder eine Differenz zwischen dem Idealwert von B. und dem
entsprechend eingestellten Wert B.,für den das Ausgangssignal des Spannungsvergleichers 10 abhängig von
dem gleichzeitigen eingestellten Wert von A. invertiert wird, diese Abweichung oder Differenz als der Fehler angesehen
werden.
Die Bestimmung der Differenz zwischen den einge-
stellten Werten oder Istwerten der beiden D/A-Umsetzer 4 und 14 und des idealen eingestellten Wertes
wird durch den externen Rechner durchgeführt. Aus Fig. 4 ergibt sich ein Fließdiagramm zur Darstellung
des Betriebes,der durch den externen Rechner durchgeführt wird, um die betrachtete Differenz
zu bestimmen. Wie sich aus Fig. 4 ergibt, wird der digitale eingestellte Wert B. des Bezugs-D/A-Ümsetzers
14 anfänglich auf "O" gesetzt, während der digitale eingestellte Wert A, des D/A-Ümsetzers 4, der sich
in der Prüfung befindet, auf "1" gesetzt wird. Weiter wird die Anzahl i der Prüfungs- oder inkrementellen
Schritte auf Null eingestellt, wird die Anzahl M, die die Einzelbitbreite des D/A-Umsetzers 4
in Bezug auf die Bit des Bezugs-D/A-Umsetzers 14 wiedergibt, auf Null eingestellt, und wird die Abweichung
oder Differenz D auf Null eingestellt. In diesem Zustand wird das Ausgangssignal des Bezugs-D/A-Umsetzers
14 mit dem Ausgangssignal des zu prüfenden D/A-Umsetzers 4 verglichen. Es sei angenommen,
daß das Ausgangssignal des Bezugs-D/A-Umsetzers 14 durch REF wiedergegeben wird, während dasjenige des
D/A-Umsetzers 4 durch DUT wiedergegeben wird. Solange REF kleiner als DUT bleibt (d. h. REF<
DUT), wird das Eingangssignal B. zum Bezugs-D/A-Umsetzer 14 aufeinanderfolgend
um eine Einheit oder "ί" erhöht, wobei die Anzahl M weitergezählt wird. Wenn das Ausgangssignal
REF größer als DUT wird (d. h. REF> DUT), wird
die Differenz zwischen dem Zählwert M und dem theoretischen Wert N bestimmt, der diesem Zählwert M entspricht,
und der gegeben ist durch 2· (Bitlänge von REF)/(Bitlänge von DUT). Die so bestimmte Differenz
wird als die Abweichung oder als der Fehler gespeichert. Diese Vorgehensweise wird wiederholt, bis die
Anzahl i der Probe- oder Prüfschritte bis auf K erhöht ist, was den vollen Maßstabsfaktor wiedergibt.
Die für jeden der Probeschritte i erhaltenen Differenzen werden gespeichert und als Fehlerkurve aufgezeichnet,
die den Nichtlinearitätsfehler oder den Quantisierungsfehler darstellt, wie das in Fig. 5
dargestellt ist.
Wie sich aus der vorstehenden Erläuterung ergibt, ist, da die Ausgangssignale des D/A-Umsetzers,
der in dem A/D-Umsetzer enthalten ist, und des Bezugs-D/A-Umsetzers miteinander verglichen werden unter
Verwendung des Spannungsvergleichers, der ebenfalls in dem A/D-Umsetzer enthalten ist, um festzustellen,
ob ein Fehler in dem eingebauten D/A-Umsetzer ausgelöst wird, lediglich ein Vergleichsbetrieb
erforderlich für ein'digitales Eingangssignal, unabhängig von der Bitlänge des sich in der Prüfung
befindlichen A/D-Umsetzers, wodurch die für die Messung oder Prüfung erforderliche Zeit um die Bitlänge,
d. h. um einen Faktor von 1/Bitlänge, verkürzt wird im Vergleich zu den bisher bekannten Prüfverfahren.
Beispielsweise kann im Fall eines A/D-Umsetzers mit 10-Bitlänge die Prüfzeit auf 1/10 der Zeit verkürzt
werden, die für die Prüfung erforderlich ist, die mit den bisher bekannten Verfahren durchgeführt wird, was
einen erheblichen Vorteil für die Prüfung oder die Messung von hochgenauen A/D-Umsetzern mit großen Bitlängen
darstellt.
Weil weiter externe Schaltungen wie Operationsverstärker u. dgl., die zur Durchführung herkömmlicher
Verfahren erforderlich sind und mögliche Fehlerquellen darstellen, bei der Erfindung unnötig werden, kann die
Messung oder die Prüfung mit höherer Genauigkeit durchgeführt werden.
Weiter kann aufgrund einer Anordnung,bei der die Abweichung oder die Differenz als Digitalsignal mittels
eines extern vorgesehenen Rechners verarbeitet wird, die Speicherung und die Umsetzung der relevanten Daten
in außerordentlich vereinfachter Weise als weiterer Vorteil erreicht werden.
Anhand Fig. 6 wird erläutert, wie die Entscheidung zulässig/nicht zulässig (gültig oder ungültig) bezüglich
den Charakteristiken des sich in der Prüfung befindlichen A/D-Umsetzers durchgeführt wird. In Fig. 6
gibt eine Kurve A die ideale Umsetzungscharakteristik des in dem sich in Prüfung befindlichen A/D-Umsetzer
enthaltenen D/A-Umsetzers wieder, während eine Kurve B die Umsetzungscharakteristik des Bezugs-D/A-Umsetzers
wiedergibt. Es sei als Kriterium bezüglich der Entscheidung der Umsetzungsgenauigkeit oder -präzision als zulässig
oder gültig (GO) oder nicht zulässig oder ungültig (NO GO) angenommen, daß dieses auf +1 LSB (niedrigstwertiges
Bit) beruht, wobei die zulässige obere und untere Grenze für den in dem in Prüfung befindlichen A/D-Umsetzer
enthaltenen D/A-Umsetzer derart ist, wie sie durch die Geraden C,bzw. D wiedergegeben sind. Unter
diesen Bedingungen kann die Schaltungsanordnung derart sein, daß für jeden der eingestellten Werte A. des sich
in Prüfung befindlichen D/A-Umsetzers der Bezugs-D/A-Umsetzer die Spannungen erzeugt, die den oberen und unteren
Grenzwerten des analogen Spannungsausgangssignals von dem eingebauten D/A-Umsetzer entsprechen, wobei Vergleiche
zwischen den Ausgangsspannnngen vom Bezugs-D/A-
Umsetzer und jedem eingebauten D/A-Umsetzer durch den eingebauten Spannungsvergleicher durchgeführt
werden. Insbesondere und gemäß Fig. 6 sei als Beispiel angenommen, daß die Ausgangsspannung des sich
in Prüfung befindlichen D/A-Umsetzers durch V _, für
den eingestellten Wert A. =3 wiedergegeben ist. Dann ist der Bezugs-D/A-Umsetzer auf B. =13 entsprechend
dem oberen Grenzwert der analogen Ausgangsspannung V _ eingestellt zum dadurch Erzeugen
einer entsprechenden Bezugsspannung, die durch V. _ (UPP) wiedergegeben ist. Wenn sich aus dem Vergleich
ergibt, daß V „ < V. 3 (UPP) ist, wird die Entscheidung
zulässig oder gültig ("GO") getroffen. Andernfalls wird die Entscheidung unzulässig bzw. ungültig
("NO GO") getroffen. In ähnlicher Weise wird für den unteren Grenzwert der analogen Ausgangsspannung V 3
der Bezugs-D/A-Umsetzer so eingestellt, daß gilt B. = 6 zum dadurch Erzeugen einer Bezugsspannung
für die untere Grenze V, _ (LOW) . Wenn V _ >^ V,3 (LOW)
ist, wird die Entscheidung gültig ("GO") getroffen. Andernfalls wird die Entscheidung ungültig ("NO GO")
getroffen. Daher wird, wenn die Zulässigkeitsentscheidung für sowohl den oberen als auch den unteren Grenzwert
getroffen ist, bestimmt, daß der Fehler, der möglicherweise von dem betrachteten A/D-Umsetzer eingeführt
wird, eine Größe besitzt, die kleiner als +1 LSB ist.
Die eingestellten Werte für die obere Grenze B. (UPP) und die untere Grenze B. (LOW) des Bezugs-A/D-Umsetzers
sind endgültig bestimmt abhängig von jedem der digitalen eingangsseitig eingestellten Werte A. des
zu prüfenden D/A-Umsetzers. Im Fall des in Fig. 6 dar-
gestellten Beispiels ergibt sich der eingestellte Wert
der oberen Grenze des Bezugs-A/D-Umsetzers zu B. (UPP)
= 4A. + 1 für den i-ten digitalen eingestellten Wert A^, während der eingestellte Wert für die untere Grenze
sich ergibt zu B. (LOW) = 4A. -6. Auf diese Weise kann bei der Prüfung des D/A-Umsetzers mit η Bit bezüglich
Zulässigkeit oder Unzulässigkeit die Umsetzungsgenauigkeit aller Umsetzungspunkte vollständig mittels
2 · 2n Vergleichen geprüft werden, unabhängig von der Auflösung oder Präzision der Messungen für die Prüfung.
Selbstverständlich sind noch andere Ausführungsformen möglich.
Leerseite
Claims (9)
1. Prüfverfahren für Folgevergleichs-Analog/Digital-Umsetzer
zum Messen dessen Umsetzungsgenauigkeit,bei dem eine analoge Umsetzungsspannung eines Digital/
Analog-Umsetzers aufeinanderfolgend mit einer analogen Eingangsspannung mittels eines Spannungsvergleichers
zum dadurch Erzeugen einer analogen Ausgangsspannung verglichen wird,
dadurch gekennzeichnet,
daß ein digitales Bezugssignal zur Verwendung bei der Prüfung des Analog/Digital-Umsetzers erzeugt wird,
daß das digitale Bezugssignal dem Eingang des in dem in Prüfung befindlichen Analog/Digital-Umsetzers eingebauten
Digital/Analog-Umsetzer zugeführt wird zum dadurch Umsetzen des Digitalsignals in ein erstes
Analogsignal,
daß das Digitalsignal dem Eingang eines Bezugs-Digital/Analog-Umsetzers
zugeführt wird, der genaue Umsetzungscharakteristik besitzt zum dadurch Umsetzen
des Digitalsignals in ein zweites Analogsignal,
81-(A 6324-02)-Me-E
daß das von dem in dem sich in Prüfung befindlichen Analog/Digital-Umsetzer eingebauten Digital/Analog-Umsetzer
ausgegebene erste Analogsignal mit dem von dem Bezugs-Digital/Analog-Umsetzer abgegebenen zweiten
Analogsignal verglichen wird unter Verwendung des in den Analog/Digital-Umsetzer eingebauten Spannungsvergleichers
, und
daß die Umsetzungscharakteristik des Analog/Digital-Umsetzers auf der Grundlage der Vergleichsergebnisse
bestimmt wird.
2. Prüfverfahren für Folgevergleichs-Analog/Digital-Ümsetzer
zum Messen dessen Umsetzungsgenauigkeit, bei dem eine analoge Umsetzungsspannung eines Digital/
Analog-Umsetzers aufeinanderfolgend mit einer analogen Eingangsspannung mittels eines Spannungsvergleichers
verglichen wird zum dadurch Erzeugen einer analogen Ausgangsspannung ,
dadurch gekennzeichnet,
daß eine analoge Bezugsspannung zur Verwendung bei der Prüfung des Analog/Digital-Umsetzers erzeugt wird,
daß ein Digitalsignal, das dem analogen Bezugssignal entspricht, erzeugt wird,
daß das dem analogen Bezugssignal entsprechende Digitalsignal dem Eingang des in dem in Prüfung befindlichen
Analog/Digital-Umsetzer eingebauten Digital/Analog-Umsetzer
zugeführt wird zum dadurch Umsetzen des Digitalsignals in eine Analogspannung,
daß die analoge Bezugsspannung mit der analogen Ausgangsspannung des Analog/Digital-Umsetzers unter Verwendung
eines in den Analog/Digital-Umsetzer eingebauten Spannungsvergleichers verglichen wird, und
daß die Umsetzungscharakteristik des Analog/Digital-Umsetzers
auf der Grundlage der Vergleichsergebnisse bestimmt wird.
3. Prüfverfahren für Analog/Digital-ümsetzer nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Bitzahl des digitalen Eingangssignals, das dem Bezugs-Digital/Analog-Umsetzer zugeführt wird, größer
ist als die Bitzahl des digitalen Eingangssignals, das dem in den in Prüfung befindlichen Analog/Digital-ümsetzer
eingebauten Digital/Analog-ümsetzer zugeführt wird.
4. Analog/Digital-Umsetzer mit einem zur Messung dessen Umsetzungsgenauigkeit geeigneten Aufbau, mit
einem Eingangsanschluß, dem ein umzusetzendes analoges Spannungssignal zugeführt ist,
einem Spannungsvergleicher mit einem Eingangsanschluß, dem die dem Eingangsanschluß zugeführte Analogspannung
zugeführt ist,
einem Folgevergleichsregister zur Bestimmung eines Digitalsignals, das dem analogen Spannungssignal entspricht,
durch aufeinander-folgendes Ändern des Digitalsignals
auf der Grundlage des durch den Vergleich erhaltenen Ergebnisses,der durch den Spannungsvergleicher
erreicht ist,
einem Digital/Analog-Umsetzer, der das von dem Folgevergleichsregister
ausgegebene Digitalsignal empfängt und ein Analogsignal erzeugt, das dem Digitalsignal am anderen
Eingang des Spannungsvergleichers entspricht, und
einem Ausgangsanschluß, dem das Digitalsignal zugeführt ist, das von dem Folgevergleichsregister abgegeben ist,
gekennzeichnet durch
eine Einrichtung zum Einführen eines extern vorgesehenen Digitalsignals zu einem digitalen Eingangsanschluß
des Digital/Analog-Umsetzers (4) während der Prüfung, und
eine Einrichtung zum Herausführen des Ausgangssignals vom Spannungsvergleicher (10) während der Prüfung.
5. Analog/Digital-Umsetzer nach Anspruch 4, dadurch gekennzeichnet,
daß die Einrichtung zum Herausführen des Ausgangssignals vom Spannungsvergleicher (10) durch eine steuerbare Schalteinrichtung
(22) gebildet ist, die zwischen dem Spannungsvergleicher (10) und dem Folgevergleichsregister (23) vorgesehen
ist.
6. Analog/Digital-Umsetzer nach Anspruch 4 oder 5,
dadurch gekennzeichnet,
daß die Einrichtung zum Einführen des Digitalsignals zum Eingangsanschluß des Digital/Analog-Umsetzers (4)
durch eine steuerbare Schalteinrichtung (26, 28) gebildet ist, die zwischen dem Ausgangsanschluß (27) und dem
Digital/Analog-Umsetzer (4) vorgesehen ist.
7. Analog/Digital-Umsetzer nach Anspruch 5 oder 6, dadurch gekennzeichnet,
daß die Schalteinrichtung (22, 26, 28) bezüglich ihrer
Schaltstellungen durch extern zugeführte Schaltsteuersignale steuerbar ist.
8. Analog/Digital-Umsetzer mit einem zur Messung seiner Um-
Setzungsgenauigkeit geeigneten Aufbau, mit
einem Eingangsanschluß, dem zur Umsetzung ein analoges Spannungssignal zugeführt ist,
einem Spannungsvergleicher mit einem Eingangsanschluß, dem die Analogspannung zugeführt ist, die dem Eingangsanschluß zugeführt ist,
einem Folgevergleichsregister zum aufeinander_folgenden
Ändern dessen digitalen Ausgangssignals in Abhängigkeit von dem zugeführten Eingangssignal,
einem Digital/Analog-Ümsetzer, der abhängig vom digitalen
Eingangssignal ein entsprechendes analoges Spannungssignal für den anderen Eingangsanschluß des Spannungsvergleichers
erzeugt, und
einem digitalen Ausgangsanschluß zum Herausführen des sich aufgrund der Analog/Digital-Ümsetzung ergebenden
Digitalsignals,
gekennzeichnet durch,
einen Prüfausgangsanschluß (24) zum Herausführen des
Ausgangssignals, das aufgrund Prüfung des Analog/Digital-Umsetzers
(2) erzeugt ist,
einen PrüfSteuersignaleingangsanschluß (30), dem Steuersignale
während der Prüfung extern zugeführt sind,
eine erste Schalteinrichtung (22), die abhängig von den Steuersignalen an dem Prüfsteuersignaleingangsanschluß
(30) das Ausgangsspannungssignal vom Spannungsvergleicher
(10) entweder dem Folgevergleichsregister (23) oder dem Prüfausgangsanschluß (24) zuführt,
eine zweite Schalteinrichtung (28), die abhängig von dem an dem PrüfSteuersignaleingangsanschluß (30) auftretenden
Steuersignal entweder das digitale Ausgangssignal des Folgevergleichsregisters (23) oder das dem Eingang
der zweiten Schalteinrichtung (28) zugeführten Digitalsignal dem Digital/Analog-Umsetzer (4) zuführt, und
eine dritte Schalteinrichtung (26), die abhängig von
dem an dem PrüfSteuersignaleingangsanschluß (30) auftretenden
Steuersignal entweder das digitale Ausgangssignal von dem Folgevergleichsregister (23) dem digitalen
Ausgangsanschluß (27) zuführt oder das an dem digitalen Ausgangsanschluß (27) auftretende Digitalsignal dem Digital/Analog-Umsetzer (4) über die zweite
Schalteinrichtung (28) zuführt.
9. Analog/Digital-Ümsetzer nach Anspruch 8, gekennzeichnet durch
ein Register (29) zwischen der zweiten Schalteinrichtung (28) und der dritten Schalteinrichtung (26).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56005011A JPS57119259A (en) | 1981-01-19 | 1981-01-19 | Testing method for a/d converter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3201297A1 true DE3201297A1 (de) | 1982-08-05 |
DE3201297C2 DE3201297C2 (de) | 1988-06-01 |
Family
ID=11599598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823201297 Granted DE3201297A1 (de) | 1981-01-19 | 1982-01-18 | Pruefverfahren fuer analog/digital-umsetzer und aufbau eines fuer die pruefung geeigneten analog/digital-umsetzers |
Country Status (3)
Country | Link |
---|---|
US (1) | US4580126A (de) |
JP (1) | JPS57119259A (de) |
DE (1) | DE3201297A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5731772A (en) * | 1993-11-30 | 1998-03-24 | Nokia Mobile Phones Ltd. | Method and apparatus for compensation for a DC voltage offset of a digital to analog converter |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2199711B (en) * | 1987-01-08 | 1990-10-24 | Schlumberger Electronics | Converter calibration |
US4947106A (en) * | 1988-03-31 | 1990-08-07 | Hewlett-Packard Company | Programmatically generated in-circuit test of analog to digital converters |
US4888548A (en) * | 1988-03-31 | 1989-12-19 | Hewlett-Packard Company | Programmatically generated in-circuit test of digital to analog converters |
US4897650A (en) * | 1988-04-05 | 1990-01-30 | General Electric Company | Self-characterizing analog-to-digital converter |
JPH0244817A (ja) * | 1988-08-04 | 1990-02-14 | Nec Ic Microcomput Syst Ltd | 逐次比較アナログ・ディジタル変換器 |
JPH0295939U (de) * | 1989-01-20 | 1990-07-31 | ||
EP0447117B1 (de) * | 1990-03-15 | 1997-02-19 | AT&T Corp. | Eingebaute Selbstprüfung für Analog-Digitalumsetzer |
TW356596B (en) * | 1996-10-16 | 1999-04-21 | Koninl Philips Electronics Nv | Testing control signals in A/D converters the invention relates to an integrated circuit containing an A/D converter and a test circuit |
FR2784193B1 (fr) * | 1998-10-05 | 2001-01-05 | Texas Instruments France | Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique |
US6917321B1 (en) * | 2000-05-21 | 2005-07-12 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
US7199740B1 (en) | 2000-05-21 | 2007-04-03 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
US6703952B2 (en) * | 2002-06-10 | 2004-03-09 | Adc Dsl Systems, Inc. | Testing analog-to-digital and digital-to-analog converters |
WO2006092173A1 (en) * | 2005-03-02 | 2006-09-08 | Agilent Technologies, Inc. | Analog signal test using a-priori information |
US7511645B1 (en) * | 2007-03-27 | 2009-03-31 | National Semiconductor Corporation | Apparatus and method for auto-zeroing a sampled comparator |
JP4435197B2 (ja) * | 2007-03-29 | 2010-03-17 | 株式会社東芝 | 半導体集積回路 |
FR2924226B1 (fr) * | 2007-11-26 | 2010-02-26 | Schneider Electric Ind Sas | Procede de verification du fonctionnement d'un module d'entrees analogiques et module d'entrees analogiques mettant en oeuvre ce procede |
WO2010128541A1 (ja) * | 2009-05-07 | 2010-11-11 | パナソニック株式会社 | 逐次比較型a/d変換装置 |
JP5965290B2 (ja) * | 2012-10-31 | 2016-08-03 | ルネサスエレクトロニクス株式会社 | アナログ/デジタル変換器及びアナログ/デジタル変換器の自己診断方法 |
US9344104B1 (en) * | 2013-05-18 | 2016-05-17 | S9Estre, Llc | Digital to analog converter and analog to digital converter calibration techniques |
CN104237661B (zh) * | 2013-06-14 | 2017-06-09 | 英华达(上海)科技有限公司 | 可自动切换检测电压的检测系统及其电压校准检测方法 |
JP7243485B2 (ja) * | 2019-06-27 | 2023-03-22 | セイコーエプソン株式会社 | 物理量検出回路、物理量センサー、電子機器、移動体及び物理量センサーの故障診断方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS554283B2 (de) * | 1973-09-17 | 1980-01-29 |
-
1981
- 1981-01-19 JP JP56005011A patent/JPS57119259A/ja active Granted
-
1982
- 1982-01-18 DE DE19823201297 patent/DE3201297A1/de active Granted
-
1984
- 1984-11-08 US US06/669,349 patent/US4580126A/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
NAYLOR, Jim R.: Testing Digital/Analog and Analog/Digital Converters. In: IEEE Transac- tions on Circuits and Systems, 1978, Juli, S.526 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5731772A (en) * | 1993-11-30 | 1998-03-24 | Nokia Mobile Phones Ltd. | Method and apparatus for compensation for a DC voltage offset of a digital to analog converter |
Also Published As
Publication number | Publication date |
---|---|
JPH0345581B2 (de) | 1991-07-11 |
US4580126A (en) | 1986-04-01 |
DE3201297C2 (de) | 1988-06-01 |
JPS57119259A (en) | 1982-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3201297A1 (de) | Pruefverfahren fuer analog/digital-umsetzer und aufbau eines fuer die pruefung geeigneten analog/digital-umsetzers | |
DE2061483C2 (de) | Verfahren zur Durchführung des Verfahrens zum Prüfen elektronischer Einrichtungen und Vorrichtung | |
DE3002992C2 (de) | Verfahren und Vorrichtung zur Analog/Digital-Umsetzung | |
DE3324578A1 (de) | Vorrichtung zur kapazitiven messung einer verschiebung | |
EP0274767B1 (de) | Verfahren und Schaltungsanordnung zur Ermittlung der Stellung des Abgriffes eines Widerstandsferngebers | |
DE19857689B4 (de) | Strommeßschaltung für ein IC-Testgerät | |
WO1983000231A1 (en) | Method for testing analog/digital converters and/or digital/analog converters or sections of information transmission circuits, comprising such converters or connected in series therewith, for communication apparatus, particularly for testing coders-decoders for pcm apparatus, as well as device for implemeting such method | |
DE69731365T2 (de) | Analog-digital-umsetzerprüfungsverfahren | |
DE3619558A1 (de) | Verfahren und vorrichtung zur kapazitaetsmessung | |
DE3836813C2 (de) | ||
WO2005109022A1 (de) | Messvorrichtung und messverfahren zur bestimmung von batteriezellenspannungen | |
EP1504531B1 (de) | Digital-analog-umsetzer mit integrierter prüfschaltung | |
DE19723217A1 (de) | Verfahren zum Testen eines Umsetzers | |
EP1135860B1 (de) | Verfahren zur Überwachung einer SCHALTUNGSANORDNUNG mit A/D-WANDLER FÜR SICHERHEITSKRITISCHE ANWENDUNGEN | |
DE2547725A1 (de) | Analog-digital-wandler | |
DE4032714A1 (de) | Automatischer messbereichswaehler eines digitalen vielfach-messinstrumentes | |
DE2460079C3 (de) | Verfahren zur Bestimmung der Stellung des Schleifers eines Potentiometers und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2305204C3 (de) | Schaltungsanordnung zum Umwandeln eines Eingangssignals in einen logarithmischen Wert | |
DE60107147T2 (de) | Vorrichtung und Verfahren zum Überprüfen von integrierten Kondensatoren | |
DE2319195A1 (de) | Abgleichschaltung | |
DE3725663C2 (de) | ||
DE2949467B1 (de) | Verfahren zur Messung von Widerstaenden und Fehlerorten | |
DE2352049A1 (de) | Anordnung zur selbsttaetigen nullpunktkorrektur von analog-digital-umsetzern | |
DE102021102512A1 (de) | Analog-Digital-Wandler mit geschaltetem Kondensator und Verfahren zum Betreiben | |
DE3339496C1 (de) | Zusatzschaltung zu einem Meßwandler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |