DE102021102512A1

DE102021102512A1 - Analog-Digital-Wandler mit geschaltetem Kondensator und Verfahren zum Betreiben

Info

Publication number: DE102021102512A1
Application number: DE102021102512.5A
Authority: DE
Inventors: Josef Niederl; Peter Bogner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2020-03-05
Filing date: 2021-02-03
Publication date: 2021-09-09
Also published as: CN113364463A; US10897261B1

Abstract

Ein Analog-Digital-Wandler (ADC) mit geschaltetem Kondensator beinhaltet Folgendes: einen Haupt-Digital-Analog-Wandler(DAC)-Schaltkreis; einen Komparator, der mit dem Haupt-DAC-Schaltkreis gekoppelt ist und zum Bestimmen konfiguriert ist, ob die Eingabe in den Komparator eine vorbestimmte Schwelle überschreitet; und einen Ergänzungs-DAC-Schaltkreis, der mit dem Haupt-DAC-Schaltkreis gekoppelt ist, wobei der ADC mit geschaltetem Kondensator zum Arbeiten in einem ersten Modus und/oder einem zweiten Modus konfiguriert ist, wobei der Hilfs-DAC-Schaltkreis in dem ersten Modus zum Messen eines Versatzes des ADC mit geschaltetem Kondensator zum Verschieben einer Spannung an einem Ausgang des Haupt-DAC-Schaltkreises um einen ersten Wert mit einer ersten Polarität konfiguriert ist, und wobei der Hilfs-DAC-Schaltkreis in dem zweiten Modus zum Messen eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator zum Verschieben der Spannung an dem Ausgang des Haupt-DAC-Schaltkreises um einen zweiten Wert mit einer zweiten Polarität, die entgegengesetzt zu der ersten Polarität ist, konfiguriert ist.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft allgemein Analog-Digital-Wandler (ADCs) und insbesondere einen ADC mit einem eingebauten Ergänzungs-Digital-Analog-Wandler (DAC), der die Gleichstrom(DC)-Übertragungskurve des ADC verschiebt, um Messungen des Versatzes und des Verstärkungsfehlers (z. B. Vollbereichsverstärkungsfehlers) des ADC zu ermöglichen.
Hintergrund
Analog-Digital-Wandler (ADCs) werden weithin in elektronischen Systemen zum Umsetzen von analogen Signalen, wie etwa elektrischer Spannungen oder elektrischer Ströme, in digitale Signale zur Verarbeitung in digitalen Systemen verwendet. Verschiedene Typen von ADCs sind verfügbar, wie etwa Direktumsetzung-ADC, Sukzessive-Approximation-ADC (SAR-ADC), Sigma-Delta-ADC oder dergleichen.
Nachdem er hergestellt wurde, wird ein ADC getestet, um seine Funktionalität zu verifizieren und um zu verifizieren, dass die ADC-Parameter innerhalb der Zielspezifikationen liegen. ADC-Vorrichtungen werden üblicherweise unter Verwendung von automatischer Testausrüstung (ATE) getestet, um die Testzeit zu reduzieren. Für kostengünstige ADC-Vorrichtungen ist die Testzeit ein Hauptfaktor beim Bestimmen der Herstellungskosten der Vorrichtung. Um ADCs mit hoher Genauigkeit zu testen, erfordert ein aktueller ADC-Testprozess üblicherweise Testausrüstung mit hoher Genauigkeit und eine lange Test-/Berechnungszeit.
Kurzdarstellung
Ein Analog-Digital-Wandler mit geschaltetem Kondensator, wie in Anspruch 1, 12 oder 13 definiert, und ein Verfahren zum Betreiben eines Analog-Digital-Wandlers mit geschaltetem Kondensator, wie in Anspruch 18 definiert, sind bereitgestellt. Die abhängigen Ansprüche definieren weitere Ausführungsformen.
Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Analog-Digital-Wandler (ADC) mit geschaltetem Kondensator Folgendes: einen Haupt-Digital-Analog-Wandler(DAC)-Schaltkreis mit einem Ausgang; und einen Ergänzungs-DAC-Schaltkreis, der mit dem Haupt-DAC-Schaltkreis gekoppelt ist, wobei der ADC mit geschaltetem Kondensator zum Arbeiten in einem ersten Modus und/oder einem zweiten Modus konfiguriert ist, wobei der Ergänzungs-DAC-Schaltkreis in dem ersten Modus zum Messen eines Versatzes des ADC mit geschaltetem Kondensator mit einer Nullspannungseingabe zum Verschieben einer Spannung an dem Ausgang des Haupt-DAC-Schaltkreises um einen ersten Wert mit einer ersten Polarität konfiguriert ist, und wobei der Ergänzungs-DAC-Schaltkreis in dem zweiten Modus zum Messen eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator mit einer Vollbereichseingangsspannung zum Verschieben der Spannung an dem Ausgang des Haupt-DAC-Schaltkreises um einen zweiten Wert mit einer zweiten Polarität, die entgegengesetzt zu der ersten Polarität ist, konfiguriert ist.
Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Analog-Digital-Wandler (ADC) mit geschaltetem Kondensator Folgendes: einen Haupt-Digital-Analog-Wandler(DAC)-Schaltkreis mit einem Ausgang; und einen Ergänzungs-DAC-Schaltkreis, der mit dem Haupt-DAC-Schaltkreis gekoppelt ist. Der Ergänzungs-DAC-Schaltkreis ist zu Folgendem konfiguriert: Verschieben einer DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine erste Richtung um einen vorbestimmten Wert während einer Messung eines Versatzes des ADC mit geschaltetem Kondensator mit einer Nullspannungseingabe; und Verschieben der DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine zu der ersten Richtung entgegengesetzten, zweiten Richtung um den vorbestimmten Wert während einer Messung eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator mit einer Vollbereichsspannungseingabe.
Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Analog-Digital-Wandler (ADC) mit geschaltetem Kondensator Folgendes: einen Haupt-Digital-Analog-Wandler(DAC)-Schaltkreis mit einem Ausgang; und einen Ergänzungs-DAC-Schaltkreis. Der Ergänzungs-DAC-Schaltkreis umfasst Folgendes: wenigstens einen Ergänzungskondensator, wobei ein erster Anschluss des wenigstens einen Ergänzungskondensators mit dem Ausgang des Haupt-DAC-Schaltkreis gekoppelt ist; einen ersten Schalter, der zwischen einem zweiten Anschluss des wenigstens einen Ergänzungskondensators und einem ersten Referenzspannungsanschluss des ADC mit geschaltetem Kondensator gekoppelt ist; und einen zweiten Schalter, der zwischen dem zweiten Anschluss des wenigstens einen Ergänzungskondensators und einem zweiten Referenzspannungsanschluss des ADC mit geschaltetem Kondensator gekoppelt ist.
Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Verfahren zum Betreiben eines Analog-Digital-Wandlers (ADC) mit geschaltetem Kondensator wenigstens eines von Folgendem: Verschieben einer DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine erste Richtung um einen vorbestimmten Wert während einer Messung eines Versatzes des ADC mit geschaltetem Kondensator mit einer Nullspannungseingabe; und Verschieben der DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine zu der ersten Richtung entgegengesetzten, zweiten Richtung um den vorbestimmten Wert während einer Messung eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator mit einer Vollbereichsspannungseingabe.
Figurenliste
Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird jetzt auf die folgenden Beschreibungen in Verbindung mit den zugehörigen Zeichnungen Bezug genommen, in denen gilt:

1 zeigt drei DC-Übertragungskurven bei einer Ausführungsform;
2A ist ein Blockdiagramm eines ADC bei einer Ausführungsform;
2B ist ein ausführliches Blockdiagramm des ADC in 2A bei einer Ausführungsform;
3A und 3B veranschaulichen die Abtastungsphase bzw. die Umsetzungsphase eines Normalbetriebsmodus des ADC aus 2B bei einer Ausführungsform;
4A und 4B veranschaulichen die Abtastungsphase bzw. die Umsetzungsphase eines modifiziertem Nulldurchgangsmodus des ADC aus 2B bei einer Ausführungsform;
5A und 5B veranschaulichen die Abtastungsphase bzw. die Umsetzungsphase eines modifizierten Vollbereichsdurchgangsmodus des ADC aus 2B bei einer Ausführungsform;
6 veranschaulicht einen rekonfigurierbaren Kondensator bei einer Ausführungsform; und
7 veranschaulicht ein Flussdiagramm eines Verfahrens zum Betreiben einer ADC-Vorrichtung bei einer Ausführungsform.

Ausführliche Beschreibung veranschaulichender ausführungsformen
Das Fertigen und Verwenden der vorliegend offenbarten Ausführungsformen werden im Folgenden ausführlich besprochen. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, welche in einer großen Vielzahl spezieller Zusammenhänge umgesetzt werden können. Die besprochenen speziellen Ausführungsformen dienen lediglich der Veranschaulichung spezieller Arten zum Fertigen und Verwenden der Erfindung und beschränken den Schutzumfang der Erfindung nicht.
Die vorliegende Erfindung wird mit Bezug auf Ausführungsbeispiele in einem speziellen Zusammenhang beschrieben, nämlich einem ADC mit einem eingebauten Ergänzungs-DAC-Schaltkreis, der die DC-Übertragungskurve aufwärts und abwärts verschiebt, um einfache und schnelle Messungen des Versatzes bzw. des Vollbereichsverstärkungsfehlers des ADC zu ermöglichen.
Bei einer Ausführungsform der vorliegenden Erfindung umfasst ein ADC einen Haupt-DAC-Schaltkreis, einen Komparator, der mit einem Ausgang des Haupt-DAC-Schaltkreises gekoppelt ist, und einen Ergänzungs-DAC-Schaltkreis, der mit dem Haupt-DAC-Schaltkreis gekoppelt ist. Während eines Normalbetriebsmodus ist der Ergänzungs-DAC-Schaltkreis deaktiviert. Während Messungen des Versatzes des ADC mit einer Nullspannungseingabe wird der Ergänzungs-DAC-Schaltkreis aktiviert, um die DC-Übertragungskurve des ADC um einen vorbestimmten Wert aufwärts zu verschieben, wodurch Raum für sowohl einen negativen Versatz als auch einen positiven Versatz belassen wird, der mit einer Nullspannungseingabe zu messen ist. Während Messungen des Vollbereichsverstärkungsfehlers des ADC mit einer Vollbereichseingabe wird der Ergänzungs-DAC-Schaltkreis aktiviert, um die DC-Übertragungskurve des ADC um einen vorbestimmten Wert abwärts zu verschieben, wodurch Raum für sowohl einen negativen Versatz als auch einen positiven Versatz belassen wird, der mit einer Vollbereichseingangsspannung zu messen ist.
Ein Linearrampentest wird typischerweise zum Messen des Vollbereichsverstärkungsfehlers und des Versatzes eines ADC (der auch als eine ADC-Vorrichtung bezeichnet wird) verwendet. Bei dem Linearrampentest wird ein Rampensignal mit hoher Genauigkeit unter Verwendung automatischer Testausrüstung (ATE) erzeugt. Typischerweise ist zusätzliche Hardware in der ATE installiert, um eine genaue analoge Quelle zum Erzeugen des Rampensignals mit hoher Genauigkeit bereitzustellen. Das Rampensignal wird an dem Eingang des ADC angelegt und die digitalen Ergebnisse von dem ADC werden in einem Histogramm gespeichert. Mathematische Nachverarbeitung des Histogramms liefert verschiedene ADC-Parameter, wie Integrale Nichtlinearität (INL), Differentielle Nichtlinearität (DNL), Vollbereichsverstärkungsfehler und Versatz.
Während ein ideales Rampensignal ein lineares Signal (z. B. eine geneigte Gerade) ist, kann das durch die Testausrüstung erzeugte Rampensignal in der Realität eine Stufenfunktion (z. B. Stufen entlang einer geneigten Gerade) sein, wobei jede Stufe eine Unter-LSB-Höhe (z. B. Spannungspegel) aufweist. Durch die Erörterung hier hinweg bedeutet LSB; wenn es zum Repräsentieren eines Spannungspegels verwendet wird, den analogen Spannungspegel, der einem LSB der ADC-Ausgabe entspricht. Zum Beispiel kann eine LSB-Spannung für einen 12-Bit-ADC und eine Vollbereichseingangsspannung V_AREF (z. B. eine Spannung, die eine Vollbereichs-ADC-Ausgabe von 4095 bewirkt) als V_AREF/4096 berechnet werden.
Aufgrund des nichtidealen Rampensignals (z. B. einer Stufenfunktion) erfordert der Linearrampentest einige Umsetzungen für jede Rampenstufe, um eine Rauschunterdrückung er erreichen, was zu einer längeren Testzeit führt. Zum Beispiel würde dies für einen 10-Bit-ADC mit einer Stufengröße von 1/4 LSB, falls jede Stufe 30 Mal umgesetzt wird, 1024 × 4 × 30 Umsetzungen erfordern, was zu einer langen Messungszeit zusätzlich zu einem Analogquelleninstrument mit hoher Genauigkeit auf der ATE führt. Die vorliegende Offenbarung offenbart einen ADC, der eine einfache und schnelle Messung des Vollbereichsverstärkungsfehlers und des Versatzes des ADC ermöglicht, ohne eine Testausrüstung mit hoher Genauigkeit zu erfordern. Einzelheiten sind nachfolgend besprochen.
1 zeigt drei DC-Übertragungskurven bei einer Ausführungsform. Die Kurve 20 in 1 zeigt eine ideale DC-Übertragungskurve, die die ideale Beziehung zwischen der analogen Eingangsspannung (in Einheiten von LSB Volt) und der Ausgabe des ADC zeigt. Die Ausgabe des ADC, die eine digitale Mehrfachbit-Ausgabe (z. B. eine 12-Bit-Ausgabe für einen 12-Bit-ADC) ist, wird auch als der Ausgabecode des ADC oder der ADC-Ausgabecode bezeichnet. Wie in 2B veranschaulicht, ist die Kurve 20 eine lineare Gerade, so dass eine Nulleingangsspannung zu einem ADC-Ausgabecode von Null führt, eine Eingangsspannung von 1 LSB Volt zu einem ADC-Ausgabecode von 1 führt und so weiter.
Der Versatz (der auch als der Versatzfehler bezeichnet werden kann) und der Vollbereichsfehler des ADC können als der Nulldurchgangspunkt bzw. der Vollbereich(FS: Full Scale)-Durchgangspunkt gemessen werden. Zum Messen des Versatzes des ADC wird eine Eingangsspannung von null Volt (z. B. elektrische Masse) an dem Eingang des ADC angelegt und ist die Ausgabe des ADC (z. B. ein Wert ungleich null) der Versatz des ADC. Zum Messen des Vollbereichsverstärkungsfehlers des ADC wird eine positive Referenzspannung (z. B. eine Vollbereichseingangsspannung, wie etwa eine positive Leistungsversorgungsspannung) an dem Eingang des ADC angelegt und die Differenz zwischen der Ausgabe des ADC und dem Vollbereichs-ADC-Ausgabecode (z. B. der maximalen ADC-Ausgabe) ist der Vollbereichsverstärkungsfehler des ADC. Jedoch wird mit einer Eingabe ungleich null ein Unterlauf des ADC auftreten, falls der Versatz negativ ist. Gleichermaßen wird mit einer Vollbereichseingangsspannung ein Überlauf des ADC auftreten, falls der Versatz positiv ist. Vollbereichsverstärkungsfehler- und Versatzberechnungen basierend auf Messungen, die einen Unterlauf und Überlauf des ADC verursachen, können Ungenauigkeiten unterliegen.
Aus den obigen Gründen kann der ADC-Testprozess ohne die vorliegende Offenbarung den Versatz und den Vollbereichsfehler des ADC durch Extrapolation erhalten müssen. Zum Beispiel kann der ADC-Testprozess die Ausgabe des ADC bei vielen verschiedenen Eingangsspannungspegeln zwischen der Nullspannungseingabe und der Vollbereichseingabe messen und die Messungen verwenden, um eine partielle DC-Übertragungskurve (z. B. eine Kurve ohne den Datenpunkt bei der Nullspannungseingabe und der Vollbereichseingabe) aufzutragen. Die partielle DC-Übertragungskurve wird dann extrapoliert (z. B. durch Linearextrapolation), um eine Schätzung des Versatzes und des Vollbereichsfehlers des ADC zu erhalten.
Die vorliegende Offenbarung ermöglicht eine direkte Messung des Versatzes (oder des Vollbereichsverstärkungsfehlers des ADC durch eine einzige Messung bei der Nullspannungseingabe (oder bei der Vollbereichseingangsspannung). Insbesondere wenn der Versatz des ADC gemessen wird, wird eine Aufwärtsverschiebung der DC-Übertragungskurve des ADC eingeführt, um den Nulldurchgangspunkt entlang der y-Achse (siehe Kurve 10 in 1) zu einem Punkt zu verschieben, an dem positive und negative Versätze möglich sind. Mit anderen Worten wird ein künstlicher Versatz eingeführt, um Messungen in einem Fenster um die Nulleingangsspannung herum zu ermöglichen. Die Kurve 10 in 1 zeigt ein Beispiel für eine modifizierte DC-Übertragungskurve des ADC. Für Versatzmessungen wird die DC-Übertragungskurve um z. B. +16 aufwärts verschoben. Mit anderen Worten würde das Abtasten einer Nullvolleingangsspannung (z. B. elektrische Masse) zu einem idealen ADC-Ausgabecode von +16 führen. Eine Abweichung der ADC-Ausgabe von diesem Code (z. B. +16) gibt direkt den Versatz des ADC. Bei der Erörterung hier kann der oben beschriebene Versatzmessungsmodus (z. B. mit der verschobenen DC-Übertragungskurve) auch als ein modifizierter Nulldurchgangsmodus oder ein modifizierter Nulldurchgangsbetriebsmodus bezeichnet werden.
Gleichermaßen wird die DC-Übertragungskurve für den Vollbereichsverstärkungsfehler des ADC abwärts verschoben, um einen negativen Nulldurchgangspunkt entlang der y-Achse zu haben (siehe Kurve 30 in 1). Die Kurve 30 in 1 veranschaulicht ein Beispiel für die abwärts verschobene DC-Übertragungskurve, wobei die DC-Übertragungskurve um z. B. +16 abwärts verschoben ist. Zum Beispiel wird mit der abwärts verschobenen DC-Übertragungskurve ein idealer 12-Bit-ADC ein Referenzsignal (z. B. Vollbereichseingangsspannung) in einen ADC-Ausgabecode von 4079 umsetzen. Eine Abweichung der ADC-Ausgabe von diesem Code (z. B. 4079) gibt direkt den Vollbereichsverstärkungsfehler. Ein Fachmann wird sogleich verstehen, dass der Verschiebungswert 16 in der oberen Erörterung als ein nichtbeschränkendes Beispiel für die Verschiebungsmenge in der DC-Übertragungskurve verwendet wird. Andere geeignete Werte sind ebenfalls möglich und es ist vollständig beabsichtigt, dass sie innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten sind. Bei der Erörterung hier kann der oben beschriebene Vollbereichsverstärkungsfehlermessungsmodus (z. B. mit der verschobenen DC-Übertragungskurve) auch als ein modifizierter Vollbereichsdurchgangsmodus oder ein modifizierter Vollbereichsdurchgangsbetriebsmodus bezeichnet werden.
2A ist ein Blockdiagramm eines ADC 100 bei einer Ausführungsform. Der ADC 100 ist zum Verschieben der DC-Übertragungskurve aufwärts und abwärts für Messungen des Versatzes bzw. des Vollbereichsverstärkungsfehlers des ADC konfiguriert. 2B ist ein ausführliches Diagramm des ADC 100 in 2A bei einer Ausführungsform. Verschiedene Betriebsmodi des ADC 100 werden unter Bezugnahme auf 3A; 3B, 4A; 4B, 5A und 5B besprochen. Der Einfachheit halber sind nicht alle Merkmale des ADC 100 in 2B veranschaulicht.
Unter Bezugnahme auf 2A ist der ADC 100 ein ADC mit geschaltetem Kondensator und beinhaltet einen ADC-Schaltkreis 104 (z. B. einen Sukzessive-Approximation-Register(SAR)-Schaltkreis), einen Komparator 101, einen Haupt-Digital-Analog-Wandler(DAC)-Schaltkreis 150 und einen Ergänzungs-DAC-Schaltkreis 140. Der Haupt-DAC-Schaltkreis 150 ist elektrisch mit dem Ergänzungs-DAC 140 gekoppelt. Der Komparator 101 weist einen Eingang auf, der mit einem Ausgang 125 des Haupt-DAC-Schaltkreises 150 gekoppelt ist, und weist einen Ausgang auf, der mit dem ADC-Schaltkreis 104 gekoppelt ist. Der Komparator 101 ist dazu konfiguriert, zu bestimmen, ob die Eingabe in den Komparator 101 einen Schwellenwert des Komparators 101 überschreitet. Der ADC-Schaltkreis 104 kann den Betrieb des Haupt-DAC-Schaltkreises 150 durch den Signalpfad 113 steuern. Der ADC 100 kann zum Arbeiten in einem ersten Modus oder einem zweiten Modus konfiguriert sein, wobei der Ergänzungs-DAC-Schaltkreis 140 in dem ersten Modus zum Messen eines Versatzes des ADC 100 mit einer Nullspannungseingabe zum Verschieben einer Spannung an dem Ausgang 125 des Haupt-DAC-Schaltkreises 150 um einen ersten Wert mit einer ersten Polarität konfiguriert ist, und wobei der Ergänzungs-DAC-Schaltkreis 150 in dem zweiten Modus zum Messen eines Vollbereichsverstärkungsfehlers des ADC 100 mit einer Vollbereichseingangsspannung zum Verschieben der Spannung an dem Ausgang 125 des Haupt-DAC-Schaltkreises 150 um einen zweiten Wert mit einer zweiten Polarität, die entgegengesetzt zu der ersten Polarität ist, konfiguriert ist. Einzelheiten des ADC 100 werden unten besprochen.
Nun wird auf 2B Bezug genommen, die ein ausführliches Blockdiagramm des ADC 100 aus 2A bei einer Ausführungsform ist. Bei der veranschaulichten Ausführungsform ist der ADC 100 ein ADC mit geschaltetem Kondensator. Bei dem Beispiel aus 2B wird ein Sukzessive-Approximation(SAR)-ADC als ein Beispiel für den ADC mit geschaltetem Kondensator verwendet, mit dem Verständnis, dass ein ADC mit geschaltetem Kondensator andere Typen von ADC, wie etwa ein Flash-ADC, ein Pipeline-ADC oder ein Tracking-ADC, sein kann. 2B verwendet einen SAR-ADC als ein nichtbeschränkendes Beispiel, wobei ein Fachmann bei Lektüre der vorliegenden Offenbarung dazu in der Lage sein wird, die hier offenbarten Prinzipien sogleich auf andere Typen von ADC anzuwenden.
In 2B beinhaltet der ADC 100 einen Sukzessive-Approximation-Register(SAR)-Schaltkreis 104, einen Komparator 101, einen Haupt-Digital-Analog-Wandler(DAC)-Schaltkreis 150 und einen Ergänzungs-DAC-Schaltkreis 140. Der Ergänzungs-DAC-Schaltkreis 140 und der Haupt-DAC-Schaltkreis 150 sind oberhalb bzw. unterhalb der gestrichelten Linie 130 in 2B angeordnet. Zur einfachen Erörterung und ohne Beschränkung der Allgemeinheit verwendet die Erörterung unten ein Beispiel, bei dem der ADC 100 ein 12-Bit-ADC ist. Ein Fachmann wird bei Lektüre der vorliegenden Offenbarung dazu in der Lage sein, die hier offenbarten Prinzipien sogleich auf einen ADC mit einer beliebigen Anzahl an Ausgabebits anzuwenden.
In 2B beinhaltet der SAR-Schaltkreis 104 ein Sukzessive-Approximation-Register (SAR) 103, einen Schaltersteuerschaltkreis 106 und einen Logikschaltkreis 105 (z. B. ein Zustandsautomat). Das SAR 103 speichert den ADC-Ausgabecode, wenn die Analog-Digital-Umsetzung abgeschlossen ist, und speichert Zwischen-ADC-Ausgabecodes während des Sukzessive-Approximation-Prozesses. Der Logikschaltkreis 105 produziert basierend auf der Ausgabe des Komparators 101 eine Sequenz von ADC-Ausgabecodes, die sequentiell in dem SAR 103 während des Sukzessive-Approximation-Prozesses gespeichert werden. Der Logikschaltkreis 105 kann einen Betrieb des SAR 103 durch den Signalpfad 111 steuern. Der Schaltersteuerschaltkreis 106 erzeugt Steuersignale (z. B. auf Signalpfaden 108), die dazu konfiguriert sind, den Zustand (z. B. offen oder geschlossen) verschiedener Schalter des ADC 100 (z. B. Schalter in 2B außer den gepaarten Schaltern SC1A/SC1B, ..., SC11A, SC12B) zu steuern. Der Schaltersteuerschaltkreis 106 kann bei manchen Ausführungsformen als Teil des Logikschaltkreises 105 implementiert werden. Jedes Bit des in dem SAR 103 gespeicherten ADC-Ausgabecodes wird verwendet, um den Zustand (z. B. offen oder geschlossen) eines jeweiligen gepaarten Schalters während des Sukzessive-Approximation-Prozesses zu steuern, wobei Einzelheiten nachfolgend besprochen sind. 2B veranschaulicht ferner ein Master-Latchsignal (z. B. ein Taktsignal) 109 und ein Lenksignal 107, wobei das Lenksignal 107 Inhalte des SAR 103 an den Haupt-DAC-Schaltkreis 150 senden kann. Der Haupt-DAC-Schaltkreis 150 beinhaltet ein Array von Kondensatoren C₁ , C₂ , ... und C_N , wobei N die Anzahl an Bits in dem ADC-Ausgabecode ist. Bei dem Beispiel aus 2B wird ein 12-Bit-ADC verwendet, dementsprechend gilt N=12 und sind die Kondensatoren C₁ , C₂ , ... und C_N binärgewichtet (auch als binärcodiert bezeichnet). Hier bedeutet binärgewichtet, dass die Kapazität des Kondensators C_n 2^n-1 × C ist, wobei n=1, 2, ..., N gilt und C ein vorbestimmter Kapazitätswert ist. Für den 12-Bit-ADC weisen die Kondensatoren C₁ , C₂ , ... und C₁₂ die folgenden Kapazitäten auf: C₁=C, C₂=2 × C, ..., C₁₂=2¹¹ × C. Binärcodierte Kondensatoren werden als nichtbeschränkende Beispiele für die Kondensatoren C₁ , C₂ , ... und C_N in 2B verwendet, andere geeignete Kondensatoren, wie etwa redundant codierte oder thermometercodierte Kondensatoren, können auch als die Kondensatoren C₁ , C₂ , ... und C_N verwendet werden, wie es sich für einen Fachmann sogleich versteht. Diese Erörterung unten verwendet binärcodierte Kondensatoren als ein Beispiel.
Wie in 2B veranschaulicht, ist ein erster Anschluss (z. B. der rechte Anschluss in 2B) jedes Kondensators C_n des Arrays binärgewichteter Kondensatoren mit einem Ausgangsknoten 125 (auch als ein Ausgang bezeichnet) des Haupt-DAC-Schaltkreises 150 gekoppelt. Ein zweiter Anschluss (z. B. der linke Anschluss in 2B) jedes Kondensators C_n des Arrays binärgewichteter Kondensatoren ist mit einem Paar Schalter SC_nA und SC_nB gekoppelt, wobei n=1, 2, ..., N gilt. Zur einfachen Beschreibung können die Paare Schalter SC_nA und SC_nB als ein gepaarter Schalter bezeichnet werden. Wie hier ausführlicher besprochen wird, kann zu unterschiedlichen Phasen (z. B. Abtastphase oder Umsetzungsphase) des Betriebs des ADC 100 (z. B. eines Sukzessive-Approximation-ADC) jeder der Schalter SC_nA und SC_nB geöffnet oder geschlossen werden, um jeden Kondensator C_n elektrisch mit einem Eingangsspannungsanschluss V_IN, einem ersten Referenzspannungsanschluss V_AREF oder einem zweiten Referenzspannungsanschluss VAGND zu koppeln. Bei der veranschaulichten Ausführungsform ist der erste Referenzspannungsanschluss V_AREF dazu konfiguriert, mit einer Vollbereichseingangsspannung verbunden zu werden, und ist der zweite Referenzspannungsanschluss VAGND dazu konfiguriert, mit einer elektrischen Masse verbunden zu werden. Bei manchen Ausführungsformen ist der erste Referenzspannungsanschluss V_AREF dazu konfiguriert, mit einer positiven Referenzspannung verbunden zu werden, und ist der zweite Referenzspannungsanschluss VAGND dazu konfiguriert, mit einer elektrischen Referenzspannung verbunden zu werden. Während der Umsetzungsphase des ADC-Betriebs wird jeder gepaarte Schalter (z. B. durch den Signalpfad 113, der mit einem Eingang 114 des Haupt-DAC-Schaltkreises 150 gekoppelt ist) durch ein jeweiliges Bit in dem ADC-Code gesteuert, der in dem SAR 103 gespeichert ist, wobei Einzelheiten nachfolgend besprochen werden.
Wie in 2B veranschaulicht, ist ein erster Anschluss (z. B. der rechte Anschluss in 2B) jedes Schalters SC_nA elektrisch mit dem Kondensator C_n gekoppelt, wobei n=1, 2, ..., N gilt, und ist ein zweiter Anschluss (z. B. der linke Anschluss in 2B) jedes Schalters SC_nA elektrisch mit einem Knoten 121 gekoppelt, wobei der Knoten 121 elektrisch mit einem Schalter S_1A und einem Schalter S₂ gekoppelt ist. In Abhängigkeit von dem Zustand (z. B. offen oder geschlossen) der Schalter S_1A und S₂ kann der Knoten 121 in verschiedenen Betriebsphasen mit dem Eingangsspannungsanschluss V_IN oder dem ersten Referenzspannungsanschluss V_AREF verbunden werden.
Immer noch unter Bezugnahme auf 2B veranschaulicht, ist ein erster Anschluss (z. B. der rechte Anschluss in 2B) jedes Schalters SC_nB elektrisch mit dem Kondensator C_n gekoppelt, und ist ein zweiter Anschluss (z. B. der linke Anschluss in 2B) jedes Schalters SC_nB elektrisch mit einem Knoten 123 gekoppelt, wobei der Knoten 123 elektrisch mit einem Schalter S_1B und einem Schalter S₃ gekoppelt ist. In Abhängigkeit von dem Zustand (z. B. offen oder geschlossen) der Schalter S_1B und S₃ kann der Knoten 123 in verschiedenen Betriebsphasen mit dem Eingangsspannungsanschluss V_IN oder dem zweiten Referenzspannungsanschluss VAGND verbunden werden.
Der Haupt-DAC-Schaltkreis 150 beinhaltet ferner einen Schalter S4. Der Schalter S4 wird während der Abtastphase des Betriebs des ADC 100 geschlossen und wird während der Umsetzungsphase des Betriebs des ADC 100 geöffnet. Ein erster Anschluss (z. B. der untere Anschluss in 2B) ist elektrisch mit dem Ausgangsknoten 125 gekoppelt und ein zweiter Anschluss (z. B. der obere Anschluss in 2B) ist elektrisch mit einem Nieder-Bias-Spannung-Anschluss V_cm verbunden. Der Nieder-Bias-Spannung-Anschluss V_cm ist dazu konfiguriert, mit einer Nieder-Bias-Spannung gekoppelt zu werden, wobei die Nieder-Bias-Spannung so gewählt wird, um den Komparator 101 auf eine angemessene Bias-Bedingung einzustellen. Die Bias-Spannung kann in Abhängigkeit von z. B. der Versorgungsspannung des Komparators 101 und dem verwendeten Typ von Transistor gewählt werden. Bei manchen Ausführungsformen wird eine gemeinsame Spannung zur Verwendung als die Bias-Spannung erzeugt.
Der Ergänzungs-DAC-Schaltkreis 140 beinhaltet einen Ergänzungskondensator CS und einen gepaarten Schalter, der Schalter S_5A und S_5B beinhaltet. In Abhängigkeit von dem Zustand (z. B. offen oder geschlossen) der Schalter S_5A und S _5B kann der Ergänzungskondensator CS in verschiedenen Betriebsphasen mit dem ersten Referenzspannungsanschluss V_AREF oder dem zweiten Referenzspannungsanschluss VAGND verbunden werden. Die Kapazität des Ergänzungskondensators CS bestimmt die Menge einer Aufwärtsverschiebung oder Abwärtsverschiebung der DC-Übertragungskurven 10 und 30 bei der veranschaulichten Ausführungsform. Um die DC-Übertragungskurve um M aufwärts (oder abwärts) zu bewegen, wird die Kapazität des Ergänzungskondensators CS als M × C gewählt. Zum Beispiel wird für eine Aufwärts- oder eine Abwärtsverschiebungsmenge von 16 für die DC-Übertragungskurve die Kapazität des Ergänzungskondensators CS als 16C gewählt. Obwohl der Ergänzungskondensator CS in dem Blockdiagramm aus 2B als ein einzelner Kondensator veranschaulicht ist, kann der Ergänzungskondensator CS für eine Implementierung in Schaltkreisen als mehrere Kondensatoren implementiert werden (siehe z. B. die Erörterung unten unter Bezugnahme auf 6). Bei manchen Ausführungsformen beinhaltet der Ergänzungs-DAC-Schaltkreis 140 mehr als einen Kondensator.
Der Ergänzungs-DAC-Schaltkreis 140 ist mit dem gleichen Typ von Kondensator wie die Kondensatoren in dem Haupt-DAC-Schaltkreis 150 gebildet und kann daher die gleiche Genauigkeit wie der Haupt-DAC-Schaltkreis 150 erreichen. Dieser Ergänzungs-DAC-Schaltkreis 140 ist sehr klein (z. B. ein Kondensator und einige wenige Schalter) und kann auch für andere Zwecke während einer Messung, z. B. zur Fensterverfolgung von DC-Signalen, verwendet werden.
Der Komparator 101 ist zwischen dem Ausgang 125 des Haupt-DAC-Schaltkreises 150 und dem SAR-Schaltkreis 104 gekoppelt. Bei der veranschaulichten Ausführungsform vergleicht der Komparator 101 die Spannung an dem Ausgang 125 des Haupt-DAC-Schaltkreises mit einer Schwellenspannung des Komparators 101, wobei die Schwellenspannung ein Auslösepunkt des Komparators 101 sein kann, der während der Abtastbetriebsphase des ADC 100 eingestellt wird. Während der Umsetzungsbetriebsphase wird die Ausgabe des Komparators 101 an den SAR-Schaltkreis 104 gesendet und basierend auf der Ausgabe des Komparators 101 entscheidet der SAR-Schaltkreis 104, ob das aktuelle ADC-Bit auf null oder eins gesetzt werden sollte, wie unten besprochen ist.
Der Betrieb des ADC 100 in dem Normalmodus (der auch als Normalbetriebsmodus bezeichnet werden kann) ist unten unter Bezugnahme auf 3A und 3B besprochen. In den Normalbetriebsmodus ist der ADC 100 zum Umsetzen (oder Messen) der analogen Eingangsspannung an dem Eingangsspannungsanschluss V_IN in einen digitalen Ausgabecode (z. B. eine 12-Bit-ADC-Ausgabe) konfiguriert. Andere Betriebsmodi (z. B. zum Messen eines Versatzes und eines Vollbereichsverstärkungsfehlers) werden unter Bezugnahme auf 4A, 4B, 5A und 5B besprochen.
3A und 3B veranschaulichen die Abtastungsphase bzw. die Umsetzungsphase eines Normalbetriebsmodus des ADC 100 bei einer Ausführungsform. Während des Normalbetriebsmodus verbleibt der Schalter S_5A geöffnet und verbleibt der Schalter S_5B geschlossen, wodurch der Ergänzungskondensator CS mit Masse verbunden wird und der Ergänzungs-DAC-Schaltkreis 140 deaktiviert wird. Es wird angemerkt, dass bei der veranschaulichten Ausführungsform, wenn der Ergänzungs-DAC-Schaltkreis 140 im Normalmodus deaktiviert wird, seine Funktion umgangen wird und es kein Schalten der Schalter S_5A und S_5B in dem Normalmodus gibt, aber der Ergänzungs-DAC-Schaltkreis 140 ist immer noch mit dem Haupt-DAC-Schaltkreis 150 verbunden. Ein Fachmann wird sogleich verstehen, dass während des Betriebs ein ADC mit geschaltetem Kondensator (z. B. ein Sukzessive-Approximation-ADC) in zwei Phasen arbeitet: einer Abtastungsphase, gefolgt von einer Umsetzungsphase. Einzelheiten der verschiedenen Phasen werden unten besprochen.
3A veranschaulicht die Abtastungsphase des Normalbetriebsmodus des ADC 100 bei einer Ausführungsform. Während der Abtastungsphase aus 3A werden die Schalter S₄, S_1A, S_1B, SC_1A, SC_1B, SC_2A, SC_2B, ... , SC_12A und SC_12B geschlossen und sind die Schalter S₂ und S₃ geöffnet. Infolgedessen wird das Array binärgewichteter Kondensatoren (z. B. C1, C2, ..., C12) mit der Eingangsspannung V_IN gekoppelt und geladen und jeder Kondensator hält nun eine Ladung gleich seiner Kapazität mal der Eingangsspannung V_IN minus der Nieder-Bias-Spannung V_cm.
Als Nächstes tritt der ADC 100 in 3B in die Umsetzungsphase ein, bei der der SAR-Schaltkreis 104 jedes Bit des ADC-Ausgabecodes in einem Sukzessive-Approximation-Prozess durchsucht. Während der Umsetzungsphase werden die Schalter S₄, S_1A und S_1B geöffnet und sind die Schalter S₂ und S₃ geschlossen. Der Zustand (z. B. geöffnet oder geschlossen) des Arrays gepaarter Schalter (z. B. SC_1A, SC_1B, SC_2A, SC_2B, ..., SC_12A und SC_12B) wird durch den in dem SAR 103 während des Sukzessive-Approximation-Prozesses gespeicherten ADC-Ausgabecode gesteuert. Es wird angemerkt, dass jeder Kondensator in dem Array binärgewichteter Kondensatoren einem jeweiligen Bit in dem ADC-Ausgabecode entspricht, wobei der kleinste Kondensator C1 dem LSB des ADC-Ausgabecodes entspricht und der größte Kondensator (z. B. C12) dem MSB des ADC-Ausgabecodes entspricht. 3B zeigt den Zustand der Schalter während des Testens des MSB-Bits.
In der Umsetzungsphase bestimmt zuerst der SAR-Schaltkreis 104 das MSB-Bit (z. B. Bit 12). Der MSB-Kondensator (z. B. C12) wird mit der ersten Referenzspannung V_AREF (z. B. Vollbereichseingangsspannung) gekoppelt, indem der Schalter SC_12A geschlossen wird und der Schalter SC_12B geöffnet wird. Die anderen Kondensatoren (C1, C2, ..., C11) in dem Array binärgewichteter Kondensatoren werden mit der zweiten Referenzspannung VAGND (z. B. der elektrischen Masse) gekoppelt, indem der Schalter SC_nA geöffnet wird und der Schalter SC_nB geschlossen wird, wobei n=1, 2, ..., 11 gilt. Es wird angemerkt, dass der Schalter S4 während der Umsetzungsphase geöffnet wird.
Aufgrund der Binärgewichtung des Arrays binärgewichteter Kondensatoren bildet der MSB-Kondensator C12 einen 1:1-Ladungsteiler mit dem Rest des Arrays. Dementsprechend ist die Eingangsspannung in den Komparator 101 (z. B. die Spannung an dem Ausgang 125 des Haupt-DAC-Schaltkreises) proportional zu (V_AREF/2)-V_IN. Mit anderen Worten erzeugt der Haupt-DAC-Schaltkreis 150 an dem Ausgang 125 eine Spannung proportional zu einer Differenz zwischen einer ersten Spannung (z. B. V_AREF/2) und einer Eingangsspannung V_IN, wobei die erste Spannung eine Spannung ist, die dem aktuellen ADC-Ausgabecode (z. B. 100...0 in Binärformat) entspricht, der in dem SAR 103 gespeichert ist. Falls V_IN größer als V_REF/2 ist, dann gibt der Komparator 101 eine Null aus, und der SAR-Schaltkreis 104 legt das MSB des ADC-Ausgabecodes als ein digitales Bit 1 fest, ansonsten legt der SAR-Schaltkreis 104 das MSB des ADC-Ausgabecodes als ein digitales Bit 0 fest. Sobald das MSB bestimmt wurde, werden die Schalter SC_12A und SC_12B entsprechend festgelegt. Zum Beispiel wird für ein MSB eines digitalen Bits 1 der Schalter SC_12A geschlossen und wird der Schalter SC_12B geöffnet. Der Zustand der Schalter SC_12A und SC_12B wird für ein MSB eines digitalen Bits 0 vertauscht.
Nachdem das MSB-Bit bestimmt wurde, bestimmt der SAR-Schaltkreis 104 das nächste Bit (z. B. Bit 11), wobei es einer ähnlichen Verarbeitung wie für das MSB-Bit folgt. Jeder Kondensator in dem Array binärgewichteter Kondensatoren wird auf die gleiche Weise getestet, bis die Komparatoreingangsspannung zu null oder wenigstens so nahe wie möglich unter Berücksichtigung der Auflösung des DAC konvergiert. Der ADC-Ausgabecode, der in dem SAR 103 gespeichert wird, nachdem das LSB bestimmt wurde, ist der abschließende ADC-Ausgabecode.
4A und 4B veranschaulichen die Abtastungsphase bzw. die Umsetzungsphase eines modifizierten Nulldurchgangsmodus des ADC 100 bei einer Ausführungsform. Der modifizierte Nulldurchgangsmodus wird zum Messen des Versatzes des ADC 100 verwendet, kann dementsprechend auch als ein Versatzmessungsmodus bezeichnet werden.
4A veranschaulicht die Abtastungsphase des modifizierten Nulldurchgangsmodus des ADC 100. Der Haupt-DAC-Schaltkreis 150 in 4A arbeitet auf eine gleiche Weise wie der Haupt-DAC-Schaltkreis in der Abtastungsphase des Normalbetriebsmodus in 3A. Der Ergänzungs-DAC-Schaltkreis 140 wird nun aktiviert. Insbesondere wird der Schalter S_5A geschlossen und wird der Schalter S_5B geöffnet, wodurch der Ergänzungskondensator CS mit der ersten Referenzspannung V_AREF (z. B. einer Vollbereichseingangsspannung) gekoppelt wird. Infolgedessen wird der Ergänzungskondensator CS während der Abtastungsphase geladen.
Als Nächstes tritt der ADC 100 in 4B in die Umsetzungsphase des modifizierten Nulldurchgangsmodus des ADC 100 ein. Der Haupt-DAC-Schaltkreis in 4B arbeitet auf die gleiche Weise wie der Haupt-DAC-Schaltkreis in der Umsetzungsphase des Normalbetriebsmodus in 3B. In der Umsetzungsphase aus 4B wird der Schalter S_5A geöffnet und wird der Schalter S_5B geschlossen. Infolgedessen injiziert der Ergänzungskondensator CS Ladung in die Kondensatoren C1, C2, ..., C11 des Arrays binärgewichteter Kondensatoren und verschiebt (z. B. verringert) infolgedessen die Spannung an dem Ausgang 125 des Haupt-DAC-Schaltkreises, was effektiv die DC-Übertragungskurve aufwärts verschiebt. Die Spannungsverschiebungsmenge wird durch die Kapazität des Ergänzungskondensators CS bestimmt. Falls die Kapazität des Ergänzungskondensators CS z. B. 16C ist (was die Kapazität des Kondensators C5 ist), dann wird, wie oben besprochen, die DC-Übertragungskurve um 16 aufwärts verschoben. Durch das Ändern der Kapazität des Ergänzungskondensators CS wird eine Zielverschiebungsmenge in der DC-Übertragungskurve erreicht.
5A und 5B veranschaulichen die Abtastungsphase bzw. die Umsetzungsphase eines modifizierten Vollbereichsdurchgangsmodus des ADC 100 bei einer Ausführungsform. Der modifizierte Vollbereichsdurchgangsmodus wird zum Messen des Vollbereichsverstärkungsfehlers des ADC 100 verwendet, kann dementsprechend auch als ein Vollbereichsverstärkungsfehlermessungsmodus bezeichnet werden. Der modifizierte Vollbereichsdurchgangsmodus und der modifizierte Nulldurchgangsmodus können gemeinsam als der Testmodus des ADC 100 bezeichnet werden.
5A veranschaulicht die Abtastungsphase des modifizierten Vollbereichsdurchgangsmodus des ADC 100. Der Haupt-DAC-Schaltkreis in 5A arbeitet auf eine gleiche Weise wie der Haupt-DAC-Schaltkreis in der Abtastungsphase des Normalbetriebsmodus in 3A. Der Ergänzungs-DAC-Schaltkreis wird nun aktiviert. Insbesondere wird der Schalter S_5A geöffnet und wird der Schalter S_5B geschlossen, wodurch der Ergänzungskondensator CS mit der zweiten Referenzspannung VAGND (z. B. elektrischer Masse) gekoppelt wird.
Als Nächstes tritt der ADC 100 in 5B in die Umsetzungsphase des modifizierten Vollbereichsdurchgangsmodus des ADC 100 ein. Der Haupt-DAC-Schaltkreis in 5B arbeitet auf die gleiche Weise wie der Haupt-DAC-Schaltkreis in der Umsetzungsphase des Normalbetriebsmodus in 3B. In der Umsetzungsphase aus 5B wird der Schalter S_5A geschlossen und wird der Schalter S_5B geöffnet. Infolgedessen wird der Ergänzungskondensator CS parallel mit dem MSB-Kondensator C12 (während des Testens des MSB-Kondensators C12) gekoppelt und bewirkt eine Umverteilung von Ladung in den Kondensatoren in dem Array. Infolgedessen wird die Spannung an dem Ausgang 125 des Haupt-DAC-Schaltkreises verschoben (z. B. erhöht), was die DC-Übertragungskurve effektiv abwärts bewegt. Die Spannungsverschiebungsmenge wird durch die Kapazität des Ergänzungskondensators CS bestimmt. Falls die Kapazität des Ergänzungskondensators CS z. B. 16C ist (was die Kapazität des Kondensators C5 ist), dann wird, wie oben besprochen, die DC-Übertragungskurve um 16 abwärts verschoben. Durch das Ändern der Kapazität des Ergänzungskondensators CS wird eine Zielverschiebungsmenge in der DC-Übertragungskurve erreicht.
6 veranschaulicht einen Kondensator 200 bei einer Ausführungsform. Der Kondensator 200 beinhaltet mehrere Kondensatoren C_A, C_B und C_C mit verschiedenen Kapazitätswerten und Schalter S_A, S_B und S_C, die mit den Kondensatoren verbunden sind. Durch Ändern des Zustands (z. B. geöffnet oder geschlossen) der Schalter S_A, S_B und S_C kann die äquivalente Kapazität des Kondensators 200 zwischen den Anschlüssen 201 und 203 auf unterschiedliche Werte geändert werden. Daher ist der Kondensator 200 ein anpassbarer Kondensator oder ein rekonfigurierbarer Kondensator. Der Kondensator 200 kann als der Ergänzungskondensator CS aus 2B verwendet werden, der ermöglichen wird, dass die Verschiebungsmenge der DC-Übertragungskurve angepasst wird oder rekonfigurierbar ist. Die Anzahl an Kondensatoren in 6 ist lediglich ein nichtbeschränkendes Beispiel und andere Anzahlen sind ebenfalls möglich und sind vollständig als innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten beabsichtigt.
7 veranschaulicht ein Flussdiagramm eines Verfahrens zum Betreiben einer ADC-Vorrichtung bei einer Ausführungsform. Es versteht sich, dass das in 7 gezeigte Ausführungsverfahren lediglich ein Beispiel vieler möglicher Ausführungsverfahren ist. Ein Durchschnittsfachmann würde viele Variationen, Alternativen und Modifikationen erkennen. Zum Beispiel können verschiedene Schritte, wie in 7, hinzugefügt, entfernt, ersetzt, umgestellt oder wiederholt werden.
Unter Bezugnahme auf 7 wird bei Schritt 1001 eine DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine erste Richtung um einen vorbestimmten Wert während einer Messung eines Versatzes des ADC mit geschaltetem Kondensator mit einer Nullspannungseingabe verschoben. Bei Schritt 1002 wird der DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine zu der ersten Richtung entgegengesetzten, zweiten Richtung um den vorbestimmten Wert während einer Messung eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator mit einer Vollbereichsspannungseingabe verschoben.
Ausführungsformen können Vorteile erzielen. Zum Beispiel ermöglicht der offenbarte ADC mit dem eingebauten Ergänzungs-DAC-Schaltkreis eine direkte Messung des Versatzes (oder des Vollbereichsverstärkungsfehlers) des ADC in einer einzigen Messung, wodurch eine einfache und schnelle Messung erreicht wird, die durch vorherige Verfahren nicht geleistet wurde. Da eine elektrische Massespannung und die Vollbereichsreferenzspannung auf der Leiterplatte, an der die ADC-Vorrichtung angebracht ist, leicht verfügbar ist, sind außerdem keine Analogspannungsquellen mit hoher Genauigkeit notwendig, um die Versatz- und Vollbereichsverstärkungsfehlermessungen durchzuführen. Dies vereinfacht den Testaufbau und Anforderungen und verringert auch die Kosten für das Testen. Die Fähigkeit, den Versatz und den Vollbereichsverstärkungsfehler des ADC schnell unter Verwendung von On-Board-Spannungen (z. B. auf der Leiterplatte, ohne eine zusätzliche Analogquelle mit hoher Genauigkeit für das Testen zu benötigen) zu messen, stellt einen Weg zum schnelle Identifizieren nicht funktionierender (z. B. beschädigter) ADC-Vorrichtungen im Feld bereit, wodurch eine schnelle Reparatur oder ein schneller Ersatz ermöglicht wird. Ferner könnten die offenbarte Struktur und die offenbarten Verfahren mit einer einfachen ATE verwendet werden, um die Integrale Nichtlinearität (INL) und Differentielle Nichtlinearität (DNL) eines ADC mit hoher Genauigkeit zu messen, wobei Entladungsverfahren befolgt wird, das in dem US-Patent Nr. 9,787,291B1 offenbart ist.
Ausführungsbeispiele der vorliegenden Erfindung sind hier zusammengefasst. Andere Ausführungsformen können auch aus der Gesamtheit der Beschreibung und den hier eingereichten Ansprüchen verstanden werden.
Beispiel 1. Bei einer Ausführungsform beinhaltet ein Analog-Digital-Wandler (ADC) mit geschaltetem Kondensator Folgendes: einen Haupt-Digital-Analog-Wandler(DAC)-Schaltkreis mit einem Ausgang; einen Komparator mit einem Eingang, der mit dem Ausgang des Haupt-DAC-Schaltkreises gekoppelt ist, wobei der Komparator zum Bestimmen konfiguriert ist, ob die Eingabe in den Komparator eine vorbestimmte Schwelle überschreitet; und einen Ergänzungs-DAC-Schaltkreis, der mit dem Haupt-DAC-Schaltkreis gekoppelt ist, wobei der ADC mit geschaltetem Kondensator zum Arbeiten in einem ersten Modus und/oder einem zweiten Modus konfiguriert ist, wobei der Ergänzungs-DAC-Schaltkreis in dem ersten Modus zum Messen eines Versatzes des ADC mit geschaltetem Kondensator mit einer Nullspannungseingabe zum Verschieben einer Spannung an dem Ausgang des Haupt-DAC-Schaltkreises um einen ersten Wert mit einer ersten Polarität konfiguriert ist, und wobei der Ergänzungs-DAC-Schaltkreis in dem zweiten Modus zum Messen eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator mit einer Vollbereichseingangsspannung zum Verschieben der Spannung an dem Ausgang des Haupt-DAC-Schaltkreises um einen zweiten Wert mit einer zweiten Polarität, die entgegengesetzt zu der ersten Polarität ist, konfiguriert ist.
Beispiel 2. Der ADC mit geschaltetem Kondensator aus Beispiel 1, wobei der Ergänzungs-DAC-Schaltkreis dazu konfiguriert ist, in einem Normalbetriebsmodus zum Messen einer Eingangsspannung des ADC mit geschaltetem Kondensator deaktiviert zu werden.
Beispiel 3. Der ADC mit geschaltetem Kondensator aus Beispiel 1, wobei eine Amplitude des ersten Wertes eine gleiche wie eine Amplitude des zweiten Wertes ist.
Beispiel 4. Der ADC mit geschaltetem Kondensator aus Beispiel 1, wobei der Ergänzungs-DAC-Schaltkreis wenigstens einen Ergänzungskondensator umfasst.
Beispiel 5. Der ADC mit geschaltetem Kondensator aus Beispiel 4, wobei der Haupt-DAC wenigstens einen Kondensator umfasst und wobei eine Kapazität des wenigstens einen Ergänzungskondensators gleich einer Kapazität des wenigstens einen Kondensators des Haupt-DAC ist.
Beispiel 6. Der ADC mit geschaltetem Kondensator aus Beispiel 4, wobei eine Kapazität des wenigstens einen Ergänzungskondensators rekonfigurierbar ist.
Beispiel 7. Der ADC mit geschaltetem Kondensator aus Beispiel 4, wobei ein erster Anschluss des wenigstens einen Ergänzungskondensators mit dem Ausgang des Haupt-DAC-Schaltkreises gekoppelt ist und ein zweiter Anschluss des wenigstens einen Ergänzungskondensators mit einem ersten Knoten gekoppelt ist, wobei der ADC mit geschaltetem Kondensator ferner Folgendes umfasst: einen ersten Schalter zwischen dem ersten Knoten und einem ersten Referenzspannungseingangsanschluss des ADC mit geschaltetem Kondensator; und einen zweiten Schalter zwischen dem ersten Knoten und einem zweiten Referenzspannungseingangsanschluss des ADC mit geschaltetem Kondensator.
Beispiel 8. Der ADC mit geschaltetem Kondensator aus Beispiel 7, wobei der erste Referenzspannungseingangsanschluss dazu konfiguriert ist, mit einer positiven Referenzspannung des ADC mit geschaltetem Kondensator gekoppelt zu werden, und der zweite Referenzspannungseingangsanschluss dazu konfiguriert ist, mit einer elektrischen Massespannung oder mit einer negativen Referenzspannung des ADC mit geschaltetem Kondensator gekoppelt zu werden.
Beispiel 9. Der ADC mit geschaltetem Kondensator aus Beispiel 7, wobei während eines Normalbetriebsmodus zum Umsetzen einer Eingangsspannung des ADC mit geschaltetem Kondensator in einen Ausgabecode der erste Schalter dazu konfiguriert ist, geöffnet zu bleiben, und der zweite Schalter dazu konfiguriert ist, geschlossen zu bleiben.
Beispiel 10. Der ADC mit geschaltetem Kondensator aus Beispiel 1, wobei der ADC mit geschaltetem Kondensator ein Sukzessive-Approximation-ADC ist, wobei der Haupt-DAC-Schaltkreis ein Array von Kondensatoren umfasst, wobei jeder Kondensator einem jeweiligen Bit in einem Ausgabecode des Sukzessive-Approximation-ADC entspricht, wobei eine Kapazität C_n eines n-ten Kondensators in dem Array von Kondensatoren ₂ ^(n-1) × C ist, wobei n=1, 2, ..., N gilt, wobei N eine Gesamtanzahl an Bits in dem Ausgabecode des Sukzessive-Approximation-ADC ist und C ein vorbestimmter Kapazitätswert ist.
Beispiel 11. Der ADC mit geschaltetem Kondensator aus Beispiel 1, wobei der ADC mit geschaltetem Kondensator zum Bestimmen des Versatzes und/oder des Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator basierend auf einer ersten Referenzspannung, die an einem ersten Referenzspannungseingangsanschluss empfangen wird, und basierend auf einer zweiten Referenzspannung, die an einem zweiten Referenzspannungseingangsanschluss empfangen wird, konfiguriert ist.
Beispiel 12. Der ADC mit geschaltetem Kondensator aus Beispiel 1, wobei der ADC mit geschaltetem Kondensator zum Bestimmen des Versatzes und/oder des Vollbereichsverstärkungsfehlers während eines Testmodus und/oder Normalbetriebsmodus konfiguriert ist.
Beispiel 13. Ein Analog-Digital-Wandler (ADC) mit geschaltetem Kondensator beinhaltet Folgendes: einen Haupt-Digital-Analog-Wandler(DAC)-Schaltkreis mit einem Ausgang; einen Komparator, der mit dem Ausgang des Haupt-DAC-Schaltkreises gekoppelt ist; und einen Ergänzungs-DAC-Schaltkreis. Der Ergänzungs-DAC-Schaltkreis beinhaltet Folgendes: wenigstens einen Ergänzungskondensator, wobei ein erster Anschluss des wenigstens einen Ergänzungskondensators mit dem Ausgang des Haupt-DAC-Schaltkreis gekoppelt ist; einen ersten Schalter, der zwischen einem zweiten Anschluss des wenigstens einen Ergänzungskondensators und einem ersten Referenzspannungsanschluss des ADC mit geschaltetem Kondensator gekoppelt ist; und einen zweiten Schalter, der zwischen dem zweiten Anschluss des wenigstens einen Ergänzungskondensators und einem zweiten Referenzspannungsanschluss des ADC mit geschaltetem Kondensator gekoppelt ist.
Beispiel 14. Der ADC mit geschaltetem Kondensator aus Beispiel 13, wobei der erste Referenzspannungsanschluss dazu konfiguriert ist, mit einer positiven Referenzspannung des ADC mit geschaltetem Kondensator gekoppelt zu werden, und der zweite Referenzspannungsanschluss dazu konfiguriert ist, mit einer elektrischen Massespannung oder mit einer negativen Referenzspannung des ADC mit geschaltetem Kondensator gekoppelt zu werden.
Beispiel 15. Der ADC mit geschaltetem Kondensator aus Beispiel 13, wobei der ADC mit geschaltetem Kondensator ein Sukzessive-Approximation-ADC ist, wobei der Haupt-DAC-Schaltkreis Folgendes umfasst: ein Array von Kondensatoren, wobei ein erster Anschluss jedes Kondensators des Arrays von Kondensatoren mit dem Ausgang des Haupt-DAC-Schaltkreises gekoppelt ist, wobei ein zweiter Anschluss jedes Kondensators des Arrays von Kondensatoren dazu konfiguriert ist, in unterschiedlichen Betriebsphasen des Sukzessive-Approximation-ADC mit einem Eingangsspannungsanschluss des ADC, dem ersten Referenzspannungsanschluss des Sukzessive-Approximation-ADC oder dem zweiten Referenzspannungsanschluss des Sukzessive-Approximation-ADC gekoppelt zu werden; und ein Array gepaarter Schalter, wobei jeder gepaarte Schalter des Arrays gepaarter Schalter einen ersten Schalter und einen zweiten Schalter umfasst, wobei ein erster Anschluss des ersten Schalters des gepaarten Schalters und ein erster Anschluss des zweiten Schalters des gepaarten Schalters mit dem zweiten Anschluss eines jeweiligen Kondensators des Arrays von Kondensatoren gekoppelt sind, wobei ein zweiter Anschluss des ersten Schalters des gepaarten Schalters mit einem ersten Knoten gekoppelt ist und ein zweiter Anschluss des zweiten Schalters des gepaarten Schalters mit einem zweiten Knoten gekoppelt ist.
Beispiel 16. Der ADC mit geschaltetem Kondensator aus Beispiel 15, wobei der Haupt-DAC-Schaltkreis ferner Folgendes umfasst: einen dritten Schalter, der zwischen dem ersten Knoten und dem Eingangsspannungsanschluss gekoppelt ist; einen vierten Schalter, der zwischen dem zweiten Knoten und dem Eingangsspannungsanschluss gekoppelt ist; einen fünften Schalter, der zwischen dem ersten Knoten und dem ersten Referenzspannungsanschluss gekoppelt ist; und einen sechsten Schalter, der zwischen dem zweiten Knoten und dem Referenzspannungsanschluss gekoppelt ist.
Beispiel 17. Der ADC mit geschaltetem Kondensator aus Beispiel 16, wobei der Haupt-DAC-Schaltkreis ferner einen siebten Schalter umfasst, der zwischen dem Ausgang des Haupt-DAC-Schaltkreises und einem Nieder-Bias-Spannung-Anschluss des ADC mit geschaltetem Kondensator gekoppelt ist.
Beispiel 18. Ein Verfahren zum Betreiben eines Analog-Digital-Wandlers (ADC) mit geschaltetem Kondensator beinhaltet wenigstens eines von Folgendem: Verschieben einer DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine erste Richtung um einen vorbestimmten Wert während einer Messung eines Versatzes des ADC mit geschaltetem Kondensator mit einer Nullspannungseingabe; und Verschieben der DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine zu der ersten Richtung entgegengesetzten, zweiten Richtung um den vorbestimmten Wert während einer Messung eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator mit einer Vollbereichsspannungseingabe.
Beispiel 19. Verfahren aus Beispiel 18, wobei das Verschieben der DC-Übertragungskurve in der ersten Richtung Folgendes umfasst: während einer Abtastungsphase des ADC mit geschaltetem Kondensator: Verbinden erster Enden eines Arrays von Kondensatoren eines Haupt-Digital-Analog-Wandler(DAC)-Schaltkreises des ADC mit geschaltetem Kondensator mit einem Eingangsanschluss und Verbinden zweiter Enden des Arrays von Kondensatoren mit einem Nieder-Bias-Spannung-Anschluss; und Verbinden eines ersten Endes eines Ergänzungskondensators eines Ergänzungs-DAC-Schaltkreises des ADC mit geschaltetem Kondensator mit einem ersten Referenzspannungsanschluss und Verbinden eines zweiten Endes des Ergänzungskondensators mit dem Nieder-Bias-Spannung-Anschluss; und während einer Umsetzungsphase des ADC mit geschaltetem Kondensator: Verbinden der ersten Enden des Arrays von Kondensatoren mit dem ersten Referenzspannungsanschluss oder mit einem Elektrische-Masse-Anschluss basierend auf einem entsprechenden Bit in einem ADC-Ausgabecode, der durch einen Geschalteter-Kondensator-Register(SAR)-Schaltkreis des ADC mit geschaltetem Kondensator erzeugt wird, und Verbinden der zweiten Enden des Arrays von Kondensatoren mit einem Eingang eines Komparators des ADC mit geschaltetem Kondensator, wobei der Komparator zwischen dem Array von Kondensatoren und dem SAR-Schaltkreis gekoppelt ist; und Verbinden des ersten Endes des Ergänzungskondensators mit dem elektrischen Masseanschluss und Verbinden des zweiten Endes des Ergänzungskondensators mit dem Eingang des Komparators.
Beispiel 20. Verfahren aus Beispiel 19, wobei das Verschieben der DC-Übertragungskurve in der zweiten Richtung Folgendes umfasst: während der Abtastungsphase des ADC mit geschaltetem Kondensator: Verbinden der ersten Enden des Arrays von Kondensatoren mit dem Eingangsspannungsanschluss und Verbinden der zweiten Enden des Arrays von Kondensatoren mit dem Nieder-Bias-Spannung-Anschluss; und Verbinden des ersten Endes des Ergänzungskondensators mit dem elektrischen Masseanschluss und Verbinden des zweiten Endes des Ergänzungskondensators mit dem Nieder-Bias-Spannung-Anschluss; und während der Umsetzungsphase des ADC mit geschaltetem Kondensator: Verbinden der ersten Enden des Arrays von Kondensatoren mit dem ersten Referenzspannungsanschluss oder mit dem Elektrische-Masse-Anschluss basierend auf dem entsprechenden Bit in dem ADC-Ausgabecode, der durch den SAR-Schaltkreis erzeugt wird, und Verbinden der zweiten Enden des Arrays von Kondensatoren mit dem Eingang des Komparators; und Verbinden des ersten Endes des Ergänzungskondensators mit ersten Referenzspannungsanschluss und Verbinden des zweiten Endes des Ergänzungskondensators mit dem Eingang des Komparators.
Obwohl diese Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht in einem beschränkenden Sinn ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung sind für einen Fachmann unter Bezugnahme auf die Beschreibung ersichtlich. Es ist daher beabsichtigt, dass die angehängten Ansprüche jegliche derartigen Modifikationen oder Ausführungsformen einschließen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 9787291 B1 [0049]

Claims

Analog-Digital-Wandler, ADC, mit geschaltetem Kondensator, der Folgendes umfasst: einen Haupt-Digital-Analog-Wandler-, DAC-,Schaltkreis mit einem Ausgang; und einen Ergänzungs-DAC-Schaltkreis, der mit dem Haupt-DAC-Schaltkreis gekoppelt ist, wobei der ADC mit geschaltetem Kondensator zum Arbeiten in einem ersten Modus und/oder einem zweiten Modus konfiguriert ist, wobei der Ergänzungs-DAC-Schaltkreis in dem ersten Modus zum Messen eines Versatzes des ADC mit geschaltetem Kondensator mit einer Nullspannungseingabe zum Verschieben einer Spannung an dem Ausgang des Haupt-DAC-Schaltkreises um einen ersten Wert mit einer ersten Polarität konfiguriert ist, und wobei der Ergänzungs-DAC-Schaltkreis in dem zweiten Modus zum Messen eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator mit einer Vollbereichseingangsspannung zum Verschieben der Spannung an dem Ausgang des Haupt-DAC-Schaltkreises um einen zweiten Wert mit einer zweiten Polarität, die entgegengesetzt zu der ersten Polarität ist, konfiguriert ist.
ADC mit geschaltetem Kondensator nach Anspruch 1, wobei der Ergänzungs-DAC-Schaltkreis dazu konfiguriert ist, in einem Normalbetriebsmodus zum Messen einer Eingangsspannung des ADC mit geschaltetem Kondensator deaktiviert zu werden.
ADC mit geschaltetem Kondensator nach Anspruch 1 oder 2, wobei eine Amplitude des ersten Wertes eine gleiche wie eine Amplitude des zweiten Wertes ist.
ADC mit geschaltetem Kondensator nach einem der Ansprüche 1 bis 3, wobei der Ergänzungs-DAC-Schaltkreis wenigstens einen Ergänzungskondensator umfasst.
ADC mit geschaltetem Kondensator nach Anspruch 4, wobei der Haupt-DAC wenigstens einen Kondensator umfasst und wobei eine Kapazität des wenigstens einen Ergänzungskondensators gleich einer Kapazität des wenigstens einen Kondensators des Haupt-DAC ist.
ADC mit geschaltetem Kondensator nach Anspruch 4 oder 5, wobei eine Kapazität des wenigstens einen Ergänzungskondensators rekonfigurierbar ist.
ADC mit geschaltetem Kondensator nach einem der Ansprüche 4 bis 6, wobei ein erster Anschluss des wenigstens einen Ergänzungskondensators mit dem Ausgang des Haupt-DAC-Schaltkreises gekoppelt ist und ein zweiter Anschluss des wenigstens einen Ergänzungskondensators mit einem ersten Knoten gekoppelt ist, wobei der ADC mit geschaltetem Kondensator ferner Folgendes umfasst: einen ersten Schalter zwischen dem ersten Knoten und einem ersten Referenzspannungseingangsanschluss des ADC mit geschaltetem Kondensator; und einen zweiten Schalter zwischen dem ersten Knoten und einem zweiten Referenzspannungseingangsanschluss des ADC mit geschaltetem Kondensator.
ADC mit geschaltetem Kondensator nach Anspruch 7, wobei der erste Referenzspannungseingangsanschluss dazu konfiguriert ist, mit einer positiven Referenzspannung des ADC mit geschaltetem Kondensator gekoppelt zu werden, und der zweite Referenzspannungseingangsanschluss dazu konfiguriert ist, mit einer elektrischen Massespannung oder mit einer negativen Referenzspannung des ADC mit geschaltetem Kondensator gekoppelt zu werden.
ADC mit geschaltetem Kondensator nach einem der Ansprüche 1 bis 8, wobei der ADC mit geschaltetem Kondensator ein Sukzessive-Approximation-ADC ist, wobei der Haupt-DAC-Schaltkreis ein Array von Kondensatoren umfasst, wobei jeder Kondensator einem jeweiligen Bit in einem Ausgabecode des Sukzessive-Approximation-ADC entspricht, wobei eine Kapazität C_n eines n-ten Kondensators in dem Array von Kondensatoren 2 ^(n-1)× C ist, wobei n=1, 2, ..., N gilt, wobei N eine Gesamtanzahl an Bits in dem Ausgabecode des Sukzessive-Approximation-ADC ist und C ein vorbestimmter Kapazitätswert ist.
ADC mit geschaltetem Kondensator nach einem der Ansprüche 1 bis 9, wobei der ADC mit geschaltetem Kondensator zum Bestimmen des Versatzes und/oder des Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator basierend auf einer ersten Referenzspannung, die an einem ersten Referenzspannungseingangsanschluss empfangen wird, und basierend auf einer zweiten Referenzspannung, die an einem zweiten Referenzspannungseingangsanschluss empfangen wird, konfiguriert ist.
ADC mit geschaltetem Kondensator nach einem der Ansprüche 1 bis 10, wobei der ADC mit geschaltetem Kondensator zum Bestimmen des Versatzes und/oder des Vollbereichsverstärkungsfehlers während eines Testmodus und/oder Normalbetriebsmodus konfiguriert ist.
Analog-Digital-Wandler, ADC, mit geschaltetem Kondensator, der Folgendes umfasst: einen Haupt-Digital-Analog-Wandler-, DAC-, Schaltkreis mit einem Ausgang; und einen Ergänzungs-DAC-Schaltkreis, der mit dem Haupt-DAC-Schaltkreis gekoppelt ist, wobei der Ergänzungs-DAC-Schaltkreis zu Folgendem konfiguriert ist: Verschieben einer DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine erste Richtung um einen vorbestimmten Wert während einer Messung eines Versatzes des ADC mit geschaltetem Kondensator mit einer Nullspannungseingabe; und Verschieben der DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine zu der ersten Richtung entgegengesetzten, zweiten Richtung um den vorbestimmten Wert während einer Messung eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator mit einer Vollbereichsspannungseingabe.
Analog-Digital-Wandler, ADC, mit geschaltetem Kondensator, der Folgendes umfasst: einen Haupt-Digital-Analog-Wandler-, DAC-,Schaltkreis mit einem Ausgang; und einen Ergänzungs-DAC-Schaltkreis, der Folgendes umfasst: wenigstens einen Ergänzungskondensator, wobei ein erster Anschluss des wenigstens einen Ergänzungskondensators mit dem Ausgang des Haupt-DAC-Schaltkreis gekoppelt ist; einen ersten Schalter, der zwischen einem zweiten Anschluss des wenigstens einen Ergänzungskondensators und einem ersten Referenzspannungsanschluss des ADC mit geschaltetem Kondensator gekoppelt ist; und einen zweiten Schalter, der zwischen dem zweiten Anschluss des wenigstens einen Ergänzungskondensators und einem zweiten Referenzspannungsanschluss des ADC mit geschaltetem Kondensator gekoppelt ist.
ADC mit geschaltetem Kondensator nach Anspruch 13, wobei der erste Referenzspannungsanschluss dazu konfiguriert ist, mit einer positiven Referenzspannung des ADC mit geschaltetem Kondensator gekoppelt zu werden, und der zweite Referenzspannungsanschluss dazu konfiguriert ist, mit einer elektrischen Massespannung oder mit einer negativen Referenzspannung des ADC mit geschaltetem Kondensator gekoppelt zu werden.
ADC mit geschaltetem Kondensator nach Anspruch 13 oder 14, wobei der ADC mit geschaltetem Kondensator ein Sukzessive-Approximation-ADC ist, wobei der Haupt-DAC-Schaltkreis Folgendes umfasst: ein Array von Kondensatoren, wobei ein erster Anschluss jedes Kondensators des Arrays von Kondensatoren mit dem Ausgang des Haupt-DAC-Schaltkreises gekoppelt ist, wobei ein zweiter Anschluss jedes Kondensators des Arrays von Kondensatoren dazu konfiguriert ist, in unterschiedlichen Betriebsphasen des Sukzessive-Approximation-ADC mit einem Eingangsspannungsanschluss des ADC, dem ersten Referenzspannungsanschluss des Sukzessive-Approximation-ADC oder dem zweiten Referenzspannungsanschluss des Sukzessive-Approximation-ADC gekoppelt zu werden; und ein Array gepaarter Schalter, wobei jeder gepaarte Schalter des Arrays gepaarter Schalter einen ersten Schalter und einen zweiten Schalter umfasst, wobei ein erster Anschluss des ersten Schalters des gepaarten Schalters und ein erster Anschluss des zweiten Schalters des gepaarten Schalters mit dem zweiten Anschluss eines jeweiligen Kondensators des Arrays von Kondensatoren gekoppelt sind, wobei ein zweiter Anschluss des ersten Schalters des gepaarten Schalters mit einem ersten Knoten gekoppelt ist und ein zweiter Anschluss des zweiten Schalters des gepaarten Schalters mit einem zweiten Knoten gekoppelt ist.
ADC mit geschaltetem Kondensator nach Anspruch 15, wobei der Haupt-DAC-Schaltkreis ferner Folgendes umfasst: einen dritten Schalter, der zwischen dem ersten Knoten und dem Eingangsspannungsanschluss gekoppelt ist; einen vierten Schalter, der zwischen dem zweiten Knoten und dem Eingangsspannungsanschluss gekoppelt ist; einen fünften Schalter, der zwischen dem ersten Knoten und dem ersten Referenzspannungsanschluss gekoppelt ist; und einen sechsten Schalter, der zwischen dem zweiten Knoten und dem Referenzspannungsanschluss gekoppelt ist.
ADC mit geschaltetem Kondensator nach Anspruch 16, wobei der Haupt-DAC-Schaltkreis ferner einen siebten Schalter umfasst, der zwischen dem Ausgang des Haupt-DAC-Schaltkreises und einem Nieder-Bias-Spannung-Anschluss des ADC mit geschaltetem Kondensator gekoppelt ist.
Verfahren zum Betreiben eines Analog-Digital-Wandlers, ADC, mit geschaltetem Kondensator, wobei das Verfahren wenigstens eines von Folgendem umfasst: Verschieben einer DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine erste Richtung um einen vorbestimmten Wert während einer Messung eines Versatzes des ADC mit geschaltetem Kondensator mit einer Nullspannungseingabe; und Verschieben der DC-Übertragungskurve des ADC mit geschaltetem Kondensator in eine zu der ersten Richtung entgegengesetzten, zweiten Richtung um den vorbestimmten Wert während einer Messung eines Vollbereichsverstärkungsfehlers des ADC mit geschaltetem Kondensator mit einer Vollbereichsspannungseingabe.
Verfahren nach Anspruch 18, wobei das Verschieben der DC-Übertragungskurve in der ersten Richtung Folgendes umfasst: während einer Abtastungsphase des ADC mit geschaltetem Kondensator: Verbinden erster Enden eines Arrays von Kondensatoren eines Haupt-Digital-Analog-Wandler(DAC)-Schaltkreises des ADC mit geschaltetem Kondensator mit einem Eingangsanschluss und Verbinden zweiter Enden des Arrays von Kondensatoren mit einem Nieder-Bias-Spannung-Anschluss; und Verbinden eines ersten Endes eines Ergänzungskondensators eines Ergänzungs-DAC-Schaltkreises des ADC mit geschaltetem Kondensator mit einem ersten Referenzspannungsanschluss und Verbinden eines zweiten Endes des Ergänzungskondensators mit dem Nieder-Bias-Spannung-Anschluss; und während einer Umsetzungsphase des ADC mit geschaltetem Kondensator: Verbinden der ersten Enden des Arrays von Kondensatoren mit dem ersten Referenzspannungsanschluss oder mit einem Elektrische-Masse-Anschluss basierend auf einem entsprechenden Bit in einem ADC-Ausgabecode, der durch einen Geschalteter-Kondensator-Register(SAR)-Schaltkreis des ADC mit geschaltetem Kondensator erzeugt wird, und Verbinden der zweiten Enden des Arrays von Kondensatoren mit einem Eingang eines Komparators des ADC mit geschaltetem Kondensator, wobei der Komparator zwischen dem Array von Kondensatoren und dem SAR-Schaltkreis gekoppelt ist; und Verbinden des ersten Endes des Ergänzungskondensators mit dem elektrischen Masseanschluss und Verbinden des zweiten Endes des Ergänzungskondensators mit dem Eingang des Komparators.
Verfahren nach Anspruch 19, wobei das Verschieben der DC-Übertragungskurve in der zweiten Richtung Folgendes umfasst: während der Abtastungsphase des ADC mit geschaltetem Kondensator: Verbinden der ersten Enden des Arrays von Kondensatoren mit dem Eingangsspannungsanschluss und Verbinden der zweiten Enden des Arrays von Kondensatoren mit dem Nieder-Bias-Spannung-Anschluss; und Verbinden des ersten Endes des Ergänzungskondensators mit dem elektrischen Masseanschluss und Verbinden des zweiten Endes des Ergänzungskondensators mit dem Nieder-Bias-Spannung-Anschluss; und während der Umsetzungsphase des ADC mit geschaltetem Kondensator: Verbinden der ersten Enden des Arrays von Kondensatoren mit dem ersten Referenzspannungsanschluss oder mit dem Elektrische-Masse-Anschluss basierend auf dem entsprechenden Bit in dem ADC-Ausgabecode, der durch den SAR-Schaltkreis erzeugt wird, und Verbinden der zweiten Enden des Arrays von Kondensatoren mit dem Eingang des Komparators; und Verbinden des ersten Endes des Ergänzungskondensators mit ersten Referenzspannungsanschluss und Verbinden des zweiten Endes des Ergänzungskondensators mit dem Eingang des Komparators.