CN113364463A - 开关电容器模数转换器及其操作方法 - Google Patents

开关电容器模数转换器及其操作方法 Download PDF

Info

Publication number
CN113364463A
CN113364463A CN202110210997.3A CN202110210997A CN113364463A CN 113364463 A CN113364463 A CN 113364463A CN 202110210997 A CN202110210997 A CN 202110210997A CN 113364463 A CN113364463 A CN 113364463A
Authority
CN
China
Prior art keywords
adc
switched capacitor
capacitor
terminal
supplemental
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110210997.3A
Other languages
English (en)
Inventor
约瑟夫·尼德尔
彼得·博格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN113364463A publication Critical patent/CN113364463A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0609—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

公开了一种开关电容器模数转换器(ADC)和操作开关电容器ADC的方法。该开关电容器ADC包括：主数模转换器(DAC)电路；比较器，其耦接至主DAC电路，并且被配置成确定到比较器的输入是否超过预定阈值；以及耦接至主DAC电路的补充DAC电路，其中，开关电容器ADC被配置成以第一模式或第二模式中至少之一工作，其中，在用于测量开关电容器ADC的偏移的第一模式下，补充DAC电路被配置成将主DAC电路的输出端处的电压移位具有第一极性的第一值，并且其中，在用于测量开关电容器ADC的满量程增益误差的第二模式下，补充DAC电路被配置成将主DAC电路的输出端处的电压移位具有与第一极性相反的第二极性的第二值。

Description

开关电容器模数转换器及其操作方法
技术领域
本发明总体上涉及模数转换器(ADC)，并且在特定的实施方式中，涉及具有内置的补充数模转换器(DAC)的ADC，该补充模数转换器将直流(DC)转换曲线进行移位以促进对ADC的偏移(offset)和增益误差(例如，满量程增益误差)的测量。
背景技术
模数转换器(ADC)广泛用于电子系统中，以将诸如电压或电流之类的模拟信号转换成数字信号，以在数字系统中进行处理。可以使用各种类型的ADC，例如直接转换ADC、逐次逼近型ADC(SARADC)、sigma-delta ADC等。
在制造之后，对ADC进行测试以验证其功能并验证ADC参数是否在目标规格之内。通常使用自动测试设备(ATE)对ADC器件进行测试，以减少测试时间。对于低成本ADC器件，测试时间是确定器件制造成本的主要因素。为了测试高精度ADC，当前的ADC测试过程通常需要高精度测试设备和较长的测试/计算时间。
发明内容
根据本发明的实施方式，一种开关电容器模数转换器(ADC)包括：主数模转换器(DAC)电路，其具有输出；比较器，其具有耦接至主DAC电路的输出的输入，该比较器被配置为确定到比较器的输入是否超过预定阈值；以及耦接至主DAC电路的补充DAC电路，其中，开关电容器ADC被配置为以第一模式或第二模式中的至少之一工作，其中，在用于以零电压输入来测量开关电容器ADC的偏移的第一模式下，补充DAC电路被配置为将主DAC电路的输出处的电压移位具有第一极性的第一值，并且其中，在用于以满量程输入电压来测量开关电容器ADC的满量程增益误差的第二模式下，补充DAC电路被配置为将主DAC电路的输出处的电压移位具有与第一极性相反的第二极性的第二值。
根据本发明的实施方式，一种开关电容器模数转换器(ADC)包括：主数模转换器(DAC)电路，其具有输出；比较器，其耦接至主DAC电路的输出；以及补充DAC电路。所述补充DAC电路包括：至少一个补充电容器，其中，所述至少一个补充电容器的第一端子耦接至所述主DAC电路的输出；第一开关，其耦接在所述至少一个补充电容器的第二端子与开关电容器ADC的第一参考电压端子之间；以及第二开关，其耦接在所述至少一个补充电容器的第二端子与开关电容器ADC的第二参考电压端子之间。
根据本发明的实施方式，一种操作开关电容器模数转换器(ADC)的方法包括以下中至少之一：在以零输入电压来测量开关电容器ADC的偏移期间，将开关电容器ADC的DC转换曲线沿第一方向移位预定值；以及在以满量程电压输入来测量开关电容器ADC的满量程增益误差期间，将开关电容器ADC的DC转换曲线沿与第一方向相反的第二方向移位预定值。
附图说明
为了更全面地理解本发明及其优点，现在参考以下结合附图进行的描述，其中：
图1示出了实施方式中的三个DC转换曲线；
图2A是实施方式中的ADC的框图；
图2B是实施方式中的图2A中的ADC的详细框图；
图3A和图3B分别示出了实施方式中的图2B的ADC的正常工作模式的采样阶段和转换阶段；
图4A和图4B分别示出了实施方式中的图2B的ADC的修改的过零模式的采样阶段和转换阶段；
图5A和图5B分别示出了实施方式中的图2B的ADC的修改的过(crossing)满量程模式的采样阶段和转换阶段；
图6示出了实施方式中的可重新配置电容器；以及
图7示出了实施方式中的操作ADC器件的方法的流程图。
具体实施方式
下面详细讨论当前公开的实施方式的实施和使用。然而，应当理解，本发明提供了许多可应用的发明构思，其可以在各种各样的特定环境中体现。所讨论的特定实施方式仅说明实施和使用本发明的特定方式，并且不限制本发明的范围。
将在特定上下文中相对于示例实施方式来描述本发明，即具有内置的补充DAC电路的ADC，该内置的补充DAC电路分别向上和向下移位DC转换曲线，以有助于简单并快速地测量ADC的偏移和满量程增益误差。
在本发明的实施方式中，ADC包括：主DAC电路、耦接至主DAC电路的输出的比较器、以及耦接至主DAC电路的补充DAC电路。在正常工作模式下，补充DAC电路被停用。在以零电压输入来测量ADC的偏移期间，补充DAC电路被激活，以将ADC的DC转换曲线向上移位预定值，从而为负偏移和正偏移留有余地以用零电压输入进行测量。在以满量程输入来测量ADC的满量程增益误差期间，补充DAC电路被激活，以将ADC的DC转换曲线向下移位预定值，从而为负偏移和正偏移留有余地以用满量程输入电压进行测量。
线性斜坡测试通常用于测量ADC(也称为ADC器件)的满量程增益误差和偏移。在线性斜坡测试中，使用自动测试设备(ATE)来生成高精度斜坡信号。通常，在ATE上安装附加硬件，以提供精确的模拟源来生成高精度斜坡信号。斜坡信号被施加至ADC的输入，并且来自ADC的数字结果被存储在直方图中。直方图的数学后处理可以提供各种ADC参数，例如积分非线性(INL)、差分非线性(DNL)、满量程增益误差和偏移。
虽然理想的斜坡信号是线性信号(例如，倾斜线)，但实际上，由测试设备生成的斜坡信号可以是阶梯函数(例如，沿着倾斜线的阶梯)，其中每个阶梯具有低于LSB的高度(例如，电压电平)。在本文的整个讨论中，当用于表示电压电平时，LSB表示与ADC输出的LSB对应的模拟电压电平。例如，对于12位ADC和满量程输入电压VAREF(例如，产生4095的满量程ADC输出的电压)，LSB电压可以被计算为Varef/4096。
由于非理想的斜坡信号(例如，阶梯函数)，线性斜坡测试需要针对每个斜坡步骤进行若干次转换以实现噪声抑制，这导致更长的测试时间。例如，对于步长为1/4LSB的10位ADC，如果每一步转换30次，则将需要1024 x 4 x 30次转换，这不仅需要较长的测量时间，而且需要ATE上的高精度模拟源仪器。本公开内容公开了一种ADC，其允许简单且快速地测量ADC的满量程增益误差和偏移，而无需高精度测试设备。下文讨论细节。
图1示出了实施方式中的三个DC转换曲线。图1中的曲线20示出了理想的DC转换曲线，其示出了ADC的输入模拟电压(以LSB伏为单位)与输出之间的理想关系。ADC的输出是多位数字输出(例如，用于12位ADC的12位输出)，也被称为ADC的输出码或ADC输出码。如图1所示，曲线20是线性线使得输入电压为零将导致ADC输出码为零，输入电压为1LSB伏将导致ADC输出码为1，依此类推。
ADC的偏移(也可以称为偏移误差)和满量程增益误差可以分别测量为过零点和过满量程(FS)点。为了测量ADC的偏移，将零伏的输入电压(例如，电气地)施加到ADC的输入，ADC的输出(例如，非零值)是ADC的偏移。为了测量ADC的满量程增益误差，将正参考电压(例如，诸如正电源电压之类的满量程输入电压)施加到ADC的输入，ADC的输出与满量程ADC输出码(例如，最大ADC输出)之间的差是ADC的满量程增益误差。但是，对于零伏输入，如果偏移为负，则会发生ADC下溢。同样，在满量程输入电压的情况下，如果偏移为正，则ADC会发生溢出。基于导致ADC下溢或上溢的测量值的满量程增益误差和偏移计算可能不准确。
由于以上原因，在没有本公开内容的情况下，ADC测试过程可能必须通过外推来获得ADC的偏移和满量程增益误差。例如，ADC测试过程可能会在零伏输入和满量程输入之间的许多不同输入电压电平处测量ADC的输出，并使用这些测量结果来绘制局部DC转换曲线(例如，不具有零伏输入和满量程输入处的数据点的曲线)。然后，对局部DC转换曲线进行外推(例如，通过线性外推)，以获得ADC的偏移和满量程增益误差的估计值。
本公开内容使得能够通过在零伏输入(或在满量程输入电压)处的单个测量来直接测量ADC的偏移(或满量程增益误差)。特别是，在测量ADC的偏移时，引入ADC的DC转换曲线的上移，以将过零点沿y轴移位(请参见图1中的曲线10)至可以为正偏移和负偏移的点。换句话说，引入了人为偏移以允许在零输入电压附近的窗口中进行测量。图1中的曲线10示出了ADC的修改的DC转换曲线的示例。对于偏移测量，DC转换曲线向上移位例如+16。换句话说，对零伏输入电压(例如，电气地)进行采样将导致理想的+16的ADC输出码。ADC输出相对于码的偏差(例如+16)直接给出了ADC的偏移。在本文的讨论中，上述偏移测量模式(例如，具有移位的DC转换曲线)也可以被称为修改的过零模式或修改的过零工作模式。
类似地，为了测量ADC的满量程增益误差，DC转换曲线向下移位以沿y轴具有负过零点(请参见图1中的曲线30)。图1中的曲线30示出了向下移位的DC转换曲线的示例，其中DC转换曲线向下移位例如+16。例如，使用下移的DC转换曲线，理想的12位ADC会将参考电压(例如，满量程输入电压)转换为4079的ADC输出码。ADC输出与该码的偏差(例如4079)直接给出满量程增益误差。本领域技术人员将容易理解，在以上讨论中将移位值16用作DC转换曲线中的移位量的非限制性示例。其他合适的值也是可能的，并且完全旨在包括在本公开内容的范围内。在本文的讨论中，上述满量程增益误差测量模式(例如，具有移位的DC转换曲线)也可以称为修改的过满量程模式或修改的过满量程工作模式。
图2A是实施方式中的ADC 100的框图。ADC 100被配置为向上和向下移位DC转换曲线，以分别测量ADC的偏移和满量程增益误差。图2B是实施方式中的图2A中的ADC 100的详细图。参照图3A、图3B、图4A、图4B、图5A和图5B讨论ADC 100的各种工作模式。为了简单起见，在图2B中未示出ADC 100的所有特征。
参照图2A，ADC 100是开关电容器ADC，并且包括ADC电路104(例如，逐次逼近寄存器(SAR)电路)、比较器101、主数模转换器(DAC)电路150、以及补充DAC电路140。主DAC电路150电耦接至补充DAC140。比较器101具有耦接至主DAC电路150的输出125的输入，并且具有耦接至ADC电路104的输出。比较器101被配置为确定到比较器101的输入是否超过比较器101的阈值电压。ADC电路104可以通过信号路径113控制主DAC电路150的工作。ADC 100可以被配置为以第一模式或第二模式工作，其中在用于以零电压输入来测量ADC 100的偏移的第一模式下，补充DAC电路140被配置为使主DAC电路150的输出125处的电压移位具有第一极性的第一值，并且其中，在用于以满量程输入电压来测量ADC 100的满量程增益误差的第二模式下，补充DAC电路150被配置为将主DAC电路150的输出125处的电压移位具有与第一极性相反的第二极性的第二值。ADC 100的细节在下面讨论。
现在参照图2B，其是实施方式中的图2A的ADC 100的详细框图。在所示的实施方式中，ADC 100是开关电容器ADC。在图2B的示例中，使用逐次逼近(SAR)ADC作为开关电容器ADC的示例，但应了解，开关电容器ADC可以是其他类型的ADC，例如闪存ADC、流水线ADC或跟踪ADC。图2B使用SAR ADC作为非限制性示例，本领域技术人员在阅读当前公开内容后将能够容易地将本文公开的原理应用于其他类型的ADC。
在图2B中，ADC 100包括逐次逼近寄存器(SAR)电路104、比较器101、主数模转换器(DAC)电路150和补充DAC电路140。补充DAC电路140和主DAC电路150分别设置在图2B中的虚线130的上方和下方。为了便于讨论且不失一般性，下面的讨论使用ADC 100是12位ADC的示例。本领域技术人员在阅读本文的公开内容后，将能够容易地将本文公开的原理应用于具有任意数量的输出位的ADC。
在图2B中，SAR电路104包括逐次逼近寄存器(SAR)103、开关控制电路106和逻辑电路105(例如状态机)。SAR 103存储模数转换完成时的ADC输出码，并存储在逐次逼近过程中的中间ADC输出码。逻辑电路105基于比较器101的输出，产生一系列ADC输出码，该一系列ADC输出码在逐次逼近过程中被顺次存储在SAR 103中。逻辑电路105可以通过信号路径111控制SAR 103的工作。开关控制电路106生成控制信号(例如，在信号路径108上)，所述控制信号被配置为控制ADC 100的各种开关(例如，图2B中的除成对的开关SC1A/SC1B、...、SC11A/SC12B以外的开关)的状态(例如，断开或闭合)。在一些实施方式中，开关控制电路106可以被实现为逻辑电路105的一部分。SAR 103中存储的ADC输出码的每一位用于在逐次逼近过程中控制相应的成对开关的状态(例如，断开或闭合)，以下将详细讨论。图2B进一步示出了主锁存信号(例如，时钟信号)109和操纵信号(steering signal)107，其中操纵信号107可以将SAR 103的内容发送到主DAC电路150。
主DAC电路150包括电容器C1，C2，...和CN的阵列，其中N是ADC输出码中的位数。在图2B的示例中，使用了12位ADC，因此N＝12，并且电容器C1，C2，...和CN是二进制加权的(也称为二进制编码)。这里二进制加权是指电容器Cn的电容是2n-1×C，其中n＝1、2，...，N，并且C是预定的电容值。对于12位ADC，电容器C1，C2，...和C12具有以下电容：C1＝C，C2＝2×C，...，C12＝211xC。二进制编码的电容器用作如图2B中的电容器C1，C2，...和CN的非限制性示例。其他合适的电容器，例如冗余编码或温度计编码电容器，也可以用作电容器C1，C2，...和CN，如本领域技术人员容易想到的那样。下面的讨论以二进制编码电容器为例。
如图2B所示，二进制加权电容器的阵列的每个电容器Cn的第一端子(例如，图2B中的右侧端子)耦接至主DAC电路150的输出节点125(也被称为输出)。二进制加权电容器的阵列的每个电容器Cn的第二端子(例如，图2B中的左侧端子)耦接至一对开关SCnA和SCnB，其中n＝1，2，...，N。为了便于描述，开关SCnA和SCnB的对可以被称为成对的开关。如将在下文中更详细地讨论的，在ADC 100(例如，逐次逼近型ADC)的不同的工作阶段(例如，采样阶段或转换阶段)，开关SCnA和SCnB中的每一个可以是断开的或闭合的以将每个电容器Cn电耦接至输入电压端子Vin、第一参考电压端子VAREF或第二参考电压端子VAGND。在所示的实施方式中，第一参考电压端子VAREF被配置为连接至满量程输入电压，第二参考电压端子VAGND被配置为连接至电气地。在一些实施方式中，第一参考电压端子VAREF被配置为连接至正参考电压，并且第二参考电压端子VAGND被配置为连接至负参考电压。在ADC工作的转换阶段期间，每对成对的开关(例如，通过耦接至主DAC电路150的输入114的信号路径113)由存储在SAR 103中的ADC码中的相应位控制，详细信息在下文中讨论。
如图2B所示，每个开关SCnA的第一端子(例如，图2B中的右侧端子)电耦接至电容器Cn，n＝1，2，...，N，每个开关SCnA的第二端子(例如，图2B中的左侧端子)电耦接至节点121，该节点121电耦接至开关S1A和开关S2。取决于开关S1A和S2的状态(例如，断开或闭合)，节点121可以在不同的工作阶段连接至输入电压端子VIN或第一参考电压端子VAREF。
仍然参照图2B，每个开关SCnB的第一端子(例如，图2B中的右侧端子)电耦接至电容器Cn，并且每个开关SCnB第二端子(例如，图2B中的左侧端子)电耦接至节点123，该节点123电连接至开关S1B和开关S3。取决于开关S1B和S3的状态(例如，断开或闭合)，节点123可以在不同的工作阶段连接至输入电压端子VIN或第二参考电压端子VAGND。
主DAC电路150还包括开关S4。开关S4在ADC 100的工作的采样阶段期间闭合，并且在ADC 100的工作的转换阶段期间断开。第一端子(例如，图2B中的下侧端子)电耦接至输出端子125，第二端子(例如，图2B中的上侧端子)电耦接至低偏置电压端子Vcm。低偏置电压端子Vcm被配置为耦接至低偏置电压，该低偏置电压被选择为将比较器101设置为适当的偏置条件。可以例如根据比较器101的电源电压和所使用的晶体管的类型来选择偏置电压。在一些实施方式中，产生公共电压以用作偏置电压。
补充DAC电路140包括补充电容器CS和包括开关S5A和S5B的成对的开关。取决于开关S5A和S5B的状态(例如，断开或闭合)，补充电容器CS可以在不同的工作阶段连接至第一参考电压端子VAREF或第二参考电压端子VAGND。在所示的实施方式中，补充电容器CS的电容确定DC转换曲线10和30的向上移位或向下移位的量。为了使DC转换曲线向上(或向下)移位M，将补充电容器CS的电容选择为M×C。例如，对于DC转换曲线的向上或向下移位量16，将补充电容器CS的电容选择为16C。尽管补充电容器CS在图2B的框图中被示为单个电容器，但是为了在电路中实现，补充电容器CS可以被实现为多个电容器(例如，参见下面参照图6的讨论)。在一些实施方式中，补充DAC电路140包括一个以上的电容器。
补充DAC电路140由与主DAC电路150中的电容器相同类型的电容器构成，并且因此可以实现与主DAC电路150相同的精度。该补充DAC电路140非常小(例如，一个电容器和几个开关)，并且也可以在测量过程中用于其他目的，例如，直流信号的窗口跟踪。
比较器101耦接在主DAC电路150的输出125与SAR电路104之间。在所示的实施方式中，比较器101将主DAC电路的输出125处的电压与比较器101的阈值电压进行比较，其中阈值电压可以是在ADC 100的工作的采样阶段期间设置的比较器101的跳变(trip)点。在工作的转换阶段，比较器101的输出被发送到SAR电路104，如下面所讨论的，SAR电路104基于比较器101的输出来决定当前ADC位是否应设为零或一。
下面参照图3A和图3B来讨论ADC 100在正常模式(也可以称为正常工作模式)下的工作。在正常模式下，ADC 100被配置为将输入电压端子VIN处的模拟输入电压转换(或测量)为数字输出码(例如12位ADC输出)。参照图4A、图4B、图5A和图5B讨论其他工作模式(例如，用于测量偏移和满量程增益误差)。
图3A和图3B分别示出了实施方式中的ADC 100的正常工作模式的采样阶段和转换阶段。在正常工作模式期间，开关S5A保持断开，并且开关S5B保持闭合，从而使补充电容器CS接地并使补充DAC电路140停用。注意，在所示的实施方式中，当补充DAC电路140在正常模式下停用时，它的功能被绕过，并且在正常模式下开关S5A和S5B不进行切换，但是补充DAC电路140仍连接至主DAC电路150。本领域技术人员将容易理解，在工作期间，开关电容器ADC(例如，逐次逼近型ADC)在两个阶段中起作用：先是采样阶段，然后是转换阶段。下面讨论了不同阶段的详细信息。
图3A示出了实施方式中的ADC 100的正常工作模式的采样阶段。在图3A的采样阶段期间，开关S4，S1A，S1B，SC1A，SC1B，SC2A，SC2B，...，SC12A和SC12B闭合，开关S2和S3是断开的。结果，二进制加权电容器(例如，C1，C2，...，C12)的阵列耦接至输入电压VIN并被充电，并且每个电容器现在保持的电荷等于其电容乘以输入电压VIN减去低偏置电压Vcm。
接下来，在图3B中，ADC 100进入转换阶段，其中SAR电路104在逐次逼近过程中搜索ADC输出码的每一位。在转换阶段期间，开关S4、S1A和S1B断开，而开关S2和S3闭合。成对的开关(例如，SC1A、SC1B，SC2A、SC2B、...、SC12A和SC12B)的阵列的状态(例如断开或闭合)在逐次逼近过程中由存储在SAR 103中的ADC输出码控制。请注意，二进制加权电容器的阵列中的每个电容器对应于ADC输出码中的相应位，最小的电容器C1对应于ADC输出码的LSB，最大的电容器(例如C12)对应于ADC输出码的MSB。图3B示出了在测试MSB位期间开关的状态。
在转换阶段，首先，SAR电路104确定MSB位(例如，位12)。通过闭合开关SC12A并断开开关SC12B，MSB电容器(例如，C12)耦接至第一参考电压VAREF(例如，满量程输入电压)。通过断开开关SCnA以及闭合开关SCnB，二进制加权电容器的阵列中的其他电容器(C1，C2，...，C11)耦接至第二参考电压VAGND(例如，电气地)，其中n＝1，2，..，11。注意，开关S4在转换阶段断开。
由于二进制加权电容器的阵列的二进制加权，MSB电容器C12与阵列的其余部分形成1：1电荷分配器。因此，到比较器101的输入电压(例如，主DAC电路的输出125处的电压)与(VAREF/2)-VIN成比例。换言之，主DAC电路150在输出125处产生与第一电压(例如，VAREF/2)和输入电压VIN之差成比例的电压，其中，第一电压是与存储在SAR 103中的当前的ADC输出码(例如，二进制格式的100...0)对应的电压。如果VIN大于VREF/2，则比较器101输出零，并且SAR电路104将ADC输出码的MSB设置为数字位1，否则SAR电路104将ADC输出码的MSB设置为数字位0。一旦MSB位被确定，开关SC12A和SC12B被相应地设置。例如，对于数字位1的MSB，开关SC12A闭合，并且开关SC12B断开。对于数字位0的MSB，开关SC12A和SC12B的状态翻转为相反状态。
在确定了MSB位之后，SAR电路104确定下一个位(例如，位11)，进行对MSB位的类似处理。以相同的方式测试二进制加权电容器的阵列中的每个电容器，直到比较器输入电压收敛至零，或者至少在给定DAC的分辨率的情况下尽可能接近零。LSB之后存储在SAR 103中的ADC输出码被确定为最终ADC输出码。
图4A和图4B分别示出了实施方式中的ADC 100的修改的过零模式的采样阶段和转换阶段。修改的过零模式用于测量ADC 100的偏移，因此也可以称为偏移测量模式。
图4A示出了ADC 100的修改的过零模式的采样阶段。在图3A的正常工作模式的采样阶段中，图4A中的主DAC电路150以与主DAC电路相同的方式工作。现在激活补充DAC电路140。特别地，开关S5A闭合，并且开关S5B断开，从而将补充电容器CS耦接至第一参考电压VAREF(例如，满量程输入电压)。结果，补充电容器CS在采样阶段期间被充电。
接下来，在图4B中，ADC 100进入ADC 100的修改的过零模式的转换阶段。图4B中的主DAC电路以与图3B中的正常工作模式的转换阶段中的主DAC电路相同的方式工作。在图4B的转换阶段，开关S5A断开，并且开关S5B闭合。结果，补充电容器CS向二进制加权电容器的阵列的电容器C1，C2，...，C11注入电荷，作为结果，移位(例如降低)电容器的输出125处的电压，这有效地将DC转换曲线向上移位。电压移位的量由补充电容器CS的电容确定。如上所述，如果补充电容器CS的电容为例如16C(其为电容器C5的电容)，则DC转换曲线向上移位16。通过改变补充电容器CS的电容，达到DC转换曲线中的目标移位量。
图5A和图5B分别示出了实施方式中的ADC 100的修改的过满量程模式的采样阶段和转换阶段。修改的过满量程模式用于测量ADC 100的满量程增益误差，因此也可以称为满量程增益误差测量模式。修改的过满量程模式和修改的过零模式可以统称为ADC 100的测试模式。
图5A示出了ADC 100的修改的过满量程模式的采样阶段。图5A中的主DAC电路以与图3A中的正常工作模式的采样阶段中主DAC电路相同的方式工作。补充DAC电路现在已激活。特别地，开关S5A断开，并且开关S5B闭合，从而在采样阶段期间将补充电容器CS耦接至第二参考电压VAGND(例如，电气地)。
接下来，在图5B中，ADC 100进入ADC 100的修改的过满量程模式的转换阶段。图5B中的主DAC电路以与图3B中的正常工作模式的转换阶段中的主DAC电路方式相同的方式工作。在图5B的转换阶段，开关S5A闭合，并且开关S5B断开。结果，补充电容器CS与MSB电容器C12并联耦接(在MSB电容器C12的测试期间)，并且引起电荷在阵列中的电容器中的重新分布。结果，主DAC电路的输出125处的电压被移位(例如，增加)，这有效地使DC转换曲线向下移动。电压平移量由补充电容器CS的电容确定。如上所述，如果补充电容器CS的电容是例如16C(其是电容器C5的电容)，则DC转换曲线向下移位16。通过改变补充电容器CS的电容，达到DC转换曲线中的目标移位量。
图6示出了实施方式中的电容器200。电容器200包括具有不同电容值的多个电容器例如CA、CB和CC以及连接至电容器的开关SA、SB和SC。通过改变开关SA、SB和SC的状态(例如，断开或闭合)，可以将端子201和203之间的电容器200的等效电容改变为不同的值。因此，电容器200是可调电容器或可重新配置电容器。电容器200可以用作图2B的补充电容器CS，其将允许DC转换曲线中的移位量被调整或可重新配置。图6中的电容器的数量仅是非限制性示例，其他数量也是可能的，并且完全旨在包括在本公开内容的范围内。
图7示出了实施方式中的操作逐次逼近型ADC器件的方法的流程图。应当理解，图7所示的实施方式方法仅仅是许多可能的实施方式方法的示例。本领域普通技术人员将认识到许多变化、替代和修改。例如，可以添加、移除、替换、重新布置或重复如图7所示的各个步骤。
参照图7，在步骤1001处，在以零电压输入来测量开关电容器ADC的偏移期间，使开关电容器ADC的DC转换曲线沿第一方向移位预定值。在步骤1002处，在以满量程电压输入来测量开关电容器ADC的满量程增益误差期间，将开关电容器ADC的DC转换曲线沿与第一方向相反的第二方向移位预定值。
实施方式可以实现各种优点。例如，所公开的具有内置的补充DAC电路的ADC允许在单个测量中直接测量ADC的偏移(或满量程增益误差)，从而实现先前方法无法提供的简单而快速的测量。此外，由于在ADC器件所附接至的电路板上很容易获得电气地电压和满量程参考电压，因此不需要高精度的模拟电压源来执行偏移和满量程增益误差测量。这简化了测试设置和要求，以及降低了测试成本。利用板载(on-board)电压(例如，在电路板上而不需要额外的高精度模拟源进行测试)快速测量ADC的偏移和满量程增益误差的能力提供了一种快速识别现场不工作(例如损坏)的ADC器件，从而实现快速维修或更换。此外，按照美国专利第9,787,291B1号中公开的放电方法，所公开的结构和方法可以与简单的ATE一起使用，以测量高精度ADC的积分非线性(INL)和差分非线性(DNL)。
这里总结了本发明的示例实施方式。从本文的整个说明书和权利要求书中还可以理解其他实施方式。
示例1.在实施方式中，一种开关电容器模数转换器(ADC)，包括：主数模转换器(DAC)电路，其具有输出；比较器，其具有耦接至主DAC电路的输出的输入，该比较器被配置为确定到比较器的输入是否超过预定阈值；以及耦接至主DAC电路的补充DAC电路，其中，开关电容器ADC被配置为以第一模式或第二模式中的至少之一工作，其中，在用于以零电压输入来测量开关电容器ADC的偏移的第一模式下，补充DAC电路被配置为将主DAC电路的输出处的电压移位具有第一极性的第一值，并且其中，在用于以满量程输入电压来测量开关电容器ADC的满量程增益误差的第二模式下，补充DAC电路被配置为将主DAC电路的输出处的电压移位具有与第一极性相反的第二极性的第二值。
示例2.根据示例1的开关电容器ADC，其中，补充DAC电路被配置为在用于测量开关电容器ADC的输入电压的正常工作模式下被停用。
示例3.根据示例1的开关电容器ADC，其中，第一值的大小与第二值的大小度相同。
示例4.根据示例1的开关电容器ADC，其中，补充DAC电路包括至少一个补充电容器。
示例5.根据示例4的开关电容器ADC，其中，主DAC电路包括至少一个电容器，并且其中，至少一个补充电容器的电容等于主DAC电路的至少一个电容器的电容。
示例6.根据示例4的开关电容器ADC，其中，至少一个补充电容器的电容是可重新配置的。
示例7.根据示例4的开关电容器ADC，其中，至少一个补充电容器的第一端子耦接至主DAC电路的输出，并且至少一个补充电容器的第二端子耦接至第一节点，其中，开关电容器ADC还包括：在第一节点与开关电容器ADC的第一参考电压输入端子之间的第一开关；以及在第一节点与开关电容器ADC的第二参考电压输入端子之间的第二开关。
示例8.根据示例7的开关电容器ADC，其中，第一参考电压输入端子被配置为耦接至开关电容器ADC的正参考电压，并且第二参考电压输入端子被配置为耦接至电气地电压或耦接至开关电容器ADC的负参考电压。
示例9.根据示例7的开关电容器ADC，其中，在将开关电容器ADC的输入电压转换成输出码的正常工作模式期间，第一开关被配置为保持断开，并且第二开关被配置为保持闭合。
示例10.根据示例1的开关电容器ADC，其中，开关电容器ADC是逐次逼近型ADC，其中，主DAC电路包括电容器的阵列，其中，每个电容器对应于逐次逼近型ADC的输出码中的相应位，其中，电容器的阵列中的第n个电容器为2(n-1)×C，其中n＝1，2，...，N，其中N是逐次逼近型ADC的输出码中的位的总数，并且C为预定电容值。
示例11.根据示例1的开关电容器ADC，其中，开关电容器ADC被配置为：基于在第一参考电压输入端子处接收的第一参考电压并基于在第二参考电压输入端子处接收的第二参考电压来确定开关电容器ADC的偏移或满量程增益误差中的至少之一。
示例12.根据示例1的开关电容器ADC，其中，开关电容器ADC被配置为在测试模式或正常工作模式中的至少之一期间确定偏移或满量程增益误差中的至少之一。
示例13.一种开关电容器模数转换器(ADC)，包括：主数模转换器(DAC)电路，其具有输出；比较器，其耦接至主DAC电路的输出；以及补充DAC电路。补充DAC电路包括：至少一个补充电容器，其中，至少一个补充电容器的第一端子耦接至主DAC电路的输出；第一开关，其耦接在至少一个补充电容器的第二端子与开关电容器ADC的第一参考电压端子之间；以及第二开关，其耦接在至少一个补充电容器的第二端子与开关电容器ADC的第二参考电压端子之间。
示例14.根据示例13的开关电容器ADC，其中，第一参考电压端子被配置为耦接至开关电容器ADC的正参考电压，并且第二参考电压端子被配置为耦接至电气地电压或耦接至开关电容器ADC的负参考电压。
示例15.根据示例13的开关电容器ADC，其中，开关电容器ADC是逐次逼近型ADC，其中，主DAC电路包括：电容器的阵列，其中，电容器的阵列中的每个电容器的第一端子耦接至主DAC电路的输出，其中，电容器的阵列中的每个电容器的第二端子被配置为在逐次逼近型ADC的工作的不同阶段耦接至逐次逼近型ADC的输入电压端子、逐次逼近型ADC的第一参考电压端子、或逐次逼近型ADC的第二参考电压端子；以及成对的开关的阵列，其中，成对的开关的阵列中的每个成对的开关包括第一开关和第二开关，成对的开关的第一开关的第一端子和成对的开关的第二开关的第一端子耦接至电容器的阵列中的相应电容器的第二端子，成对的开关的第一开关的第二端子耦接至第一节点，并且成对的开关的第二开关的第二端子耦接至第二节点。
示例16.根据示例15的开关电容器ADC，其中，主DAC电路还包括：第三开关，其耦接在第一节点与输入电压端子之间；第四开关，其耦接在第二节点与输入电压端子之间；第五开关，其耦接在第一节点与第一参考电压端子之间；以及第六开关，其耦接在第二节点与第二参考电压端子之间。
示例17.根据示例16的开关电容器ADC，其中，主DAC电路还包括第七开关，第七开关耦接在主DAC电路的输出与开关电容器ADC的低偏置电压端子之间。
示例18.一种操作开关电容器模数转换器(ADC)的方法，所述方法包括以下中至少之一：在以零电压输入来测量开关电容器ADC的偏移期间，将开关电容器ADC的DC转换曲线沿第一方向移位预定值；以及在以满量程电压输入来测量开关电容器ADC的满量程增益误差期间，将开关电容器ADC的DC转换曲线沿与第一方向相反的第二方向移位预定值。
示例19.根据示例18的方法，其中，沿第一方向移位DC转换曲线包括：在开关电容器ADC的采样阶段期间：将开关电容器ADC的主数模转换器(DAC)电路的电容器的阵列的第一端连接至输入电压端子，并将电容器的阵列的第二端连接至低偏置电压端子；以及将开关电容器ADC的补充DAC电路的补充电容器的第一端连接至第一参考电压端子，并且将补充电容器的第二端连接至低偏置电压端子；以及在开关电容器ADC的转换阶段期间：基于由开关电容器ADC的开关电容器寄存器(SAR)电路生成的ADC输出码中的相应位，将电容器的阵列的第一端连接至第一参考电压端子或连接至电气地端子，并且将电容器的阵列的第二端连接至开关电容器ADC的比较器的输入，比较器耦接在电容器的阵列与SAR电路之间；以及将补充电容器的第一端连接至电气地端子并且将补充电容器的第二端连接至比较器的输入。
示例20.根据示例19的方法，其中，在第二方向上移位DC转换曲线包括：在开关电容器ADC的采样阶段期间：将电容器的阵列的第一端连接至输入电压端子，并且将电容器的阵列的第二端连接至低偏置电压端子；以及将补充电容器的第一端连接至电气地端子，并且将补充电容器的第二端连接至低偏置电压端子；以及在开关电容器ADC的转换阶段期间：基于由SAR电路生成的ADC输出码中的相应位，将电容器的阵列的第一端连接至第一参考电压端或连接至电气地端子，并将电容器的阵列的第二端连接至比较器的输入；以及将补充电容器的第一端连接至第一参考电压端子并将补充电容器的第二端连接至比较器的输入。
尽管已经参考说明性实施方式描述了本发明，但是该描述不意图以限制性的意义来解释。参考说明书，示例性实施方式以及本发明的其他实施方式的各种修改和组合对于本领域技术人员将是明显的。因此，意图是所附权利要求涵盖任何这样的修改或实施方式。

Claims (20)

1.一种开关电容器模数转换器ADC，包括：
主数模转换器DAC电路，其具有输出端；以及
耦接至所述主DAC电路的补充DAC电路，
其中，所述开关电容器ADC被配置成以第一模式和第二模式中至少之一工作，其中，在用于以零电压输入来测量所述开关电容器ADC的偏移的所述第一模式下，所述补充DAC电路被配置成将所述主DAC电路的输出端处的电压移位具有第一极性的第一值，并且其中，在用于以满量程输入电压来测量所述开关电容器ADC的满量程增益误差的所述第二模式下，所述补充DAC电路被配置成将所述主DAC电路的输出端处的电压移位具有与所述第一极性相反的第二极性的第二值。
2.根据权利要求1所述的开关电容器ADC，其中，所述补充DAC电路被配置成在用于测量所述开关电容器ADC的输入电压的正常工作模式下被停用。
3.根据权利要求1所述的开关电容器ADC，其中，所述第一值的大小与所述第二值的大小相同。
4.根据权利要求1所述的开关电容器ADC，其中，所述补充DAC电路包括至少一个补充电容器。
5.根据权利要求4所述的开关电容器ADC，其中，所述主DAC电路包括至少一个电容器，并且其中，所述至少一个补充电容器的电容等于所述主DAC电路的所述至少一个电容器的电容。
6.根据权利要求4所述的开关电容器ADC，其中，所述至少一个补充电容器的电容是能够重新配置的。
7.根据权利要求4所述的开关电容器ADC，其中，所述至少一个补充电容器的第一端子耦接至所述主DAC电路的输出端，并且所述至少一个补充电容器的第二端子耦接至第一节点，其中，所述开关电容器ADC还包括：
在所述第一节点与所述开关电容器ADC的第一参考电压输入端子之间的第一开关；以及
在所述第一节点与所述开关电容器ADC的第二参考电压输入端子之间的第二开关。
8.根据权利要求7所述的开关电容器ADC，其中，所述第一参考电压输入端子被配置成耦接至所述开关电容器ADC的正参考电压，并且所述第二参考电压输入端子被配置成耦接至电气地电压或耦接至所述开关电容器ADC的负参考电压。
9.根据权利要求1所述的开关电容器ADC，其中，所述开关电容器ADC是逐次逼近型ADC，其中，所述主DAC电路包括电容器阵列，其中，每个电容器对应于所述逐次逼近型ADC的输出码中的相应位，其中，所述电容器阵列中的第n个电容器的电容Cn为2(n-1)×C，其中n＝1，2，...，N，其中N是所述逐次逼近型ADC的输出码中的总位数，并且C为预定电容值。
10.根据权利要求7或8所述的开关电容器ADC，其中，所述开关电容器ADC被配置成：基于在所述第一参考电压输入端子处接收的第一参考电压并基于在所述第二参考电压输入端子处接收的第二参考电压来确定所述开关电容器ADC的偏移和满量程增益误差中的至少之一。
11.根据权利要求1所述的开关电容器ADC，其中，所述开关电容器ADC被配置成在测试模式和正常工作模式中的至少之一期间确定所述偏移和所述满量程增益误差中的至少之一。
12.一种开关电容器模数转换器ADC，包括：
主数模转换器DAC电路，其具有输出端；以及
耦接至所述主DAC电路的补充DAC电路，其中，所述补充DAC电路被配置成：
在以零电压输入来测量所述开关电容器ADC的偏移期间，将所述开关电容器ADC的直流转换曲线沿第一方向移位预定值，以及
在以满量程电压输入来测量所述开关电容器ADC的满量程增益误差期间，将所述开关电容器ADC的直流转换曲线沿与所述第一方向相反的第二方向移位所述预定值。
13.一种开关电容器模数转换器ADC，包括：
主数模转换器DAC电路，其具有输出端；以及
补充DAC电路，其包括：
至少一个补充电容器，其中，所述至少一个补充电容器的第一端子耦接至所述主DAC电路的输出端；
第一开关，其耦接在所述至少一个补充电容器的第二端子与所述开关电容器ADC的第一参考电压端子之间；以及
第二开关，其耦接在所述至少一个补充电容器的所述第二端子与所述开关电容器ADC的第二参考电压端子之间。
14.根据权利要求13所述的开关电容器ADC，其中，所述第一参考电压端子被配置成耦接至所述开关电容器ADC的正参考电压，并且所述第二参考电压端子被配置成耦接至电气地电压或耦接至所述开关电容器ADC的负参考电压。
15.根据权利要求13所述的开关电容器ADC，其中，所述开关电容器ADC是逐次逼近型ADC，其中，所述主DAC电路包括：
电容器阵列，其中，所述电容器阵列中的每个电容器的第一端子耦接至所述主DAC电路的输出端，其中，所述电容器阵列中的每个电容器的第二端子被配置成在所述逐次逼近型ADC的工作的不同阶段耦接至所述逐次逼近型ADC的输入电压端子、所述逐次逼近型ADC的所述第一参考电压端子、或所述逐次逼近型ADC的所述第二参考电压端子；以及
成对开关的阵列，其中所述成对开关的阵列中的每个成对开关包括第一开关和第二开关，所述成对开关中的第一开关的第一端子和所述成对开关中的第二开关的第一端子耦接至所述电容器阵列中的相应电容器的第二端子，所述成对开关中的第一开关的第二端子耦接至第一节点，并且所述成对开关中的第二开关的第二端子耦接至第二节点。
16.根据权利要求15所述的开关电容器ADC，其中，所述主DAC电路还包括：
第三开关，其耦接在所述第一节点与所述输入电压端子之间；
第四开关，其耦接在所述第二节点与所述输入电压端子之间；
第五开关，其耦接在所述第一节点与所述第一参考电压端子之间；以及
第六开关，其耦接在所述第二节点与所述第二参考电压端子之间。
17.根据权利要求16所述的开关电容器ADC，其中，所述主DAC电路还包括第七开关，所述第七开关耦接在所述主DAC电路的输出端与所述开关电容器ADC的低偏置电压端子之间。
18.一种操作开关电容器模数转换器ADC的方法，所述方法包括以下操作中至少之一：
在以零电压输入来测量所述开关电容器ADC的偏移期间，将所述开关电容器ADC的直流转换曲线沿第一方向移位预定值；以及
在以满量程电压输入来测量所述开关电容器ADC的满量程增益误差期间将所述开关电容器ADC的直流转换曲线沿与所述第一方向相反的第二方向移位所述预定值。
19.根据权利要求18所述的方法，其中，沿所述第一方向移位所述直流转换曲线包括：
在所述开关电容器ADC的采样阶段期间：
将所述开关电容器ADC的主数模转换器DAC电路的电容器阵列的第一端连接至输入电压端子，并且将所述电容器阵列的第二端连接至低偏置电压端子，和
将所述开关电容器ADC的补充DAC电路的补充电容器的第一端连接至第一参考电压端子，并且将所述补充电容器的第二端连接至所述低偏置电压端子；以及
在所述开关电容器ADC的转换阶段期间：
基于由所述开关电容器ADC的开关电容器寄存器SAR电路生成的ADC输出码中的相应位，将所述电容器阵列的第一端连接至所述第一参考电压端子或连接至电气地端子，并且将所述电容器阵列的第二端连接至所述开关电容器ADC的比较器的输入端，所述比较器耦接在所述电容器阵列和所述SAR电路之间，和
将所述补充电容器的第一端连接至所述电气地端子，并且将所述补充电容器的第二端连接至所述比较器的输入端。
20.根据权利要求19所述的方法，其中，沿所述第二方向移位所述直流转换曲线包括：
在所述开关电容器ADC的所述采样阶段期间：
将所述电容器阵列的第一端连接至所述输入电压端子，并且将所述电容器阵列的第二端连接至所述低偏置电压端子，和
将所述补充电容器的第一端连接至所述电气地端子，并且将所述补充电容器的第二端连接至所述低偏置电压端子；以及
在所述开关电容器ADC的所述转换阶段期间：
基于由所述SAR电路生成的ADC输出码中的相应位，将所述电容器阵列的第一端连接至所述第一参考电压端子或所述电气地端子，并且将所述电容器阵列的第二端连接至所述比较器的输入端，和
将所述补充电容器的第一端连接至所述第一参考电压端子并且将所述补充电容器的第二端连接至所述比较器的输入端。
CN202110210997.3A 2020-03-05 2021-02-25 开关电容器模数转换器及其操作方法 Pending CN113364463A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/810,280 2020-03-05
US16/810,280 US10897261B1 (en) 2020-03-05 2020-03-05 Analog-to-digital converter with a supplementary digital-to-analog converter for offset and gain error measurements

Publications (1)

Publication Number Publication Date
CN113364463A true CN113364463A (zh) 2021-09-07

Family

ID=74180621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110210997.3A Pending CN113364463A (zh) 2020-03-05 2021-02-25 开关电容器模数转换器及其操作方法

Country Status (3)

Country Link
US (1) US10897261B1 (zh)
CN (1) CN113364463A (zh)
DE (1) DE102021102512A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7970364B2 (en) * 2008-05-30 2011-06-28 Infineon Technologies Ag Strategy for using the envelope information within a closed loop power control system
US7659845B2 (en) * 2008-06-20 2010-02-09 Infineon Technologies Ag Analog-to-digital converter with capacitor array
US8125262B2 (en) * 2009-08-19 2012-02-28 Analog Devices, Inc. Low power and low noise switched capacitor integrator with flexible input common mode range
US9157939B2 (en) * 2012-08-09 2015-10-13 Infineon Technologies Ag System and device for determining electric voltages
US8614639B1 (en) * 2012-08-24 2013-12-24 Himax Imaging, Inc. Integrator ramp generator with DAC and switched capacitors
DE102013220157B4 (de) * 2012-10-05 2017-05-24 Infineon Technologies Ag Signalerzeugungsschaltung
DE102013007903B4 (de) * 2013-05-07 2016-11-10 Infineon Technologies Ag Vorrichtung und Verfahren zum Charakterisieren von AD-Wandlern
US9035693B2 (en) * 2013-08-14 2015-05-19 Nanya Technology Corporation Temperature detecting apparatus, switch capacitor apparatus and voltage integrating circuit thereof
KR102092904B1 (ko) * 2013-11-06 2020-03-24 삼성전자주식회사 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들
DE102015116786A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Ag Vorrichtungsverfahren zum Testen eines Analog-Digital Wandlers
US9787291B1 (en) 2016-12-20 2017-10-10 Infineon Technologies Ag System and method for a switched capacitor circuit

Also Published As

Publication number Publication date
US10897261B1 (en) 2021-01-19
DE102021102512A1 (de) 2021-09-09

Similar Documents

Publication Publication Date Title
US9030346B2 (en) Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US7880650B2 (en) Method and apparatus for testing data converter
US7876254B2 (en) Data conversion circuitry having successive approximation circuitry and method therefor
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
US8451151B2 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US7868796B2 (en) Self-calibrating data conversion circuitry and method therefor
US7675452B2 (en) Successive approximation register analog to digital converter with improved immunity to time varying noise
US7705755B2 (en) Signal converting apparatus with built-in self test
US8482446B2 (en) A/D converter circuit, electronic apparatus and A/D conversion method
US7746262B2 (en) Coding method for digital to analog converter of a SAR analog to digital converter
US7733258B2 (en) Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
US8441386B2 (en) Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters
US10581443B2 (en) Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC
US8378865B2 (en) Method of testing digital-to-analog and analog-to-digital converters
US9912341B2 (en) Data conversion with redundant split-capacitor arrangement
US7868795B2 (en) Data conversion circuitry with an extra successive approximation step and method therefor
EP3607659B1 (en) Successive approximation register (sar) analog to digital converter (adc) dynamic range extension
US8242945B2 (en) Successive approximation type AD converter and test method thereof
JP2013172296A (ja) 逐次比較型ａｄｃ及び逐次比較型ａｄｃのテスト方法
US6140949A (en) Trimming algorithm for pipeline A/D converter using integrated non-linearity measurement
US8253612B2 (en) Self-calibrating R-2R ladder and method thereof
CN113364463A (zh) 开关电容器模数转换器及其操作方法
CN113114263B (zh) Sar模数转换器
Parthasarathy et al. Accurate self characterization and correction of A/D converter performance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination