JPWO2007108534A1 - 電圧制御発振回路 - Google Patents

電圧制御発振回路 Download PDF

Info

Publication number
JPWO2007108534A1
JPWO2007108534A1 JP2008506346A JP2008506346A JPWO2007108534A1 JP WO2007108534 A1 JPWO2007108534 A1 JP WO2007108534A1 JP 2008506346 A JP2008506346 A JP 2008506346A JP 2008506346 A JP2008506346 A JP 2008506346A JP WO2007108534 A1 JPWO2007108534 A1 JP WO2007108534A1
Authority
JP
Japan
Prior art keywords
voltage
circuit
temperature
oscillation
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008506346A
Other languages
English (en)
Other versions
JP4542598B2 (ja
Inventor
峰之 岩井田
峰之 岩井田
大場　康雄
康雄 大場
藤井　健史
健史 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2007108534A1 publication Critical patent/JPWO2007108534A1/ja
Application granted granted Critical
Publication of JP4542598B2 publication Critical patent/JP4542598B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/023—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

ＶＣＯ回路（２）は温度検出回路（４）と電圧発生回路（５）とスイッチ（ＳＷ３）と共振回路と発振器（６）とを含む。温度検出回路（４）は温度を検出し、電圧発生回路（５）は検出された温度に対応する粗調整用の電圧を発生して出力する。スイッチ（ＳＷ３）は、微調整用のＤＣ電圧及び粗調整用の電圧の一方を選択する。共振回路は、スイッチ（ＳＷ３）により選択された電圧に基づいて調整される容量値を有する可変容量ダイオード（ＣＶ）とコンデンサ（Ｃ２，Ｃ３）とインダクタ（Ｌ１）とを含み、所定の共振周波数を有する。発振器（６）は共振回路を用いて共振周波数に対応する発振周波数（ｆＯＳＣ）を有する発振信号を発生して出力する。

Description

本発明は、温度検出手段を備えた電圧制御発振回路（以下、ＶＣＯ（Voltage Controlled Oscillator）回路という。）及びそれ備えた無線通信装置に関する。
近年、放送のディジタル化により移動端末での受信が可能となったが、移動端末での受信に用いられるＶＣＯ回路には、小型かつ低消費電力等の特性に加えて、広い周波数範囲の放送信号を受信し、車載等の使用温度範囲が広い環境でも安定に動作することが求められる。これに対して、広い発振周波数範囲を有するＶＣＯ回路を用いた位相同期ループ回路（以下、ＰＬＬ（Phase Locked Loop）回路という。）が特許文献１に開示されている。
図１１は特許文献１に記載された従来技術に係るＰＬＬ回路１００の構成を示すブロック図である。図１１のＰＬＬ回路１００のＶＣＯ回路２００において、互いに並列接続された、可変容量ダイオードＣＶと、コンデンサＣ２及びＣ３と、インダクタＬ１とによって構成された共振回路は、可変容量ダイオードＣＶ、コンデンサＣ２，Ｃ３及びインダクタＬ１の各値によって決定される所定の共振周波数を有し、発振器６は、共振回路を用いて共振周波数に対応する発振周波数を有する発振信号を発生して出力する。ＶＣＯ回路２００の共振周波数は、まず、スイッチＳＷ３により定電圧源１８の出力電圧Ｖ１を可変容量ダイオードＣＶに印加し、スイッチＳＷ１，ＳＷ２を制御してバンドを選択することにより粗調整された後、スイッチＳＷ３により電圧印加端子Ｔｉｎを介して低域通過フィルタ（以下、ＬＰＦという。）１１からの電圧を可変容量ダイオードＣＶに印加することによりＰＬＬ回路１００によって微調整される。
図１２及び図１３は、それぞれ図１１のＰＬＬ回路１００における、低温から高温及び高温から低温への温度変化を示す、可変容量ダイオードＣＶへの印加電圧ＶＴ（以下、可変容量印加電圧ＶＴという。）と発振周波数ｆＯＳＣとの関係を表す特性図である。発振回路は一般的に温度特性を持つため、温度特性に応じてＰＬＬ回路１００を所望の周波数範囲内の発振周波数ｆＯＳＣにロックさせた初期の電圧範囲である初期ロック範囲が設定される。図１２において、ｆＢＬ１〜ｆＢＬ５は、各バンドＢ１〜Ｂ４における下限又は上限発振周波数を示す。低温時、例えば可変容量印加電圧ＶＴが初期ロック範囲の上限値Ｖ２であるとき低温ロック位置Ｐ１１においてＰＬＬ回路１００がロックする。その後、温度が上昇した場合、発振周波数ｆＯＳＣの特性が全体的に低下するが、ＰＬＬ回路１００によって可変容量印加電圧ＶＴが電圧ＶＨになる高温ロック位置Ｐ１２までロック状態を維持する。また、図１３において、ｆＢＨ１〜ｆＢＨ５は、各バンドＢ１〜Ｂ４における下限又は上限発振周波数を示す。高温時、可変容量印加電圧ＶＴが初期ロック範囲の下限値Ｖ１であるとき高温ロック位置Ｐ１３においてＰＬＬ回路１００がロックする。その後、温度が低下した場合、発振周波数ｆＯＳＣの特性が全体的に上昇するが、ＰＬＬ回路１００によって可変容量印加電圧ＶＴが電圧ＶＬになる低温ロック位置Ｐ１４までロック状態を維持する。
特許第３４８８１８０号公報。
しかしながら、上記従来技術に係るＰＬＬ回路１００は、図１２及び図１３に示すように、初期ロック後の温度変動を考慮するために、初期ロック範囲の両側に所定の温度マージンを確保しておく必要があり、温度マージンの分だけ発振周波数範囲が狭くなるという問題点があった。
発振周波数範囲は、例えば図１１のＶＣＯ回路２００の共振回路において、スイッチＳＷ１，ＳＷ２と、それぞれスイッチＳＷ１，ＳＷ２に直列に接続されるコンデンサＣ１，Ｃ２との各組を増やすことで広げることができるが、共振回路の規模が増大し、それにより、ＶＣＯ回路を半導体集積回路に組み込んだとき、共振回路に付加される寄生容量が増大してＶＣＯ回路の位相雑音が劣化する。ＶＣＯ回路の電流を増加させることによって、寄生容量の増大による位相雑音の劣化の影響を抑制することができるが、その場合、消費電力が増加する。また、周波数制御感度（ｆＯＳＣ／ＶＴ）を高く設定することによって発振周波数範囲を広げることができるが、その場合、可変容量印加電圧ＶＴに重畳された電圧雑音に対する発振周波数ｆＯＳＣの変動が大きくなり、ＶＣＯ回路の位相雑音が劣化する。位相雑音が劣化したＶＣＯ回路を用いた無線通信装置において、多値の位相変調された信号を扱うと、ビットエラーレートが低下し、高品位な映像及び音声やデータの再生が困難になるという問題点があった。
本発明の目的は、以上の問題点を解決し、位相雑音を劣化させることなく、広い発振周波数範囲を有する電圧制御発振回路及びそれを備えた無線通信装置を提供することにある。
第１の発明に係る電圧制御発振回路は、温度を検出して前記検出された温度に対応する粗調整用の第１の制御電圧を発生して出力する温度検出手段と、入力された微調整用の第２の制御電圧及び前記粗調整用の第１の制御電圧のいずれか一方を選択するためのスイッチ手段と、前記スイッチ手段により選択された制御電圧に基づいて調整される容量値を有する可変容量素子と、少なくとも１つのコンデンサと、インダクタとを含み、所定の共振周波数を有する共振回路と、前記共振回路を用いて前記共振周波数に対応する発振周波数を有する発振信号を発生して出力する発振手段とを備えたことを特徴とする。
上記電圧制御発振回路において、前記温度検出手段は電源電圧により動作し、入力される電源制御信号に応じて、印加される電源電圧を制御されることを特徴とする。
また、上記電圧制御発振回路において、前記温度検出手段により検出された温度に応じて、前記発振手段の電流を制御する電流制御手段をさらに備えたことを特徴とする。
さらに、上記電圧制御発振回路において、前記温度検出手段は、前記スイッチ手段が前記第１の制御電圧を選択しているとき、前記第１の制御電圧を一定に保持することを特徴とする。
またさらに、上記電圧制御発振回路において、当該電圧制御発振回路により出力される発振信号に基づいて前記第２の制御電圧を発生する位相同期ループ回路をさらに備えたことを特徴とする。
第２の発明に係る無線通信装置は、無線信号を送受信する無線通信装置において、前記上記制御型発振回路と、前記電圧制御発振回路からの発振信号を用いて、無線信号を周波数変換する周波数変換手段とを備えたことを特徴とする。
従って、本発明に係る電圧制御発振回路及びそれを備えた無線通信装置によれば、温度を検出して検出された温度に対応する粗調整用の第１の制御電圧を発生して出力する温度検出手段を備えたので、発振周波数の温度マージンを削減でき、位相雑音を劣化させることなく広い発振周波数範囲を得られるという有利な効果を奏する。
本発明の第１の実施形態に係るＰＬＬ回路１の構成を示すブロック図である。 図１の温度検出回路４及び電圧発生回路５の詳細構成の一例を示す回路図である。 図１のＰＬＬ回路１における低温から高温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。 図１のＰＬＬ回路１における高温から低温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。 図１のＰＬＬ回路１における選局処理を示すフローチャートである。 本発明の第２の実施形態に係るＰＬＬ回路１Ａの構成を示すブロック図である。 本発明の第３の実施形態に係るＰＬＬ回路１Ｂの構成を示すブロック図である。 本発明の第４の実施形態に係るＰＬＬ回路１Ｃの構成を示すブロック図である。 図８の温度検出回路４Ｃ及び電圧発生回路５の詳細構成の一例を示す回路図である。 図１のＰＬＬ回路１を備えた無線通信装置の構成を示すブロック図である。 従来技術に係るＰＬＬ回路１００の構成を示すブロック図である。 図１１のＰＬＬ回路１００における低温から高温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。 図１１のＰＬＬ回路１００における高温から低温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。
符号の説明
１，１Ａ，１Ｂ，１Ｃ…ＰＬＬ回路、
２，２Ａ，２Ｂ，２Ｃ…ＶＣＯ回路、
４，４Ａ，４Ｃ…温度検出回路、
５，５Ａ…電圧発生回路、
６，６Ｂ…発振器、
７…基準周波数分周器、
８…発振周波数分周器、
９…位相比較器、
１０…チャージポンプ、
１１…ＬＰＦ、
１２…周波数調整コントローラ、
１３，１４…電流源、
１５…比較器、
１９…基準周波数発生器、
２０…電流制御回路、
２１，２２…定電圧源、
３０…アンテナ、
３１…サーキュレータ、
３２…低雑音増幅器（ＬＮＡ）、
３３，３６…帯域通過フィルタ（ＢＰＦ）、
３４，３７…混合器、
３５…電力増幅器（ＰＡ）、
３８…ベースバンド処理回路、
Ｃ１，Ｃ２，Ｃ３…コンデンサ、
ＣＶ…可変容量ダイオード、
Ｌ１…インダクタンス、
Ｒ１，Ｒ２，Ｒ３…抵抗、
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５…スイッチ、
Ｔｉｎ…電圧印加端子、
Ｔｃ１，Ｔｃ２，Ｔｃ３…制御端子、
Ｔｏｕｔ…発振信号出力端子、
Ｔｖｃ…電源制御端子。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
第１の実施形態．
図１は、本発明の第１の実施形態に係るＰＬＬ回路１の構成を示すブロック図である。図１において、ＰＬＬ回路１は、例えばチューナ等において局部発振信号を発生するために用いられ、ＶＣＯ回路２と、基準周波数分周器７と、発振周波数分周器８と、位相比較器９と、チャージポンプ１０と、低域通過フィルタ（以下、ＬＰＦという。）１１と、周波数調整コントローラ１２と、基準周波数発生器１９とを備えて構成される。ＰＬＬ回路１内の各構成要素は、１つのＩＣチップ上に形成される。
基準周波数発生器１９は、所定の基準周波数を有する基準周波数信号を発生して基準周波数分周器７に出力する。基準周波数分周器７は、入力された基準周波数信号を、所定の分周比で分周し、分周後の基準周波数信号ｆＲＥＦを位相比較器９及び周波数調整コントローラ１２に出力する。発振周波数分周器８は、入力された発振周波数信号ｆＯＳＣを所定の分周比で分周し、分周後の発振周波数信号ｆＤＩＶを位相比較器９及び周波数調整コントローラ１２に出力する。位相比較器９は、入力された分周後の基準周波数信号ｆＲＥＦの位相と分周後の発振周波数信号ｆＤＩＶの位相とを比較して、比較結果の信号をチャージポンプ１０及びＬＰＦ１１を介してＤＣ電圧をＶＣＯ回路２に出力する。周波数調整コントローラ１２は、入力された分周後の基準周波数信号ｆＲＥＦの周波数と分周後の発振周波数信号ｆＤＩＶの周波数との差を検出し、検出された差に応じて、粗調整及び微調整の選択及びバンドの選択（詳細は後述）を行う。
ＶＣＯ回路２は、温度検出回路４と、電圧発生回路５と、発振器６と、スイッチＳＷ１，ＳＷ２，ＳＷ３と、コンデンサＣ１，Ｃ２，Ｃ３と、可変容量ダイオードＣＶと、インダクタンスＬ１とを備えて構成される。ＶＣＯ回路２において、コンデンサＣ２，Ｃ３と、可変容量ダイオードＣＶと、スイッチＳＷ１，ＳＷ２と、インダクタンスＬ１とは、可変容量ダイオードＣＶ及びコンデンサＣ２，Ｃ３の各容量値、及び、インダクタＬ１のインダクタンス値により決定される共振周波数を有する共振回路を構成する。温度検出回路４は、温度を検出し、検出された温度に対応する温度検出結果の信号を電圧発生回路５に出力する。電圧発生回路５は、温度検出回路４からの温度検出結果の信号に対応する電圧を発生して出力する。スイッチＳＷ３は、制御端子Ｔｃ１を介して入力された制御信号に応じて接点ａ又は接点ｂを選択し、接点ａが選択されたとき、電圧発生回路５からの出力電圧を可変容量ダイオードＣＶに印加し、接点ｂが選択されたとき、電圧印加端子Ｔｉｎを介してＬＰＦ１１からのＤＣ電圧を可変容量ダイオードＣＶに印加する。コンデンサＣ１及び可変容量ダイオードＣＶは、互いに直列に接続されて直列回路を構成し、直列回路は発振器６及び接地電位との間に設けられる。コンデンサＣ１及び可変容量ダイオードＣＶの接続点はスイッチＳＷ３の共通端子に接続される。可変容量ダイオードＣＶの容量値は、スイッチＳＷ３を介して印加されるバイアス電圧によって決定される。コンデンサＣ１は可変容量ダイオードＣＶに印加された直流バイアス電圧と発振器６のバイアス電圧とを切り離している。
スイッチＳＷ１及びＳＷ２は、周波数調整コントローラ１２からそれぞれ制御端子Ｔｃ２及びＴｃ３を介して入力される各制御信号によって制御され、オンのとき、それぞれコンデンサＣ２及びＣ３をコンデンサＣ１及び可変容量ダイオードＣＶの直列回路と並列に接続する一方、オフのとき、それぞれコンデンサＣ２及びＣ３をコンデンサＣ１及び可変容量ダイオードＣＶの直列回路から切り離す。インダクタンスＬ１は、コンデンサＣ１及び可変容量ダイオードＣＶの直列回路と並列に接続される。発振器６は、上記共振回路を用いて共振周波数に対応する発振周波数ｆＯＳＣを有する発振信号を発生し、発振信号出力端子Ｔｏｕｔを介して出力する。発振信号出力端子Ｔｏｕｔから出力される発振信号ｆＯＳＣは、発振周波数分周器８に入力され、位相比較器９、チャージポンプ１０及びＬＰＦ１１を介して、再びＶＣＯ回路２の電圧印加端子Ｔｉｎに微調整用の制御電圧であるＤＣ電圧として印加され、これにより、可変容量ダイオードＣＶの容量値が所定値に維持されるようにループ制御が行われ、ＰＬＬ回路１はロックされる。
図２は、図１の温度検出回路４及び電圧発生回路５の詳細構成の一例を示す回路図である。図２において、温度検出回路４は、電流源１３，１４と、抵抗Ｒ１，Ｒ２と、比較器１５とを備えて構成され、電圧発生回路５は、定電圧源２１，２２と、スイッチＳＷ４とを備えて構成される。電流源１３は、電源電位Ｖｄｄに接続され、電流源１３を構成するバイポーラトランジスタのベース−エミッタ間電圧ＶＢＥの所定の温度特性で変化する電流を出力するように設定され、電圧源１４は、電源電位Ｖｄｄに接続され、温度変化に拘わらず一定の電流を出力する。抵抗Ｒ１，Ｒ２はそれぞれ電流源１３，１４により供給される電流を電圧に変換して、それぞれ比較器１５の非反転入力端子（＋）及び反転入力端子（−）に印加する。比較器１５に入力される各電圧は、一方が所定の温度特性に基づいて変化し、他方が一定の基準電圧に維持されるため、温度が抵抗Ｒ１，Ｒ２の抵抗比によって決まる所定のしきい値温度未満であるか否かに応じて比較器１５の出力電圧を変化させることができる。例えば、比較器１５は、所定のしきい値温度よりも低い低温時には０Ｖである電圧レベルを有し、所定のしきい値温度よりも高い高温時には所定の電源電圧である電圧レベルを有する信号を出力する。電圧発生回路５のスイッチＳＷ４は、比較器１５の出力信号の電圧レベルが０Ｖであるとき、即ち低温時、接点ａ及び図１のスイッチＳＷ３の接点ａを介して定電圧源２１の出力電圧Ｖ１Ｌを粗調整用の制御電圧として可変容量ダイオードＣＶに印加し、比較器１５の出力信号の電圧レベルが電源電圧であるとき、即ち高温時、接点ｂ及び図１のスイッチＳＷ３の接点ａを介して定電圧源２２の出力電圧Ｖ１を粗調整用の制御電圧として可変容量ダイオードＣＶに印加する。なお、出力電圧Ｖ１Ｌと出力電圧Ｖ１との間には、次式（１）で表される関係式が成り立つ。
［数１］
Ｖ１Ｌ＜Ｖ１ （１）
以上のように構成されたＰＬＬ回路１について、以下、図３〜図５を参照して、その動作を説明する。
図３は、図１のＰＬＬ回路１における低温から高温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。図３において、実線は、温度検出回路４により検出された温度が所定のしきい値温度以下である低温時の可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を示し、一点鎖線は、低温時よりも温度が上昇した場合の高温時の可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を示す。ＶＬ及びＶＨは、それぞれチャージポンプ１０の出力下限電圧及び出力上限電圧を示す。バンドＢ１〜Ｂ４の特性は、図１のＶＣＯ回路２のスイッチＳＷ１，ＳＷ２のオン及びオフの各組み合わせによる可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表し、例えば、バンドＢ１においてスイッチＳＷ１及びＳＷ２が共にオンであり、バンドＢ２においてスイッチＳＷ１のみがオンであり、バンドＢ３においてスイッチＳＷ２のみがオンであり、バンドＢ４においてスイッチＳＷ１及びＳＷ２が共にオフである。ｆＡＬ１〜ｆＡＬ５は、各バンドＢ１〜Ｂ４における下限又は上限発振周波数を示し、バンドＢ１において発振周波数ｆＡＬ１から発振周波数ｆＡＬ２で発振し、バンドＢ２において発振周波数ｆＡＬ２から発振周波数ｆＡＬ３で発振し、バンドＢ３において発振周波数ｆＡＬ３から発振周波数ｆＡＬ４で発振し、バンドＢ４において発振周波数ｆＡＬ４から発振周波数ｆＡＬ５で発振する。従って、図１のＶＣＯ回路２は、発振周波数ｆＡＬ１から発振周波数ｆＡＬ５までの周波数範囲内である発振周波数ｆＯＳＣを有する発振信号を出力する。また、Ｖ１は定電圧源２２の出力電圧であり、Ｖ１Ｌは定電圧源２１の出力電圧であり、Ｖ２は初期ロック範囲の下限値が電圧Ｖ１Ｌであるときの初期ロック範囲の上限値を示す。
図３において、まず、低温時、温度発生回路５のスイッチＳＷ４により電圧発生回路５の定電圧源２１の出力電圧Ｖ１Ｌが可変容量ダイオードＣＶに印加され、その後、スイッチＳＷ１，ＳＷ２によりコンデンサＣ２，Ｃ３を制御信号に応じた組み合わせで可変容量ダイオードＣＶへ並列接続することによってバンドＢ１〜Ｂ４のうちいずれかの１つのバンドを選択する。これにより、発振周波数ｆＯＳＣが粗調整される。その後、スイッチＳＷ３によりＬＰＦ１１からのＤＣ電圧が可変容量ダイオードＣＶに印加され、ＰＬＬ回路１により発振周波数ｆＯＳＣが微調整されてロックされる。なお、微調整の動作において、粗調整時に設定されたスイッチＳＷ１，ＳＷ２の状態は変更されない。温度が充分低いとき、可変容量印加電圧ＶＴは初期ロック範囲の上限値Ｖ２であり、発振周波数ｆＯＳＣはｆＡＬ２である低温ロック位置Ｐ１でロックされる。その後、温度が上昇した場合、発振周波数ｆＯＳＣの特性が全体的に低下するが、ＰＬＬ回路１によって可変容量印加電圧ＶＴが電圧ＶＨになる高温ロック位置Ｐ２までロック状態を維持する。
従って、ロック直後の温度が充分低いとき、可変容量印加電圧ＶＴは低下する方向にはほとんど変化しないと判断し、電圧発生回路５のスイッチＳＷ４により電圧Ｖ１Ｌを可変容量ダイオードＣＶに印加して、可変容量印加電圧ＶＴの低電圧側の温度マージンを削減する。それにより、削減された温度マージン分だけ初期ロック範囲を拡大し、即ち、発振周波数範囲を拡大することができる。図３において、従来技術に係るＰＬＬ回路１００の動作を説明した図１２に比較して、温度マージンが低減され、初期ロック範囲及び発振周波数範囲が拡大している。
図４は、図１のＰＬＬ回路１における高温から低温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。図４において、実線は、温度検出回路４により検出された温度が所定のしきい値温度よりも高い高温時の可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を示し、一点鎖線は、高温時よりも温度が低下した場合の低温時の可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を示す。ＶＬ及びＶＨ及びバンドＢ１〜Ｂ４は、図３と同様である。ｆＡＨ１〜ｆＡＨ５は、各バンドＢ１〜Ｂ４における下限又は上限発振周波数を示し、バンドＢ１において発振周波数ｆＡＨ１から発振周波数ｆＡＨ２で発振し、バンドＢ２において発振周波数ｆＡＨ２から発振周波数ｆＡＨ３で発振し、バンドＢ３において発振周波数ｆＡＨ３から発振周波数ｆＡＨ４で発振し、バンドＢ４において発振周波数ｆＡＨ４から発振周波数ｆＡＨ５で発振する。従って、図１のＶＣＯ回路２は、発振周波数ｆＡＨ１から発振周波数ｆＡＨ５までの周波数範囲内である発振周波数ｆＯＳＣを有する発振信号を出力する。また、Ｖ１は、定電圧源２２の出力電圧であり、Ｖ２Ｈは、初期ロック範囲の下限値が電圧Ｖ１であるときの初期ロック範囲の上限値を示す。
図４において、まず、高温時、温度発生回路５のスイッチＳＷ４により電圧発生回路の定電圧源２２の出力電圧Ｖ１が可変容量ダイオードＣＶに印加され、その後、スイッチＳＷ１，ＳＷ２によりコンデンサＣ２，Ｃ３を制御信号に応じた組み合わせで可変容量ダイオードＣＶへ並列接続することによってバンドＢ１〜Ｂ４のうちいずれか１つのバンドを選択する。これにより、発振周波数ｆＯＳＣが粗調整される。その後、スイッチＳＷ３でＬＰＦ１１からのＤＣ電圧が可変容量ダイオードＣＶに印加され、ＰＬＬ回路１により発振周波数ｆＯＳＣが微調整されてロックされる。なお、微調整の動作において、粗調整時に設定されたスイッチＳＷ１，ＳＷ２の状態は変更されない。温度が充分高いとき、可変容量印加電圧ＶＴは初期ロック範囲の下限値Ｖ１であり、発振周波数ｆＯＳＣはｆＡＨ１である高温ロック位置Ｐ３でロックされる。その後、温度が低下した場合、発振周波数ｆＯＳＣの特性が全体的に上昇するが、ＰＬＬ回路１によって可変容量印加電圧ＶＴが電圧ＶＬになる低温ロック位置Ｐ４までロック状態を維持する。
従って、ロック直後の温度が充分高いとき、可変容量印加電圧ＶＴは上昇する方向にはほとんど変化しないと判断し、電圧発生回路５のスイッチＳＷ４により電圧Ｖ１を可変容量ダイオードＣＶに印加して、可変容量印加電圧ＶＴの高電圧側の温度マージンを削減する。それにより、削減された温度マージン分だけ初期ロック範囲を拡大し、即ち、発振周波数範囲を拡大することができる。図４において、従来技術に係るＰＬＬ回路１００の動作を説明した図１３に比較して、温度マージンが低減され、初期ロック範囲及び発振周波数範囲が拡大している。
従って、図３及び図４のように各バンドＢ１〜Ｂ４の初期ロック範囲を広げることで、位相雑音を劣化させることなく、広い発振周波数範囲を実現することができる。
図５は、図１のＰＬＬ回路１をチューナに用いた場合の選局処理を示すフローチャートである。図５において、一例として、目標発振周波数がｆＡＬ２である場合について説明する。
まず、図５のＳ５０において、温度検出回路４により温度を検出し、ステップＳ５１において、検出された温度が所定のしきい値温度よりも低いか否かが判断され、ＹＥＳのときはステップＳ５２に進む一方、ＮＯのときはステップＳ５３に進む。ステップＳ５２において、スイッチＳＷ４により定電圧源２１の出力電圧Ｖ１Ｌを選択して出力した後、ステップＳ５４に進む。ステップＳ５３において、スイッチＳＷ４により定電圧源２２の出力電圧Ｖ１を選択して出力した後、ステップＳ５４に進む。なお、ステップＳ５０〜Ｓ５３を温度判定処理とする。
ステップＳ５４において、スイッチＳＷ３により電圧発生回路５からの粗調整用の制御電圧を可変容量ダイオードＣＶに印加し、ステップＳ５５において、スイッチＳＷ１，ＳＷ２により初期値として例えばバンドＢ３を選択する。次に、ステップＳ５６において、周波数調整コントローラ１２により、分周された基準周波数ｆＲＥＦと分周された発振周波数ｆＤＩＶとの差を検出し、ステップＳ５７において、周波数調整コントローラ１２により、検出された差に応じて適切なバンドを再選択するような制御信号を、スイッチＳＷ１，ＳＷ２へ与え、発振周波数ｆＯＳＣを検出する。次に、ステップＳ５８において、周波数調整コントローラ１２により、分周された基準周波数ｆＲＥＦと分周された発振周波数ｆＤＩＶとの差を検出し、ステップＳ５９において、発振周波数ｆＯＳＣが下限周波数ｆＡＬ１以上かつ上限周波数ｆＡＬ２以下であるか否かが判断され、ＹＥＳのときはステップＳ６０に進む一方、ＮＯのときはステップＳ５７に戻って処理を繰り返す。ステップＳ６０において、スイッチＳＷ３により、ＬＰＦ１１からの微調整用の制御電圧であるＤＣ電圧を可変容量ダイオードＣＶに印加し、それによりＰＬＬ回路１とＶＣＯ回路２で閉ループが構成され、ステップＳ６１において、ＰＬＬ回路１によって発振周波数ｆＯＳＣが目標発振周波数ｆＡＬ２となるように可変容量印加電圧ＶＴを調整する。
図１０は、図１のＰＬＬ回路１を備えた無線通信装置の構成を示すブロック図である。図１０において、無線通信装置は、ＰＬＬ回路１と、アンテナ３０と、サーキュレータ３１と、低雑音増幅器（以下、ＬＮＡという。）３２と、帯域通過フィルタ（以下、ＢＰＦという。）３３，３６と、混合器３４，３７と、電力増幅器（以下、ＰＡという。）３５と、ベースバンド処理回路３８とを備えて構成される。
図１０において、無線信号の受信時、アンテナ３０により受信された無線受信信号は、サーキュレータ３１及びＬＮＡ３２を介して低域周波数変換に必要なレベルに増幅された後、ＢＰＦ３３により所望の受信帯域の無線受信信号を帯域通過ろ波して出力する。混合器３４は、ＰＬＬ回路１からの発振信号ｆＯＳＣと、ＢＰＦ３３からの所望の受信帯域の無線受信信号とを混合することにより所定の中間周波数を有する中間周波信号に周波数変換してベースバンド処理回路３８に出力する。
また、無線信号の送信時、ベースバンド処理回路３８からの送信信号は、混合器３７により、ＰＬＬ回路１からの発振信号ｆＯＳＣと混合されて所定の送信周波数を有する送信周波信号に周波数変換された後、ＢＰＦ３６により所望の送信帯域の送信信号を帯域通過ろ波し、ＰＡ３５、サーキュレータ３１及びアンテナ３０を介して無線送信される。
以上説明したように、本実施形態に係るＰＬＬ回路１によれば、温度を検出する温度検出回路４と、検出された温度に対応する粗調整用の制御電圧を発生して出力する電圧発生回路５とを備えたので、発振周波数の温度マージンを削減でき、位相雑音を劣化させることなく、広い発振周波数範囲を得ることができる。
なお、本実施形態においては、温度検出回路４及び電圧発生回路５で、低温時及び高温時の２つの温度区分を有するが、本発明はこの構成に限らず、３つ以上の温度区分を有してもよい。その場合、温度検出回路４は温度に応じてそれぞれ異なる複数の温度検出信号を出力し、電圧発生回路５は、入力される温度検出信号に応じて、複数の出力電圧を切り替えるように動作すればよい。また、このとき、温度検出回路４によって検出された温度によって電圧発生回路５の出力電圧が連続的に変化するように構成されてもよい。
また、温度検出回路４及び電圧発生回路５は図２に示した構成を有するが、本発明はこの構成に限らず、温度に対応した電圧を出力できる構成であれば、他の構成でもよい。
さらに、可変容量ダイオードＣＶと並列に２つのコンデンサＣ１，Ｃ２を接続したが、本発明はこの構成に限らず、所望の発振周波数範囲と周波数制御感度を得られるように、１個若しくは３個以上のコンデンサを可変容量ダイオードＣＶと並列に接続してもよい。
またさらに、共振回路は、可変容量ダイオードＣＶ、コンデンサＣ２，Ｃ３及びスイッチＳＷ１及びＳＷ２を含むが、本発明はこの構成に限らず、例えばＭＯＳトランジスタのゲート容量を利用した容量素子等を用いた他の構成であってもよい。
また、ＶＣＯ回路２は不平衡型であったが、本発明はこの構成に限らず、例えば差動回路を用いて平衡型としてもよい。
またさらに、温度検出回路４において、電流源１３は電流源１３を構成するバイポーラトランジスタのベース−エミッタ間電圧ＶＢＥの温度特性で変化する電流を出力するように設定され、電圧源１４は、温度変化に拘わらず一定の電流を出力した。しかし、本発明はこの構成に限らず、電流源１４が電流源１４を構成するバイポーラトランジスタのベース−エミッタ間電圧ＶＢＥの温度特性で変化する電流を出力するように設定され、電圧源１３が温度変化に拘わらず一定の電流を出力してもよく、電流源１３，１４が互いに異なる温度特性で変化する電流を出力する構成であれば、他の構成であってもよい。
第２の実施形態．
図６は、本発明の第２の実施形態に係るＰＬＬ回路１Ａの構成を示すブロック図である。図６において、本実施形態に係るＰＬＬ回路１Ａは、図１に示した第１の実施形態に係るＰＬＬ回路１と比較して、図１のＶＣＯ回路２に代えてＶＣＯ回路２Ａを備えた点が異なる。ＶＣＯ回路２Ａは、図１のＶＣＯ回路２に比較して、温度検出回路４及び電圧発生回路５に代えて温度検出回路４Ａ及び電圧発生回路５Ａを備えた点が異なる。それ以外の点については、ＰＬＬ回路１Ａは、図１に示した第１の実施形態に係るＰＬＬ回路１と同様であり、同一符号を付した構成要素についての詳細な説明は省略する。
図６において、温度検出回路４Ａ及び電圧発生回路５Ａは、電源電圧により動作し、電源制御端子Ｔｖｃを介して入力される電源制御信号に応じて、印加される電源電圧を制御される。具体的には、粗調整時、即ちスイッチＳＷ３により電圧発生回路５Ａからの出力電圧が選択されているとき、温度検出回路４Ａ及び電圧発生回路５Ａは所定の電源電圧を印加され、微調整時、即ちスイッチＳＷ３により電圧印加端子Ｔｉｎを介してＬＰＦ１１からのＤＣ電圧が選択されているとき、電源制御信号により温度検出回路４Ａと電圧発生回路５Ａの電源電圧を遮断又は電流を減少させる。その他の動作は第１の実施形態に係る図１のＰＬＬ回路１と同様であるため説明を省略する。
以上説明したように、本実施形態に係るＰＬＬ回路１Ａによれば、発振周波数の粗調整時に温度検出回路４Ａ及び電圧発生回路５Ａに電源電圧が印加され、微調整時には温度検出回路４Ａと電圧発生回路５Ａの電源電圧を遮断又は電流を減少させるため、第１の実施形態に係るＰＬＬ回路１と比較して消費電力を低減できる。
第３の実施形態．
図７は、本発明の第３の実施形態に係るＰＬＬ回路１Ｂの構成を示すブロック図である。図７において、本実施形態に係るＰＬＬ回路１Ｂは、図１に示した第１の実施形態に係るＰＬＬ回路１と比較して、図１のＶＣＯ回路２に代えてＶＣＯ回路２Ｂを備えた点が異なる。ＶＣＯ回路２Ｂは、図１のＶＣＯ回路２に比較して、発振器６に代えて発振器６Ｂを備えた点、及び、温度検出回路４と発振器６Ｂとの間に接続された電流制御回路２０をさらに備えた点が異なる。それ以外の点については、ＰＬＬ回路１Ｂは、図１に示した第１の実施形態に係るＰＬＬ回路１と同様であり、同一符号を付した構成要素についての詳細な説明は省略する。
図７において、電流制御回路２０は、温度検出回路４からの温度検出結果の信号に応じて発振器６Ｂの電流を制御する。具体的には、温度検出回路４の温度検出結果の信号が所定のしきい値温度よりも高いことを示すとき、発振器６Ｂの電流を増加させ、温度検出回路４の温度検出結果の信号が所定のしきい値温度以下であることを示すとき、発振器６Ｂの電流を減少させ、それにより、発振器６に流す電流を使用温度によって最適化する。この場合、温度検出回路４の温度検出結果の信号を電圧発生回路５と電流制御回路２０とで兼用するので、回路規模をほとんど増大させずに、使用温度に応じて発振器６Ｂに流す電流を最適化し、良好な位相雑音特性を広い温度範囲で維持するとともに発振器６Ｂの消費電流を減少させることができる。
以上説明したように、本実施形態に係るＰＬＬ回路１Ｂによれば、温度検出回路４の温度検出結果を用いて使用温度に応じて発振器６Ｂに流す電流を最適化するので、第１の実施形態に係るＰＬＬ回路１と比較して消費電力を低減することができる。
第４の実施形態．
図８は、本発明の第４の実施形態に係るＰＬＬ回路１Ｃの構成を示すブロック図である。図８において、本実施形態に係るＰＬＬ回路１Ｃは、図１に示した第１の実施形態に係るＰＬＬ回路１と比較して、図１のＶＣＯ回路２に代えてＶＣＯ回路２Ｃを備えた点が異なる。ＶＣＯ回路２Ｃは、図１のＶＣＯ回路２に比較して、図１の温度検出回路４に代えて温度検出回路４Ｃを備えた点が異なる。それ以外の点については、ＰＬＬ回路１Ｃは、図１に示した第１の実施形態に係るＰＬＬ回路１と同様であり、同一符号を付した構成要素についての詳細な説明は省略する。
図９は、温度検出回路４Ｃ及び電圧発生回路５の詳細構成を示す回路図である。図９において、温度検出回路４Ｃは、図２に示した第１の実施形態に係るＰＬＬ回路１の温度検出回路４と比較して、抵抗Ｒ２と接地電位との間に接続された抵抗Ｒ３をさらに備え、比較器１５の出力信号によってオン及びオフを制御されかつ抵抗Ｒ３に並列に接続されたスイッチＳＷ５をさらに備える。
図９において、温度検出回路４Ｃは、比較器１５からの出力信号によって制御されるスイッチＳＷ５によって、電流源１４に接続される抵抗の値を、抵抗Ｒ２の抵抗値と、抵抗Ｒ２の抵抗値及び抵抗Ｒ３の抵抗値の和とで切替える。従って、比較器１５からの出力信号によって、電流源１４側の基準電圧を切替えることができ、ヒステリシスコンパレータと同様の動作が可能になる。一般に選局時には数ミリ秒以下のロックアップ時間を必要とするため、この時間内の温度変動幅以上のヒステリシス幅を有するように、抵抗Ｒ３の抵抗値を設定しておけばよい。
このような構成であれば、仮に温度検出回路４Ｃが所定のしきい値温度付近で動作していても、温度検出回路４Ｃがヒステリシス特性を有するため、ヒステリシス幅以下の温度変動であれば、選局処理実行中に電圧発生回路５の出力電圧が変化することはなく、図８のスイッチＳＷ３が電圧発生回路５の出力電圧を選択している粗調整時、電圧発生回路５の出力電圧を一定に保持することができる。またスイッチＳＷ５により抵抗値を切替えているだけなので、消費電流の増加もない。
以上説明したように、本実施形態に係るＰＬＬ回路１Ｃによれば、温度検出回路４Ｃがヒステリシス特性を有するので、消費電流を増加させることなく、発振周波数の粗調整時、電圧発生回路５の出力電圧を一定に保持することができる。
なお、本実施形態において、温度検出回路４Ｃは、ヒステリシス特性を実現するための構成の一例として図９の回路構成を有するが、本発明はこの構成に限らず、他の構成でもよい。また、ヒステリシス特性によって電圧発生回路５の出力電圧を一定に保持する構成としたが、ロジック回路等を用いて温度検出回路４Ｃの出力論理を保持する構成でもよい。
なお、第１乃至第４の実施形態に係る各ＰＬＬ回路１，１Ａ，１Ｂ，１Ｃを用いた無線装置をチューナ等に用いた場合、広い周波数範囲の放送を受信できるとともに、良好な位相雑音特性によって高品位な映像信号及び音声信号を再生することができる。
また、第１乃至第４の実施形態に係る各ＰＬＬ回路１，１Ａ，１Ｂ，１Ｃを用いた無線装置を通信システム等に用いた場合、異なる周波数帯域を有する通信規格に対応できると共に、良好な位相雑音特性によって高品位な映像信号、音声信号及びデータ信号を受送信することができる。
以上説明したように、本発明に係る電圧制御発振回路及びそれを備えた無線通信装置によれば、温度を検出して検出された温度に対応する粗調整用の第１の制御電圧を発生して出力する温度検出手段を備えたので、発振周波数の温度マージンを削減でき、位相雑音を劣化させることなく広い発振周波数範囲を得られる。
本発明に係る電圧制御発振回路及びそれを備えた無線通信装置は、例えば、チューナや通信システム等に利用することができる。
本発明は、温度検出手段を備えた電圧制御発振回路（以下、ＶＣＯ（Voltage Controlled Oscillator）回路という。）及びそれを備えた無線通信装置に関する。
近年、放送のディジタル化により移動端末での受信が可能となったが、移動端末での受信に用いられるＶＣＯ回路には、小型かつ低消費電力等の特性に加えて、広い周波数範囲の放送信号を受信し、車載等の使用温度範囲が広い環境でも安定に動作することが求められる。これに対して、広い発振周波数範囲を有するＶＣＯ回路を用いた位相同期ループ回路（以下、ＰＬＬ（Phase Locked Loop）回路という。）が特許文献１に開示されている。
図１１は特許文献１に記載された従来技術に係るＰＬＬ回路１００の構成を示すブロック図である。図１１のＰＬＬ回路１００のＶＣＯ回路２００において、互いに並列接続された、可変容量ダイオードＣＶと、コンデンサＣ２及びＣ３と、インダクタＬ１とによって構成された共振回路は、可変容量ダイオードＣＶ、コンデンサＣ２，Ｃ３及びインダクタＬ１の各値によって決定される所定の共振周波数を有し、発振器６は、共振回路を用いて共振周波数に対応する発振周波数を有する発振信号を発生して出力する。ＶＣＯ回路２００の共振周波数は、まず、スイッチＳＷ３により定電圧源１８の出力電圧Ｖ１を可変容量ダイオードＣＶに印加し、スイッチＳＷ１，ＳＷ２を制御してバンドを選択することにより粗調整された後、スイッチＳＷ３により電圧印加端子Ｔｉｎを介して低域通過フィルタ（以下、ＬＰＦという。）１１からの電圧を可変容量ダイオードＣＶに印加することによりＰＬＬ回路１００によって微調整される。
図１２及び図１３は、それぞれ図１１のＰＬＬ回路１００における、低温から高温及び高温から低温への温度変化を示す、可変容量ダイオードＣＶへの印加電圧ＶＴ（以下、可変容量印加電圧ＶＴという。）と発振周波数ｆＯＳＣとの関係を表す特性図である。発振回路は一般的に温度特性を持つため、温度特性に応じてＰＬＬ回路１００を所望の周波数範囲内の発振周波数ｆＯＳＣにロックさせた初期の電圧範囲である初期ロック範囲が設定される。図１２において、ｆＢＬ１〜ｆＢＬ５は、各バンドＢ１〜Ｂ４における下限又は上限発振周波数を示す。低温時、例えば可変容量印加電圧ＶＴが初期ロック範囲の上限値Ｖ２であるとき低温ロック位置Ｐ１１においてＰＬＬ回路１００がロックする。その後、温度が上昇した場合、発振周波数ｆＯＳＣの特性が全体的に低下するが、ＰＬＬ回路１００によって可変容量印加電圧ＶＴが電圧ＶＨになる高温ロック位置Ｐ１２までロック状態を維持する。また、図１３において、ｆＢＨ１〜ｆＢＨ５は、各バンドＢ１〜Ｂ４における下限又は上限発振周波数を示す。高温時、可変容量印加電圧ＶＴが初期ロック範囲の下限値Ｖ１であるとき高温ロック位置Ｐ１３においてＰＬＬ回路１００がロックする。その後、温度が低下した場合、発振周波数ｆＯＳＣの特性が全体的に上昇するが、ＰＬＬ回路１００によって可変容量印加電圧ＶＴが電圧ＶＬになる低温ロック位置Ｐ１４までロック状態を維持する。
特許第３４８８１８０号公報。
しかしながら、上記従来技術に係るＰＬＬ回路１００は、図１２及び図１３に示すように、初期ロック後の温度変動を考慮するために、初期ロック範囲の両側に所定の温度マージンを確保しておく必要があり、温度マージンの分だけ発振周波数範囲が狭くなるという問題点があった。
発振周波数範囲は、例えば図１１のＶＣＯ回路２００の共振回路において、スイッチＳＷ１，ＳＷ２と、それぞれスイッチＳＷ１，ＳＷ２に直列に接続されるコンデンサＣ１，Ｃ２との各組を増やすことで広げることができるが、共振回路の規模が増大し、それにより、ＶＣＯ回路を半導体集積回路に組み込んだとき、共振回路に付加される寄生容量が増大してＶＣＯ回路の位相雑音が劣化する。ＶＣＯ回路の電流を増加させることによって、寄生容量の増大による位相雑音の劣化の影響を抑制することができるが、その場合、消費電力が増加する。また、周波数制御感度（ｆＯＳＣ／ＶＴ）を高く設定することによって発振周波数範囲を広げることができるが、その場合、可変容量印加電圧ＶＴに重畳された電圧雑音に対する発振周波数ｆＯＳＣの変動が大きくなり、ＶＣＯ回路の位相雑音が劣化する。位相雑音が劣化したＶＣＯ回路を用いた無線通信装置において、多値の位相変調された信号を扱うと、ビットエラーレートが低下し、高品位な映像及び音声やデータの再生が困難になるという問題点があった。
本発明の目的は、以上の問題点を解決し、位相雑音を劣化させることなく、広い発振周波数範囲を有する電圧制御発振回路及びそれを備えた無線通信装置を提供することにある。
第１の発明に係る電圧制御発振回路は、温度を検出して前記検出された温度に対応する粗調整用の第１の制御電圧を発生して出力する温度検出手段と、入力された微調整用の第２の制御電圧及び前記粗調整用の第１の制御電圧のいずれか一方を選択するためのスイッチ手段と、前記スイッチ手段により選択された制御電圧に基づいて調整される容量値を有する可変容量素子と、少なくとも１つのコンデンサと、インダクタとを含み、所定の共振周波数を有する共振回路と、前記共振回路を用いて前記共振周波数に対応する発振周波数を有する発振信号を発生して出力する発振手段とを備えたことを特徴とする。
上記電圧制御発振回路において、前記温度検出手段は電源電圧により動作し、入力される電源制御信号に応じて、印加される電源電圧を制御されることを特徴とする。
また、上記電圧制御発振回路において、前記温度検出手段により検出された温度に応じて、前記発振手段の電流を制御する電流制御手段をさらに備えたことを特徴とする。
さらに、上記電圧制御発振回路において、前記温度検出手段は、前記スイッチ手段が前記第１の制御電圧を選択しているとき、前記第１の制御電圧を一定に保持することを特徴とする。
またさらに、上記電圧制御発振回路において、当該電圧制御発振回路により出力される発振信号に基づいて前記第２の制御電圧を発生する位相同期ループ回路をさらに備えたことを特徴とする。
第２の発明に係る無線通信装置は、無線信号を送受信する無線通信装置において、前記上記制御型発振回路と、前記電圧制御発振回路からの発振信号を用いて、無線信号を周波数変換する周波数変換手段とを備えたことを特徴とする。
従って、本発明に係る電圧制御発振回路及びそれを備えた無線通信装置によれば、温度を検出して検出された温度に対応する粗調整用の第１の制御電圧を発生して出力する温度検出手段を備えたので、発振周波数の温度マージンを削減でき、位相雑音を劣化させることなく広い発振周波数範囲を得られるという有利な効果を奏する。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
第１の実施形態．
図１は、本発明の第１の実施形態に係るＰＬＬ回路１の構成を示すブロック図である。図１において、ＰＬＬ回路１は、例えばチューナ等において局部発振信号を発生するために用いられ、ＶＣＯ回路２と、基準周波数分周器７と、発振周波数分周器８と、位相比較器９と、チャージポンプ１０と、低域通過フィルタ（以下、ＬＰＦという。）１１と、周波数調整コントローラ１２と、基準周波数発生器１９とを備えて構成される。ＰＬＬ回路１内の各構成要素は、１つのＩＣチップ上に形成される。
基準周波数発生器１９は、所定の基準周波数を有する基準周波数信号を発生して基準周波数分周器７に出力する。基準周波数分周器７は、入力された基準周波数信号を、所定の分周比で分周し、分周後の基準周波数信号ｆＲＥＦを位相比較器９及び周波数調整コントローラ１２に出力する。発振周波数分周器８は、入力された発振周波数信号ｆＯＳＣを所定の分周比で分周し、分周後の発振周波数信号ｆＤＩＶを位相比較器９及び周波数調整コントローラ１２に出力する。位相比較器９は、入力された分周後の基準周波数信号ｆＲＥＦの位相と分周後の発振周波数信号ｆＤＩＶの位相とを比較して、比較結果の信号をチャージポンプ１０及びＬＰＦ１１を介してＤＣ電圧をＶＣＯ回路２に出力する。周波数調整コントローラ１２は、入力された分周後の基準周波数信号ｆＲＥＦの周波数と分周後の発振周波数信号ｆＤＩＶの周波数との差を検出し、検出された差に応じて、粗調整及び微調整の選択及びバンドの選択（詳細は後述）を行う。
ＶＣＯ回路２は、温度検出回路４と、電圧発生回路５と、発振器６と、スイッチＳＷ１，ＳＷ２，ＳＷ３と、コンデンサＣ１，Ｃ２，Ｃ３と、可変容量ダイオードＣＶと、インダクタンスＬ１とを備えて構成される。ＶＣＯ回路２において、コンデンサＣ２，Ｃ３と、可変容量ダイオードＣＶと、スイッチＳＷ１，ＳＷ２と、インダクタンスＬ１とは、可変容量ダイオードＣＶ及びコンデンサＣ２，Ｃ３の各容量値、及び、インダクタＬ１のインダクタンス値により決定される共振周波数を有する共振回路を構成する。温度検出回路４は、温度を検出し、検出された温度に対応する温度検出結果の信号を電圧発生回路５に出力する。電圧発生回路５は、温度検出回路４からの温度検出結果の信号に対応する電圧を発生して出力する。スイッチＳＷ３は、制御端子Ｔｃ１を介して入力された制御信号に応じて接点ａ又は接点ｂを選択し、接点ａが選択されたとき、電圧発生回路５からの出力電圧を可変容量ダイオードＣＶに印加し、接点ｂが選択されたとき、電圧印加端子Ｔｉｎを介してＬＰＦ１１からのＤＣ電圧を可変容量ダイオードＣＶに印加する。コンデンサＣ１及び可変容量ダイオードＣＶは、互いに直列に接続されて直列回路を構成し、直列回路は発振器６及び接地電位との間に設けられる。コンデンサＣ１及び可変容量ダイオードＣＶの接続点はスイッチＳＷ３の共通端子に接続される。可変容量ダイオードＣＶの容量値は、スイッチＳＷ３を介して印加されるバイアス電圧によって決定される。コンデンサＣ１は可変容量ダイオードＣＶに印加された直流バイアス電圧と発振器６のバイアス電圧とを切り離している。
スイッチＳＷ１及びＳＷ２は、周波数調整コントローラ１２からそれぞれ制御端子Ｔｃ２及びＴｃ３を介して入力される各制御信号によって制御され、オンのとき、それぞれコンデンサＣ２及びＣ３をコンデンサＣ１及び可変容量ダイオードＣＶの直列回路と並列に接続する一方、オフのとき、それぞれコンデンサＣ２及びＣ３をコンデンサＣ１及び可変容量ダイオードＣＶの直列回路から切り離す。インダクタンスＬ１は、コンデンサＣ１及び可変容量ダイオードＣＶの直列回路と並列に接続される。発振器６は、上記共振回路を用いて共振周波数に対応する発振周波数ｆＯＳＣを有する発振信号を発生し、発振信号出力端子Ｔｏｕｔを介して出力する。発振信号出力端子Ｔｏｕｔから出力される発振信号ｆＯＳＣは、発振周波数分周器８に入力され、位相比較器９、チャージポンプ１０及びＬＰＦ１１を介して、再びＶＣＯ回路２の電圧印加端子Ｔｉｎに微調整用の制御電圧であるＤＣ電圧として印加され、これにより、可変容量ダイオードＣＶの容量値が所定値に維持されるようにループ制御が行われ、ＰＬＬ回路１はロックされる。
図２は、図１の温度検出回路４及び電圧発生回路５の詳細構成の一例を示す回路図である。図２において、温度検出回路４は、電流源１３，１４と、抵抗Ｒ１，Ｒ２と、比較器１５とを備えて構成され、電圧発生回路５は、定電圧源２１，２２と、スイッチＳＷ４とを備えて構成される。電流源１３は、電源電位Ｖｄｄに接続され、電流源１３を構成するバイポーラトランジスタのベース−エミッタ間電圧ＶＢＥの所定の温度特性で変化する電流を出力するように設定され、電圧源１４は、電源電位Ｖｄｄに接続され、温度変化に拘わらず一定の電流を出力する。抵抗Ｒ１，Ｒ２はそれぞれ電流源１３，１４により供給される電流を電圧に変換して、それぞれ比較器１５の非反転入力端子（＋）及び反転入力端子（−）に印加する。比較器１５に入力される各電圧は、一方が所定の温度特性に基づいて変化し、他方が一定の基準電圧に維持されるため、温度が抵抗Ｒ１，Ｒ２の抵抗比によって決まる所定のしきい値温度未満であるか否かに応じて比較器１５の出力電圧を変化させることができる。例えば、比較器１５は、所定のしきい値温度よりも低い低温時には０Ｖである電圧レベルを有し、所定のしきい値温度よりも高い高温時には所定の電源電圧である電圧レベルを有する信号を出力する。電圧発生回路５のスイッチＳＷ４は、比較器１５の出力信号の電圧レベルが０Ｖであるとき、即ち低温時、接点ａ及び図１のスイッチＳＷ３の接点ａを介して定電圧源２１の出力電圧Ｖ１Ｌを粗調整用の制御電圧として可変容量ダイオードＣＶに印加し、比較器１５の出力信号の電圧レベルが電源電圧であるとき、即ち高温時、接点ｂ及び図１のスイッチＳＷ３の接点ａを介して定電圧源２２の出力電圧Ｖ１を粗調整用の制御電圧として可変容量ダイオードＣＶに印加する。なお、出力電圧Ｖ１Ｌと出力電圧Ｖ１との間には、次式（１）で表される関係式が成り立つ。
［数１］
Ｖ１Ｌ＜Ｖ１ （１）
以上のように構成されたＰＬＬ回路１について、以下、図３〜図５を参照して、その動作を説明する。
図３は、図１のＰＬＬ回路１における低温から高温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。図３において、実線は、温度検出回路４により検出された温度が所定のしきい値温度以下である低温時の可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を示し、一点鎖線は、低温時よりも温度が上昇した場合の高温時の可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を示す。ＶＬ及びＶＨは、それぞれチャージポンプ１０の出力下限電圧及び出力上限電圧を示す。バンドＢ１〜Ｂ４の特性は、図１のＶＣＯ回路２のスイッチＳＷ１，ＳＷ２のオン及びオフの各組み合わせによる可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表し、例えば、バンドＢ１においてスイッチＳＷ１及びＳＷ２が共にオンであり、バンドＢ２においてスイッチＳＷ１のみがオンであり、バンドＢ３においてスイッチＳＷ２のみがオンであり、バンドＢ４においてスイッチＳＷ１及びＳＷ２が共にオフである。ｆＡＬ１〜ｆＡＬ５は、各バンドＢ１〜Ｂ４における下限又は上限発振周波数を示し、バンドＢ１において発振周波数ｆＡＬ１から発振周波数ｆＡＬ２で発振し、バンドＢ２において発振周波数ｆＡＬ２から発振周波数ｆＡＬ３で発振し、バンドＢ３において発振周波数ｆＡＬ３から発振周波数ｆＡＬ４で発振し、バンドＢ４において発振周波数ｆＡＬ４から発振周波数ｆＡＬ５で発振する。従って、図１のＶＣＯ回路２は、発振周波数ｆＡＬ１から発振周波数ｆＡＬ５までの周波数範囲内である発振周波数ｆＯＳＣを有する発振信号を出力する。また、Ｖ１は定電圧源２２の出力電圧であり、Ｖ１Ｌは定電圧源２１の出力電圧であり、Ｖ２は初期ロック範囲の下限値が電圧Ｖ１Ｌであるときの初期ロック範囲の上限値を示す。
図３において、まず、低温時、温度発生回路５のスイッチＳＷ４により電圧発生回路５の定電圧源２１の出力電圧Ｖ１Ｌが可変容量ダイオードＣＶに印加され、その後、スイッチＳＷ１，ＳＷ２によりコンデンサＣ２，Ｃ３を制御信号に応じた組み合わせで可変容量ダイオードＣＶへ並列接続することによってバンドＢ１〜Ｂ４のうちいずれかの１つのバンドを選択する。これにより、発振周波数ｆＯＳＣが粗調整される。その後、スイッチＳＷ３によりＬＰＦ１１からのＤＣ電圧が可変容量ダイオードＣＶに印加され、ＰＬＬ回路１により発振周波数ｆＯＳＣが微調整されてロックされる。なお、微調整の動作において、粗調整時に設定されたスイッチＳＷ１，ＳＷ２の状態は変更されない。温度が充分低いとき、可変容量印加電圧ＶＴは初期ロック範囲の上限値Ｖ２であり、発振周波数ｆＯＳＣはｆＡＬ２である低温ロック位置Ｐ１でロックされる。その後、温度が上昇した場合、発振周波数ｆＯＳＣの特性が全体的に低下するが、ＰＬＬ回路１によって可変容量印加電圧ＶＴが電圧ＶＨになる高温ロック位置Ｐ２までロック状態を維持する。
従って、ロック直後の温度が充分低いとき、可変容量印加電圧ＶＴは低下する方向にはほとんど変化しないと判断し、電圧発生回路５のスイッチＳＷ４により電圧Ｖ１Ｌを可変容量ダイオードＣＶに印加して、可変容量印加電圧ＶＴの低電圧側の温度マージンを削減する。それにより、削減された温度マージン分だけ初期ロック範囲を拡大し、即ち、発振周波数範囲を拡大することができる。図３において、従来技術に係るＰＬＬ回路１００の動作を説明した図１２に比較して、温度マージンが低減され、初期ロック範囲及び発振周波数範囲が拡大している。
図４は、図１のＰＬＬ回路１における高温から低温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。図４において、実線は、温度検出回路４により検出された温度が所定のしきい値温度よりも高い高温時の可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を示し、一点鎖線は、高温時よりも温度が低下した場合の低温時の可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を示す。ＶＬ及びＶＨ及びバンドＢ１〜Ｂ４は、図３と同様である。ｆＡＨ１〜ｆＡＨ５は、各バンドＢ１〜Ｂ４における下限又は上限発振周波数を示し、バンドＢ１において発振周波数ｆＡＨ１から発振周波数ｆＡＨ２で発振し、バンドＢ２において発振周波数ｆＡＨ２から発振周波数ｆＡＨ３で発振し、バンドＢ３において発振周波数ｆＡＨ３から発振周波数ｆＡＨ４で発振し、バンドＢ４において発振周波数ｆＡＨ４から発振周波数ｆＡＨ５で発振する。従って、図１のＶＣＯ回路２は、発振周波数ｆＡＨ１から発振周波数ｆＡＨ５までの周波数範囲内である発振周波数ｆＯＳＣを有する発振信号を出力する。また、Ｖ１は、定電圧源２２の出力電圧であり、Ｖ２Ｈは、初期ロック範囲の下限値が電圧Ｖ１であるときの初期ロック範囲の上限値を示す。
図４において、まず、高温時、温度発生回路５のスイッチＳＷ４により電圧発生回路の定電圧源２２の出力電圧Ｖ１が可変容量ダイオードＣＶに印加され、その後、スイッチＳＷ１，ＳＷ２によりコンデンサＣ２，Ｃ３を制御信号に応じた組み合わせで可変容量ダイオードＣＶへ並列接続することによってバンドＢ１〜Ｂ４のうちいずれか１つのバンドを選択する。これにより、発振周波数ｆＯＳＣが粗調整される。その後、スイッチＳＷ３でＬＰＦ１１からのＤＣ電圧が可変容量ダイオードＣＶに印加され、ＰＬＬ回路１により発振周波数ｆＯＳＣが微調整されてロックされる。なお、微調整の動作において、粗調整時に設定されたスイッチＳＷ１，ＳＷ２の状態は変更されない。温度が充分高いとき、可変容量印加電圧ＶＴは初期ロック範囲の下限値Ｖ１であり、発振周波数ｆＯＳＣはｆＡＨ１である高温ロック位置Ｐ３でロックされる。その後、温度が低下した場合、発振周波数ｆＯＳＣの特性が全体的に上昇するが、ＰＬＬ回路１によって可変容量印加電圧ＶＴが電圧ＶＬになる低温ロック位置Ｐ４までロック状態を維持する。
従って、ロック直後の温度が充分高いとき、可変容量印加電圧ＶＴは上昇する方向にはほとんど変化しないと判断し、電圧発生回路５のスイッチＳＷ４により電圧Ｖ１を可変容量ダイオードＣＶに印加して、可変容量印加電圧ＶＴの高電圧側の温度マージンを削減する。それにより、削減された温度マージン分だけ初期ロック範囲を拡大し、即ち、発振周波数範囲を拡大することができる。図４において、従来技術に係るＰＬＬ回路１００の動作を説明した図１３に比較して、温度マージンが低減され、初期ロック範囲及び発振周波数範囲が拡大している。
従って、図３及び図４のように各バンドＢ１〜Ｂ４の初期ロック範囲を広げることで、位相雑音を劣化させることなく、広い発振周波数範囲を実現することができる。
図５は、図１のＰＬＬ回路１をチューナに用いた場合の選局処理を示すフローチャートである。図５において、一例として、目標発振周波数がｆＡＬ２である場合について説明する。
まず、図５のＳ５０において、温度検出回路４により温度を検出し、ステップＳ５１において、検出された温度が所定のしきい値温度よりも低いか否かが判断され、ＹＥＳのときはステップＳ５２に進む一方、ＮＯのときはステップＳ５３に進む。ステップＳ５２において、スイッチＳＷ４により定電圧源２１の出力電圧Ｖ１Ｌを選択して出力した後、ステップＳ５４に進む。ステップＳ５３において、スイッチＳＷ４により定電圧源２２の出力電圧Ｖ１を選択して出力した後、ステップＳ５４に進む。なお、ステップＳ５０〜Ｓ５３を温度判定処理とする。
ステップＳ５４において、スイッチＳＷ３により電圧発生回路５からの粗調整用の制御電圧を可変容量ダイオードＣＶに印加し、ステップＳ５５において、スイッチＳＷ１，ＳＷ２により初期値として例えばバンドＢ３を選択する。次に、ステップＳ５６において、周波数調整コントローラ１２により、分周された基準周波数ｆＲＥＦと分周された発振周波数ｆＤＩＶとの差を検出し、ステップＳ５７において、周波数調整コントローラ１２により、検出された差に応じて適切なバンドを再選択するような制御信号を、スイッチＳＷ１，ＳＷ２へ与え、発振周波数ｆＯＳＣを検出する。次に、ステップＳ５８において、周波数調整コントローラ１２により、分周された基準周波数ｆＲＥＦと分周された発振周波数ｆＤＩＶとの差を検出し、ステップＳ５９において、発振周波数ｆＯＳＣが下限周波数ｆＡＬ１以上かつ上限周波数ｆＡＬ２以下であるか否かが判断され、ＹＥＳのときはステップＳ６０に進む一方、ＮＯのときはステップＳ５７に戻って処理を繰り返す。ステップＳ６０において、スイッチＳＷ３により、ＬＰＦ１１からの微調整用の制御電圧であるＤＣ電圧を可変容量ダイオードＣＶに印加し、それによりＰＬＬ回路１とＶＣＯ回路２で閉ループが構成され、ステップＳ６１において、ＰＬＬ回路１によって発振周波数ｆＯＳＣが目標発振周波数ｆＡＬ２となるように可変容量印加電圧ＶＴを調整する。
図１０は、図１のＰＬＬ回路１を備えた無線通信装置の構成を示すブロック図である。図１０において、無線通信装置は、ＰＬＬ回路１と、アンテナ３０と、サーキュレータ３１と、低雑音増幅器（以下、ＬＮＡという。）３２と、帯域通過フィルタ（以下、ＢＰＦという。）３３，３６と、混合器３４，３７と、電力増幅器（以下、ＰＡという。）３５と、ベースバンド信号処理回路３８とを備えて構成される。
図１０において、無線信号の受信時、アンテナ３０により受信された無線受信信号は、サーキュレータ３１及びＬＮＡ３２を介して低域周波数変換に必要なレベルに増幅された後、ＢＰＦ３３により所望の受信帯域の無線受信信号を帯域通過ろ波して出力する。混合器３４は、ＰＬＬ回路１からの発振信号ｆＯＳＣと、ＢＰＦ３３からの所望の受信帯域の無線受信信号とを混合することにより所定の中間周波数を有する中間周波信号に周波数変換してベースバンド信号処理回路３８に出力する。
また、無線信号の送信時、ベースバンド信号処理回路３８からの送信信号は、混合器３７により、ＰＬＬ回路１からの発振信号ｆＯＳＣと混合されて所定の送信周波数を有する送信周波信号に周波数変換された後、ＢＰＦ３６により所望の送信帯域の送信信号を帯域通過ろ波し、ＰＡ３５、サーキュレータ３１及びアンテナ３０を介して無線送信される。
以上説明したように、本実施形態に係るＰＬＬ回路１によれば、温度を検出する温度検出回路４と、検出された温度に対応する粗調整用の制御電圧を発生して出力する電圧発生回路５とを備えたので、発振周波数の温度マージンを削減でき、位相雑音を劣化させることなく、広い発振周波数範囲を得ることができる。
なお、本実施形態においては、温度検出回路４及び電圧発生回路５で、低温時及び高温時の２つの温度区分を有するが、本発明はこの構成に限らず、３つ以上の温度区分を有してもよい。その場合、温度検出回路４は温度に応じてそれぞれ異なる複数の温度検出信号を出力し、電圧発生回路５は、入力される温度検出信号に応じて、複数の出力電圧を切り替えるように動作すればよい。また、このとき、温度検出回路４によって検出された温度によって電圧発生回路５の出力電圧が連続的に変化するように構成されてもよい。
また、温度検出回路４及び電圧発生回路５は図２に示した構成を有するが、本発明はこの構成に限らず、温度に対応した電圧を出力できる構成であれば、他の構成でもよい。
さらに、可変容量ダイオードＣＶと並列に２つのコンデンサＣ１，Ｃ２を接続したが、本発明はこの構成に限らず、所望の発振周波数範囲と周波数制御感度を得られるように、１個若しくは３個以上のコンデンサを可変容量ダイオードＣＶと並列に接続してもよい。
またさらに、共振回路は、可変容量ダイオードＣＶ、コンデンサＣ２，Ｃ３及びスイッチＳＷ１及びＳＷ２を含むが、本発明はこの構成に限らず、例えばＭＯＳトランジスタのゲート容量を利用した容量素子等を用いた他の構成であってもよい。
また、ＶＣＯ回路２は不平衡型であったが、本発明はこの構成に限らず、例えば差動回路を用いて平衡型としてもよい。
またさらに、温度検出回路４において、電流源１３は電流源１３を構成するバイポーラトランジスタのベース−エミッタ間電圧ＶＢＥの温度特性で変化する電流を出力するように設定され、電圧源１４は、温度変化に拘わらず一定の電流を出力した。しかし、本発明はこの構成に限らず、電流源１４が電流源１４を構成するバイポーラトランジスタのベース−エミッタ間電圧ＶＢＥの温度特性で変化する電流を出力するように設定され、電圧源１３が温度変化に拘わらず一定の電流を出力してもよく、電流源１３，１４が互いに異なる温度特性で変化する電流を出力する構成であれば、他の構成であってもよい。
第２の実施形態．
図６は、本発明の第２の実施形態に係るＰＬＬ回路１Ａの構成を示すブロック図である。図６において、本実施形態に係るＰＬＬ回路１Ａは、図１に示した第１の実施形態に係るＰＬＬ回路１と比較して、図１のＶＣＯ回路２に代えてＶＣＯ回路２Ａを備えた点が異なる。ＶＣＯ回路２Ａは、図１のＶＣＯ回路２に比較して、温度検出回路４及び電圧発生回路５に代えて温度検出回路４Ａ及び電圧発生回路５Ａを備えた点が異なる。それ以外の点については、ＰＬＬ回路１Ａは、図１に示した第１の実施形態に係るＰＬＬ回路１と同様であり、同一符号を付した構成要素についての詳細な説明は省略する。
図６において、温度検出回路４Ａ及び電圧発生回路５Ａは、電源電圧により動作し、電源制御端子Ｔｖｃを介して入力される電源制御信号に応じて、印加される電源電圧を制御される。具体的には、粗調整時、即ちスイッチＳＷ３により電圧発生回路５Ａからの出力電圧が選択されているとき、温度検出回路４Ａ及び電圧発生回路５Ａは所定の電源電圧を印加され、微調整時、即ちスイッチＳＷ３により電圧印加端子Ｔｉｎを介してＬＰＦ１１からのＤＣ電圧が選択されているとき、電源制御信号により温度検出回路４Ａと電圧発生回路５Ａの電源電圧を遮断又は電流を減少させる。その他の動作は第１の実施形態に係る図１のＰＬＬ回路１と同様であるため説明を省略する。
以上説明したように、本実施形態に係るＰＬＬ回路１Ａによれば、発振周波数の粗調整時に温度検出回路４Ａ及び電圧発生回路５Ａに電源電圧が印加され、微調整時には温度検出回路４Ａと電圧発生回路５Ａの電源電圧を遮断又は電流を減少させるため、第１の実施形態に係るＰＬＬ回路１と比較して消費電力を低減できる。
第３の実施形態．
図７は、本発明の第３の実施形態に係るＰＬＬ回路１Ｂの構成を示すブロック図である。図７において、本実施形態に係るＰＬＬ回路１Ｂは、図１に示した第１の実施形態に係るＰＬＬ回路１と比較して、図１のＶＣＯ回路２に代えてＶＣＯ回路２Ｂを備えた点が異なる。ＶＣＯ回路２Ｂは、図１のＶＣＯ回路２に比較して、発振器６に代えて発振器６Ｂを備えた点、及び、温度検出回路４と発振器６Ｂとの間に接続された電流制御回路２０をさらに備えた点が異なる。それ以外の点については、ＰＬＬ回路１Ｂは、図１に示した第１の実施形態に係るＰＬＬ回路１と同様であり、同一符号を付した構成要素についての詳細な説明は省略する。
図７において、電流制御回路２０は、温度検出回路４からの温度検出結果の信号に応じて発振器６Ｂの電流を制御する。具体的には、温度検出回路４の温度検出結果の信号が所定のしきい値温度よりも高いことを示すとき、発振器６Ｂの電流を増加させ、温度検出回路４の温度検出結果の信号が所定のしきい値温度以下であることを示すとき、発振器６Ｂの電流を減少させ、それにより、発振器６に流す電流を使用温度によって最適化する。この場合、温度検出回路４の温度検出結果の信号を電圧発生回路５と電流制御回路２０とで兼用するので、回路規模をほとんど増大させずに、使用温度に応じて発振器６Ｂに流す電流を最適化し、良好な位相雑音特性を広い温度範囲で維持するとともに発振器６Ｂの消費電流を減少させることができる。
以上説明したように、本実施形態に係るＰＬＬ回路１Ｂによれば、温度検出回路４の温度検出結果を用いて使用温度に応じて発振器６Ｂに流す電流を最適化するので、第１の実施形態に係るＰＬＬ回路１と比較して消費電力を低減することができる。
第４の実施形態．
図８は、本発明の第４の実施形態に係るＰＬＬ回路１Ｃの構成を示すブロック図である。図８において、本実施形態に係るＰＬＬ回路１Ｃは、図１に示した第１の実施形態に係るＰＬＬ回路１と比較して、図１のＶＣＯ回路２に代えてＶＣＯ回路２Ｃを備えた点が異なる。ＶＣＯ回路２Ｃは、図１のＶＣＯ回路２に比較して、図１の温度検出回路４に代えて温度検出回路４Ｃを備えた点が異なる。それ以外の点については、ＰＬＬ回路１Ｃは、図１に示した第１の実施形態に係るＰＬＬ回路１と同様であり、同一符号を付した構成要素についての詳細な説明は省略する。
図９は、温度検出回路４Ｃ及び電圧発生回路５の詳細構成を示す回路図である。図９において、温度検出回路４Ｃは、図２に示した第１の実施形態に係るＰＬＬ回路１の温度検出回路４と比較して、抵抗Ｒ２と接地電位との間に接続された抵抗Ｒ３をさらに備え、比較器１５の出力信号によってオン及びオフを制御されかつ抵抗Ｒ３に並列に接続されたスイッチＳＷ５をさらに備える。
図９において、温度検出回路４Ｃは、比較器１５からの出力信号によって制御されるスイッチＳＷ５によって、電流源１４に接続される抵抗の値を、抵抗Ｒ２の抵抗値と、抵抗Ｒ２の抵抗値及び抵抗Ｒ３の抵抗値の和とで切替える。従って、比較器１５からの出力信号によって、電流源１４側の基準電圧を切替えることができ、ヒステリシスコンパレータと同様の動作が可能になる。一般に選局時には数ミリ秒以下のロックアップ時間を必要とするため、この時間内の温度変動幅以上のヒステリシス幅を有するように、抵抗Ｒ３の抵抗値を設定しておけばよい。
このような構成であれば、仮に温度検出回路４Ｃが所定のしきい値温度付近で動作していても、温度検出回路４Ｃがヒステリシス特性を有するため、ヒステリシス幅以下の温度変動であれば、選局処理実行中に電圧発生回路５の出力電圧が変化することはなく、図８のスイッチＳＷ３が電圧発生回路５の出力電圧を選択している粗調整時、電圧発生回路５の出力電圧を一定に保持することができる。またスイッチＳＷ５により抵抗値を切替えているだけなので、消費電流の増加もない。
以上説明したように、本実施形態に係るＰＬＬ回路１Ｃによれば、温度検出回路４Ｃがヒステリシス特性を有するので、消費電流を増加させることなく、発振周波数の粗調整時、電圧発生回路５の出力電圧を一定に保持することができる。
なお、本実施形態において、温度検出回路４Ｃは、ヒステリシス特性を実現するための構成の一例として図９の回路構成を有するが、本発明はこの構成に限らず、他の構成でもよい。また、ヒステリシス特性によって電圧発生回路５の出力電圧を一定に保持する構成としたが、ロジック回路等を用いて温度検出回路４Ｃの出力論理を保持する構成でもよい。
なお、第１乃至第４の実施形態に係る各ＰＬＬ回路１，１Ａ，１Ｂ，１Ｃを用いた無線装置をチューナ等に用いた場合、広い周波数範囲の放送を受信できるとともに、良好な位相雑音特性によって高品位な映像信号及び音声信号を再生することができる。
また、第１乃至第４の実施形態に係る各ＰＬＬ回路１，１Ａ，１Ｂ，１Ｃを用いた無線装置を通信システム等に用いた場合、異なる周波数帯域を有する通信規格に対応できると共に、良好な位相雑音特性によって高品位な映像信号、音声信号及びデータ信号を受送信することができる。
以上説明したように、本発明に係る電圧制御発振回路及びそれを備えた無線通信装置によれば、温度を検出して検出された温度に対応する粗調整用の第１の制御電圧を発生して出力する温度検出手段を備えたので、発振周波数の温度マージンを削減でき、位相雑音を劣化させることなく広い発振周波数範囲を得られる。
本発明に係る電圧制御発振回路及びそれを備えた無線通信装置は、例えば、チューナや通信システム等に利用することができる。
本発明の第１の実施形態に係るＰＬＬ回路１の構成を示すブロック図である。 図１の温度検出回路４及び電圧発生回路５の詳細構成の一例を示す回路図である。 図１のＰＬＬ回路１における低温から高温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。 図１のＰＬＬ回路１における高温から低温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。 図１のＰＬＬ回路１における選局処理を示すフローチャートである。 本発明の第２の実施形態に係るＰＬＬ回路１Ａの構成を示すブロック図である。 本発明の第３の実施形態に係るＰＬＬ回路１Ｂの構成を示すブロック図である。 本発明の第４の実施形態に係るＰＬＬ回路１Ｃの構成を示すブロック図である。 図８の温度検出回路４Ｃ及び電圧発生回路５の詳細構成の一例を示す回路図である。 図１のＰＬＬ回路１を備えた無線通信装置の構成を示すブロック図である。 従来技術に係るＰＬＬ回路１００の構成を示すブロック図である。 図１１のＰＬＬ回路１００における低温から高温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。 図１１のＰＬＬ回路１００における高温から低温への温度変化を示す、可変容量印加電圧ＶＴと発振周波数ｆＯＳＣとの関係を表す特性図である。
符号の説明
１，１Ａ，１Ｂ，１Ｃ…ＰＬＬ回路、
２，２Ａ，２Ｂ，２Ｃ…ＶＣＯ回路、
４，４Ａ，４Ｃ…温度検出回路、
５，５Ａ…電圧発生回路、
６，６Ｂ…発振器、
７…基準周波数分周器、
８…発振周波数分周器、
９…位相比較器、
１０…チャージポンプ、
１１…ＬＰＦ、
１２…周波数調整コントローラ、
１３，１４…電流源、
１５…比較器、
１９…基準周波数発生器、
２０…電流制御回路、
２１，２２…定電圧源、
３０…アンテナ、
３１…サーキュレータ、
３２…低雑音増幅器（ＬＮＡ）、
３３，３６…帯域通過フィルタ（ＢＰＦ）、
３４，３７…混合器、
３５…電力増幅器（ＰＡ）、
３８…ベースバンド信号処理回路、
Ｃ１，Ｃ２，Ｃ３…コンデンサ、
ＣＶ…可変容量ダイオード、
Ｌ１…インダクタンス、
Ｒ１，Ｒ２，Ｒ３…抵抗、
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５…スイッチ、
Ｔｉｎ…電圧印加端子、
Ｔｃ１，Ｔｃ２，Ｔｃ３…制御端子、
Ｔｏｕｔ…発振信号出力端子、
Ｔｖｃ…電源制御端子。

Claims (6)

  1. 温度を検出して前記検出された温度に対応する粗調整用の第１の制御電圧を発生して出力する温度検出手段と、
    入力された微調整用の第２の制御電圧及び前記粗調整用の第１の制御電圧のいずれか一方を選択するためのスイッチ手段と、
    前記スイッチ手段により選択された制御電圧に基づいて調整される容量値を有する可変容量素子と、少なくとも１つのコンデンサと、インダクタとを含み、所定の共振周波数を有する共振回路と、
    前記共振回路を用いて前記共振周波数に対応する発振周波数を有する発振信号を発生して出力する発振手段とを備えたことを特徴とする電圧制御発振回路。
  2. 前記温度検出手段は電源電圧により動作し、入力される電源制御信号に応じて、印加される電源電圧を制御されることを特徴とする請求項１記載の電圧制御発振回路。
  3. 前記温度検出手段により検出された温度に応じて、前記発振手段の電流を制御する電流制御手段をさらに備えたことを特徴とする請求項１又は２記載の電圧制御発振回路。
  4. 前記温度検出手段は、前記スイッチ手段が前記第１の制御電圧を選択しているとき、前記第１の制御電圧を一定に保持することを特徴とする請求項１乃至３のうちのいずれか１つに記載の電圧制御発振回路。
  5. 当該電圧制御発振回路により出力される発振信号に基づいて前記第２の制御電圧を発生する位相同期ループ回路をさらに備えたことを特徴とする請求項１乃至４のうちのいずれか１つに記載の電圧制御発振回路。
  6. 無線信号を送受信する無線通信装置において、
    請求項１乃至５のうちのいずれか１つに記載の電圧制御発振回路と、
    前記電圧制御発振回路からの発振信号を用いて、無線信号を周波数変換する周波数変換手段とを備えたことを特徴とする無線通信装置。
JP2008506346A 2006-03-23 2007-03-23 電圧制御発振回路 Expired - Fee Related JP4542598B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006080292 2006-03-23
JP2006080292 2006-03-23
PCT/JP2007/056025 WO2007108534A1 (ja) 2006-03-23 2007-03-23 電圧制御発振回路

Publications (2)

Publication Number Publication Date
JPWO2007108534A1 true JPWO2007108534A1 (ja) 2009-08-06
JP4542598B2 JP4542598B2 (ja) 2010-09-15

Family

ID=38522558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008506346A Expired - Fee Related JP4542598B2 (ja) 2006-03-23 2007-03-23 電圧制御発振回路

Country Status (4)

Country Link
US (1) US7982551B2 (ja)
JP (1) JP4542598B2 (ja)
CN (1) CN101405941B (ja)
WO (1) WO2007108534A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110260761A1 (en) * 2008-10-17 2011-10-27 Freescale Semiconductor, Inc. Temperature compensation in a phase-locked loop
KR101541706B1 (ko) * 2009-01-19 2015-08-05 삼성전자주식회사 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
US20100225402A1 (en) * 2009-03-09 2010-09-09 Qualcomm Incorporated Vco tuning with temperature compensation
US8140040B1 (en) * 2009-09-11 2012-03-20 Qualcomm Atheros, Inc Method and apparatus for a temperature compensated phase locked loop supporting a continuous stream receiver in an integrated circuit
CN102118160B (zh) 2009-12-30 2013-10-23 意法半导体研发(深圳)有限公司 产生时钟信号的电路和方法
JP2011155489A (ja) * 2010-01-27 2011-08-11 Toshiba Corp 半導体集積回路装置および発振周波数較正方法
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
TWI408526B (zh) * 2010-11-19 2013-09-11 Richtek Technology Corp 具自動溫度補償之多段式電壓調節電路及方法
US8674772B2 (en) * 2011-04-01 2014-03-18 Mediatek Inc. Oscillating signal generator utilized in phase-locked loop and method for controlling the oscillating signal generator
US20120326795A1 (en) * 2011-06-27 2012-12-27 Broadcom Corporation Vco calibration scheme
US9004756B2 (en) 2012-04-10 2015-04-14 Freescale Semiconductor, Inc. Temperature sensor
JP5306512B1 (ja) 2012-04-27 2013-10-02 ラピスセミコンダクタ株式会社 半導体装置、計測機器、及び補正方法
US9344094B2 (en) * 2013-03-15 2016-05-17 Intel Corporation Temperature compensated PLL calibration
US9407199B2 (en) * 2014-08-27 2016-08-02 Freescale Semiconductor, Inc. Integrated circuit comprising a frequency dependent circuit, wireless device and method of adjusting a frequency
US9515666B2 (en) 2014-08-27 2016-12-06 Freescale Semiconductor, Inc. Method for re-centering a VCO, integrated circuit and wireless device
CN106130544B (zh) * 2016-06-15 2021-10-29 上海兆芯集成电路有限公司 自动频带校准方法与系统
EP3340467B1 (en) * 2016-12-22 2022-10-05 NXP USA, Inc. Digitally controlled oscillator with temperature compensation
CN107356348B (zh) * 2017-07-20 2019-07-05 京东方科技集团股份有限公司 一种温度传感器及其温度检测方法
CN111756371A (zh) * 2020-07-03 2020-10-09 上海奥令科电子科技有限公司 温度补偿方法和辅助电路、压控振荡装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118207A (en) * 1979-03-05 1980-09-11 Toshiba Corp Non-linear type characteristic compensation system
JPS6144922U (ja) * 1984-08-27 1986-03-25 日本電信電話株式会社 デイジタル制御形温度補償水晶発振器
JPH01192205A (ja) * 1988-01-27 1989-08-02 Kinseki Ltd 圧電発振器の温度補償回路
JPH05304467A (ja) * 1992-04-24 1993-11-16 Ricoh Co Ltd 発振回路
JPH07106960A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd 位相ロックループ回路
JPH09246958A (ja) * 1996-03-04 1997-09-19 Matsushita Electron Corp 電圧制御発振回路の周波数調整装置
JPH11220872A (ja) * 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd チャージポンプ回路の駆動回路
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714996B2 (ja) 1984-08-09 1995-02-22 東レ株式会社 ポリエステルの製造方法
JP3901693B2 (ja) 2003-03-28 2007-04-04 沖電気工業株式会社 発振回路及び発振回路制御方法
JP4514485B2 (ja) * 2004-03-19 2010-07-28 パナソニック株式会社 高周波電力増幅器
US7164325B2 (en) * 2004-03-30 2007-01-16 Qualcomm Incorporated Temperature stabilized voltage controlled oscillator
US7463097B2 (en) * 2006-12-20 2008-12-09 Nxp B.V. Systems involving temperature compensation of voltage controlled oscillators

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118207A (en) * 1979-03-05 1980-09-11 Toshiba Corp Non-linear type characteristic compensation system
JPS6144922U (ja) * 1984-08-27 1986-03-25 日本電信電話株式会社 デイジタル制御形温度補償水晶発振器
JPH01192205A (ja) * 1988-01-27 1989-08-02 Kinseki Ltd 圧電発振器の温度補償回路
JPH05304467A (ja) * 1992-04-24 1993-11-16 Ricoh Co Ltd 発振回路
JPH07106960A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd 位相ロックループ回路
JPH09246958A (ja) * 1996-03-04 1997-09-19 Matsushita Electron Corp 電圧制御発振回路の周波数調整装置
JPH11220872A (ja) * 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd チャージポンプ回路の駆動回路
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
US7982551B2 (en) 2011-07-19
WO2007108534A1 (ja) 2007-09-27
JP4542598B2 (ja) 2010-09-15
CN101405941B (zh) 2011-06-22
CN101405941A (zh) 2009-04-08
US20090231044A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
JP4542598B2 (ja) 電圧制御発振回路
US6639474B2 (en) Adjustable oscillator
US6833769B2 (en) Voltage controlled capacitive elements having a biasing network
US8466750B2 (en) VCO utilizing an auxiliary varactor with temperature dependent bias
US8674771B2 (en) Fixed bandwidth LO-GEN
US20080238495A1 (en) Frequency synthesizer and wireless communication device utilizing the same
KR20110126701A (ko) 다수의 조정 루프들을 갖는 주파수 합성기
JP2013062845A (ja) 位相ロック・ループにおけるｖｃｏの動的バイアス印加
JP2006319393A (ja) 通信用半導体集積回路および無線通信装置
EP1442523A2 (en) A communication semiconductor integrated circuit device and a wireless communication system
US20070146082A1 (en) Frequency synthesizer, wireless communications device, and control method
JP2007013898A (ja) Ｐｌｌ周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置
US7095992B2 (en) Phase locked loop calibration
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
JP3563678B2 (ja) 高周波受信装置
KR100918860B1 (ko) 루프필터 보상회로를 구비하는 주파수 합성기
US7394329B2 (en) Analog varactor
US7126430B2 (en) PLL circuit
US20060114071A1 (en) Phase locked loop
JP4110767B2 (ja) 位相同期回路、同調装置
US20230412175A1 (en) Control and calibration of external oscillators
KR100274164B1 (ko) 디지털 위성방송 수신용 튜너
JPWO2005002056A1 (ja) Ｖｃｏ装置
US20090036080A1 (en) Multiple PLL high frequency receiver
US20090189699A1 (en) Fixed bandwidth lo-gen

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100625

R150 Certificate of patent or registration of utility model

Ref document number: 4542598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees