JP4110767B2 - 位相同期回路、同調装置 - Google Patents
位相同期回路、同調装置 Download PDFInfo
- Publication number
- JP4110767B2 JP4110767B2 JP2001360325A JP2001360325A JP4110767B2 JP 4110767 B2 JP4110767 B2 JP 4110767B2 JP 2001360325 A JP2001360325 A JP 2001360325A JP 2001360325 A JP2001360325 A JP 2001360325A JP 4110767 B2 JP4110767 B2 JP 4110767B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- frequency
- signal
- oscillator
- phase noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発振器、並びにこれを用いた位相同期(ＰＬＬ：Phase Locked Loop) 回路、あるいはテレビジョン装置や携帯電話などの受信用や送信用の装置などに利用される、位相同期回路を用いたＰＬＬ周波数シンセサイザやチューナなどの同調装置に関する。特に、位相ノイズ特性の改善に関する。
【０００２】
【従来の技術】
たとえば各種の通信装置（送信機や受信機）などでは、送信信号や受信信号の周波数変換などのために周波数シンセサイザやチューナなどの同調装置（同調回路）が用いられる。そして、これらにはたとえば局部発振回路などを構成するために電圧制御発振器が使用される。また、この電圧制御発振器を利用した位相同期回路が組み込まれることもある。
【０００３】
図６（Ａ）は、位相同期回路の基本構成を示したブロック図である。この位相同期回路１は、ＰＬＬ集積回路（ＰＬＬＩＣ）１０と、周波数制御入力端子２２および出力端子２４を有するＶＣＯ（Voltage Controled oscillator；電圧制御発振器）２０と、ループフィルタ回路３０とを備える。ＰＬＬＩＣ１０は、基準周波数の電圧信号ｆ１を発生する基準発振器１２、プログラマブルカウンタなどの可変分周器１４，１６、および位相比較器１８を有し、これらがワンチップに集積回路化されたものである。
【０００４】
ＶＣＯ２０は、周波数制御入力端子２２に入力された制御信号に対応した周波数の電圧信号ｆ３を発生し、出力端子２４から出力する。可変分周器１４は、基準発振器１２から出力された電圧信号ｆ１を１／Ａに分周し、その分周出力信号ｆ２を位相比較器１８の一方の端子１８ａに入力する。可変分周器１６は、ＶＣＯ２０から出力された電圧信号ｆ３を１／Ｎに分周し、その分周出力信号ｆ４を位相比較器１８の他方の端子１８ｂに入力する。可変分周器１４，１６の分周比１／Ａ，１／Ｎは、たとえば図示しないマイクロコンピュータなどにより指示される。位相比較器１８は、２つの電圧信号ｆ３，ｆ４との位相を比較し、比較結果である位相差を示す誤差信号をループフィルタ回路３０に入力する。ループフィルタ回路３０は、２つの電圧信号ｆ３，ｆ４の位相比較結果（誤差信号）を平滑化し、この平滑化した信号を周波数制御信号としてＶＣＯ２０の周波数制御入力端子２２に印加する。
【０００５】
この位相同期回路１では、ＶＣＯ２０からの出力電圧信号ｆ３が、ＰＬＬＩＣ１０内の可変分周器１６によって分周比１／Ｎで分周され、ＰＬＬＩＣ１０内の位相比較器１８によって、可変分周器１６の出力信号ｆ４と基準発振器１２の出力信号ｆ１を１／Ａに分周した信号ｆ２とが位相比較され、位相比較器１８の出力電圧Ｖ０が、ループフィルタ回路３０を通じ周波数制御信号Ｖ１に変換されＶＣＯ２０に供給されて、ＶＣＯ２０の発振周波数が制御される。
【０００６】
図６（Ｂ）は、位相同期回路１におけるＶＣＯ２０の従来例を示した回路図である。図示したＶＣＯ２０は、発振回路（共振回路）２６と、ＮＰＮ型トランジスタＱ２１〜Ｑ２４を有する周波数制御回路２７と、ＮＰＮ型トランジスタＱ２５，Ｑ２６、抵抗素子Ｒ２１、Ｒ２２、および基準電圧源ＶＴ２１を有する電流源部２８とを備える。
【０００７】
周波数制御回路２７を構成するトランジスタＱ２１，Ｑ２２とトランジスタＱ２３，Ｑ２４は、それぞれカスケード接続されている。トランジスタＱ２１，Ｑ２３は、ベースコモンとされかつそれぞれのコレクタ端子が接続され、そのベース端子およびコレクタ端子は、ＶＣＯ２０内の所定部分に接続されている。トランジスタＱ２２，Ｑ２４は、それぞれのエミッタ端子が発振回路２６の対応する入力端子ａ，ｂに接続され、それぞれのベース端子が発振回路２６の対応する入力端子ｃ，ｄに接続されかつ両端間に周波数制御信号が印加されている。つまり本例では、トランジスタＱ２２，Ｑ２４のベース端子が周波数制御入力端子として機能している。たとえばトランジスタＱ２２，Ｑ２４のベース端子の一方に基準電位が印加され、他方の端子にループフィルタ回路３０からの周波数制御信号Ｖ１（電圧信号）が印加される。
【０００８】
電流源部２８を構成するトランジスタＱ２５，Ｑ２６は、ベースコモンとされそのベース端子には基準電圧源ＶＴ２１が接続されている。またそれぞれのエミッタ端子と接地との間には電流設定用の抵抗素子Ｒ２１，Ｒ２２が接続され、それぞれのコレクタ端子は、周波数制御回路２７を構成するトランジスタＱ２２，Ｑ２４の対応するエミッタ端子と接続されている。
【０００９】
トランジスタＱ２５および抵抗素子Ｒ２１、トランジスタＱ２６および抵抗素子Ｒ２２はそれぞれ電流設定回路（定電流源）を構成し、トランジスタＱ２５，Ｑ２６の各コレクタ電流Ｉ２５，Ｉ２６は、基準電圧源ＶＴ２１の出力電圧値と抵抗素子Ｒ２１，Ｒ２２とで決まり、略一定である。また、トランジスタＱ２２のエミッタ電流と発振回路２６の端子ａからの電流との和電流Ｉ０１はトランジスタＱ２５のコレクタ電流Ｉ２５と等しく、またトランジスタＱ２４のエミッタ電流と発振回路２６の端子ｂからの電流との和電流Ｉ０２はトランジスタＱ２６のコレクタ電流Ｉ２６と等しく、各和電流Ｉ０１，Ｉ０２は一定である。つまり発振回路２６は、基準電圧源ＶＴ２１と抵抗素子Ｒ２１，Ｒ２２とで決まる一定電流で駆動される。
【００１０】
【発明が解決しようとする課題】
このような構成のＶＣＯ２０は、トランジスタＱ２２，Ｑ２４のベース端子間に印加される制御信号に対応した周波数の電圧信号を発生する。つまり、周波数制御信号の大きさを制御することで、広帯域に亘ってその発振周波数を制御することができる。しかしながら、上記構成のＶＣＯ２０では、広帯域に亘ってその発振周波数を制御することができるものの、ある発振周波数では低位相ノイズでも、広帯域に亘って低位相ノイズにすることができなかった。
【００１１】
位相ノイズの増大は、位相同期回路を用いたＰＬＬ周波数シンセサイザやチューナなどの同調装置、あるいはこの同調装置を用いたテレビジョン装置や携帯電話などの、受信用あるいは送信用の装置の性能を低下させる要因となるなど、高性能な位相同期回路を構成する上で不都合がある。たとえば位相ノイズは、位相同期回路の用途として考えられるデジタルＴＶの特性の中で最も重要な特性であるため、位相ノイズの劣化はあってはならないものである。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、広周波数帯域に亘って位相ノイズの問題のない位相同期回路、あるいは送信装置や受信装置などの利用される同調装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本願の発明者らの調査によれば、電圧制御発振器を構成する発振回路に流れる駆動電流（動作電流）を変更すると、位相ノイズが変動するということが分かった。本願発明はこのような知見に基づいてなされたものである。ここで、第１の観点においては、発振器から出力された出力信号の位相ノイズを検出し、この検出した位相ノイズに基づいて電流制御信号を生成し、発振器の出力信号の位相ノイズが所定量以下となるように発振器（詳しくは内部の発振回路）が発振動作をするための動作電流を制御する位相ノイズ監視部を設ける。
【００１４】
また第２の観点においては、発振器から出力される出力信号の周波数、発振器から出力される出力信号の位相ノイズ、および発振器（詳しくは内部の発振回路）が発振動作をするための動作電流の対応関係に基づき、発振器から出力される出力信号の周波数の何れにおいても、発振器の出力信号の位相ノイズが所定量以下となるように電流制御信号を制御する制御部を設ける。電流制御信号は電流制御入力端子に入力されるので、発振器は、自身（詳しくは内部の発振回路）が発振動作をするため動作電流を電流制御信号に基づき制御することになる。
【００１５】
【作用】
上記構成においては、電流制御信号を用いて、位相ノイズ監視部もしくは制御部が発振器（詳しくは内部の発振回路）の動作電流を制御することで、各発振周波数における位相ノイズが調整可能になる。第１の観点においては、発振器出力の位相ノイズが所定量以下となるように発振器の発振動作をフィードバック制御するし、また、第２の観点においては、予め特定しておくことのできる前記の対応関係を勘案して、実使用時の発振周波数の設定に応じて発振器出力の位相ノイズが所定量以下となるように発振器の動作電流をオープンループで制御する。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１７】
図１は、本発明に係る発振器の一実施形態を示す回路図である。基本構成は、電流源部２８を除いて従来技術のものと同様であるので、同様の機能部分については図６に示したものと同様の参照番号を付与し、その機能の説明は割愛する。図示したＶＣＯ２０は、その電流源部２８に、発振回路２６の動作電流を切り替えるための構成要素を具備しており、図１（Ａ）および図１（Ｂ）とで、２つの切替え状態（ＡはスイッチＳＷ１がオフ、Ｂはオン）を示している。
【００１８】
具体的には、ＶＣＯ２０は、先ずトランジスタＱ２５および抵抗素子Ｒ２１からなる電流設定回路（定電流源）と併設して、トランジスタＱ３１よび抵抗素子Ｒ３１からなる電流設定回路を有する。同様に、トランジスタＱ２６および抵抗素子Ｒ２２からなる電流設定回路と併設して、トランジスタＱ３２よび抵抗素子Ｒ３２からなる電流設定回路を有する。トランジスタＱ３１，Ｑ３２のベース端子は、トランジスタＱ２５，Ｑ２６のベース端子と同様に、基準電圧源ＶＴ２１に接続されている。またトランジスタＱ３１のコレクタ端子はトランジスタＱ２５のコレクタ端子と接続され、トランジスタＱ３２のコレクタ端子はトランジスタＱ２６のコレクタ端子と接続されている。
【００１９】
また各図の左側には、抵抗素子Ｒ３３および３つのトランジスタＱ３３，Ｑ３４，Ｑ３５を有するカレントミラー構成の定電流源が設けられている。トランジスタＱ３３のベース端子と内部接続線ｅとの間にはスイッチＳＷ１が設けられ、トランジスタＱ３３，Ｑ３５のコレクタ端子は内部接続線ｅと接続されている。トランジスタＱ３５のエミッタ端子は、Ｑ３１，Ｑ３２のエミッタ端子と共通に接続されている。つまり、抵抗素子Ｒ３３および３つのトランジスタＱ３３，Ｑ３４，Ｑ３５並びにスイッチＳＷ１により電流切替回路２９が構成されている。そして、この電流切替回路２９を備えた電流源部２８は、本発明に係る動作電流制御回路を構成する。ＳＷ１の制御端子ＣＮＴが、電流制御入力端子として機能する。
【００２０】
先ず図１（Ａ）に示すように、スイッチＳＷ１がオフのときには、電流切替回路２９はオフ（定電流動作しない状態）となり、そのトランジスタＱ３５のコレクタ電流Ｉ３５は“０；ゼロ”となる。このため、従来の電流源部２８に併設したトランジスタＱ３１および抵抗素子Ｒ３１並びにトランジスタＱ３２および抵抗素子Ｒ３２の各電流設定回路はオンし、トランジスタＱ３１にはコレクタ電流Ｉ３１が、トランジスタＱ３２にはコレクタ電流Ｉ３２が、それぞれ流れる。このため、周波数制御回路２７を構成するトランジスタＱ２２のエミッタ電流と発振回路２６の端子ａからの電流との和電流Ｉ０１はトランジスタＱ２５のコレクタ電流Ｉ２５とトランジスタＱ３１のコレクタ電流Ｉ３１との和に等しく（Ｉ０１＝Ｉ２５＋Ｉ３１）、またトランジスタＱ２４のエミッタ電流と発振回路２６の端子ｂからの電流との和電流Ｉ０２はトランジスタＱ２６のコレクタ電流Ｉ２６とトランジスタＱ３１のコレクタ電流Ｉ３１との和に等しくなる（Ｉ０２＝Ｉ２６＋Ｉ３２）。
【００２１】
一方、図１（Ｂ）に示すように、スイッチＳＷ１がオンのときには、電流切替回路２９はオン（定電流動作する状態）となる。このときのトランジスタＱ３５のコレクタ電流Ｉ３５を、Ｉ０の２倍（Ｉ０＝２＊Ｉ０）とする。この電流Ｉ３５は、トランジスタＱ３５のエミッタ端子を通じて抵抗素子Ｒ３１，Ｒ３２に流れる。抵抗素子Ｒ３１，Ｒ３２の抵抗値が等しいとすれば、各抵抗素子Ｒ３１，Ｒ３２には、それぞれ電流Ｉ０が流れる。これにより、各抵抗素子Ｒ３１，Ｒ３２の両端には電圧が生じ、トランジスタＱ３１，Ｑ３２のエミッタ端子の電圧Ｖｅが上昇する。このとき、エミッタ端子の電圧Ｖｅが基準電圧源ＶＴ２１の電圧値Ｖｂ−Ｖｂｅ（Ｖｂｅはベースエミッタ間電圧）よりも大きくなるようにトランジスタＱ３５のコレクタ電流Ｉ３５をある程度大きく設定すると、トランジスタＱ３１，Ｑ３２のベース・エミッタ間が逆バイアスとなり、完全にオフする。このため、周波数制御回路２７を構成するトランジスタＱ２２のエミッタ電流と発振回路２６の端子ａからの電流との和電流Ｉ０１はトランジスタＱ２５のコレクタ電流Ｉ２５と等しく（Ｉ０１＝Ｉ２５）、またトランジスタＱ２４のエミッタ電流と発振回路２６の端子ｂからの電流との和電流Ｉ０２はトランジスタＱ２６のコレクタ電流Ｉ２６と等しくなる（Ｉ０２＝Ｉ２６）。つまり、従来のＶＣＯ２０と同じ状態となる。
【００２２】
このように、上記実施形態のＶＣＯ２０によれば、スイッチＳＷ１のオン／オフを切り替えることで、各和電流Ｉ０１，Ｉ０２すなわち発振回路２６の動作電流を切替制御することができる。前述のように、本願発明者らの調査によれば、ＶＣＯ２０を構成する発振回路２６に流れる動作電流を変更すると、位相ノイズが変動する。したがって、上記構成のＶＣＯ２０では、２段階ではあるものの、発振回路２６の発振周波数に応じてスイッチＳＷ１を切り替えることで、その発振周波数に応じた、より適正な動作電流に切り替えることで広周波数帯域に亘って低位相ノイズにすることができる。
【００２３】
なお、上記実施形態の構成では、１個のスイッチＳＷ１により２段階に動作電流値を切り替えるようにしていたが、たとえば、電流切替回路２９と同様の回路を複数個接続して電流を切り替えるようにすれば、他段階で動作電流を切り替えることもできる。また、トランジスタＱ３５のコレクタ電流Ｉ３５が小さいときには、トランジスタＱ３１，Ｑ３２が完全にオフすることはなく、その電流状態に応じた能動状態（活性状態）となり、ある程度のコレクタ電流が流れる。よってこの場合には、そのコレクタ電流量に応じて、和電流Ｉ０１，Ｉ０２を、それぞれＩ２５〜Ｉ２５＋Ｉ３１あるいはＩ２６〜Ｉ２６＋Ｉ３２の範囲内で制御することができる。またたとえば抵抗素子Ｒ３３を可変抵抗やＦＥＴなどに置き換え、スイッチＳＷ１のオン時にその抵抗値（ＦＥＴの場合にはオン抵抗値）を変更制御可能な構成とすれば、和電流Ｉ０１，Ｉ０２を、それぞれＩ２５〜Ｉ２５＋Ｉ３１あるいはＩ２６〜Ｉ２６＋Ｉ３２の範囲でダイナミックに変動させることができる。つまり、可変抵抗の値を変動させて発振回路２６の動作電流をその発振周波数に応じた適正な電流値にすることにより、ダイナミックに低位相ノイズにすることもできる。また電流切替回路２９を、電流値Ｉ３５に対応する出力電流を変更可能な可変電流源に置き換えた場合にも同様である。また、位相ノイズを監視して、トランジスタＱ３５のコレクタ電流Ｉ３５を位相ノイズに応じてダイナミックに変動させるフィードバック構成とすれば、最適な動作電流値に自動追従する構成となり低位相ノイズが常に得られる。
【００２４】
図２は、図１に示したＶＣＯ２０を有する位相同期回路の一実施形態を示すブロック図である。この位相同期回路１は、位相ノイズの影響がＶＣＯ２０の発振出力ｆ３のジッタ（周波数揺らぎ）として現れるので、ＶＣＯ２０の出力信号ｆ３のジッタ量を検出することで位相ノイズを検出する手法を採用し、発振回路２６の動作電流をジッタ量に基づいて切り替えるフィードバック構成としたものである。すなわち位相同期回路１は、ＶＣＯ２０の発振出力ｆ３つまり発振回路２６の出力周波数のジッタ量を監視する位相ノイズ監視部の一例であるジッタ量監視回路９０を備えている。図２ではＶＣＯ２０をブロック図で示しているが、このＶＣＯ２０は図１に示した構成のものが用いられている。
【００２５】
ジッタ量監視回路９０には、所定の閾値が入力されている。この閾値は図示しないＣＰＵなどにより設定される。そしてジッタ量監視回路９０は、監視したｆ３のジッタ量と閾値とを比較して、その大小に応じて電流切替回路２９のスイッチＳＷ１（図１参照）をオン／オフさせるための電流制御信号を電流制御入力端子２５に入力する。なお、スイッチＳＷ１の切替え時にハンチングが生じないよう、ジッタ量監視回路９０はシュミット構成とするのがよい。
【００２６】
発振回路２６は、たとえばその発振周波数が高いときには位相ノイズが増え、また動作電流量が多いときには位相ノイズが減る特性（以下単調減少特性ともいう）を有するものとする。この場合、ジッタ量監視回路９０は、発振回路２６の発振周波数が高くなり、監視したｆ３のジッタ量が閾値よりも大きくなったときには、図１に示したスイッチＳＷ１をオフさせることで、発振回路２６の動作電流を大きくする。これによりｆ３の位相ノイズが減るようになる。
【００２７】
一方、発振回路２６の発振周波数が低くなり監視したｆ３のジッタ量が閾値よりも小さくなったときには、ジッタ量監視回路９０は、図１に示したスイッチＳＷ１をオンさせることで、発振回路２６の動作電流を小さくする。これによりｆ３の位相ノイズが元の多さに戻るようになる。この場合、発振回路２６の発振周波数が低いので、ｆ３のジッタ量が問題となることはない。つまり、２段階ではあるものの、発振回路２６の位相ノイズをｆ３のジッタ量に基づいて監視し発振回路２６の動作電流を切り替えることで、位相ノイズが常に所定量以下となるようにフィードバック制御することができる。
【００２８】
このように図２に示した構成では、スイッチＳＷ１を切り替えることで発振回路２６の動作電流を変更可能な構成としたので、位相ノイズが問題とならないように、発振回路２６の動作電流を適正化することができ、これにより、動作電流固定の従来構成よりも広い電圧制御発振周波数帯域に亘って低位相ノイズを得ることができるようになる。なお発振回路２６の発振周波数に対する位相ノイズ特性が上述とは逆特性（以下単調増加特性ともいう）の場合には、ジッタ量監視回路９０は前述と逆特性で発振回路２６の動作電流を切り替えるとよい。
【００２９】
図３は、図２に示した位相同期回路１の変形例を示す図である。先ず電流源部２８は、電流切替回路２９に代えて、出力電流を制御電圧に応じて変更可能な可変電流源２９ａを有している。また位相同期回路１は、電流切替回路２９のスイッチＳＷ１をオン／オフさせるジッタ量監視回路９０に代えて、ｆ３のジッタ量に応じた制御電圧Ｖｃを電流制御信号として電流制御入力端子２５に入力するジッタ量監視回路９２を有している。可変電流源２９ａは、たとえば制御電圧Ｖｃが高いときには出力電流が増える特性のものとする。
【００３０】
この場合において、前述のように、発振回路２６が、その発振周波数が高いときには位相ノイズが増え、また動作電流量が多いときには位相ノイズが減る単調減少特性を有するものとする場合、ジッタ量監視回路９２は、発振回路２６の発振周波数が高くなり監視したｆ３のジッタ量が大きくなるとその制御電圧Ｖｃがより高くなるようにする。これにより、可変電流源２９ａに流れる電流量が増え、発振回路２６の動作電流が増え、ｆ３の位相ノイズが減るようになる。
【００３１】
一方、発振回路２６の発振周波数が低くなり監視したｆ３のジッタ量が小さくなると、ジッタ量監視回路９２はその制御電圧Ｖｃがより低くなるようにする。これにより、可変電流源２９ａに流れる電流量が少なくなり、発振回路２６の動作電流も減り、ｆ３の位相ノイズが増えるようになる。つまり、この図３に示した構成では、ｆ３の位相ノイズをｆ３のジッタ量に基づいて監視し発振回路２６の動作電流を連続的に制御する（切り替える）ことで、位相ノイズが常に所定量となるようにダイナミック（動的）にフィードバック制御することができる。
【００３２】
このように図３に示した構成においては、発振回路２６の動作電流をダイナミックに変更可能な構成としたので、発振回路２６の動作電流を各発振周波数ごとに最適化することができ、これにより非常に広い電圧制御発振周波数帯域に亘って低位相ノイズを得ることができるようになる。
【００３３】
なお発振回路２６の発振周波数に対する位相ノイズ特性が上述とは逆の単調増加特性の場合には、ジッタ量監視回路９２は前述と逆特性で発振回路２６の動作電流を制御するとよい。また、その特性が単調増加あるいは単調減少といったものでないときには、制御電圧Ｖｃを逐次変動させて検出したジッタ量が最小となるＶｃ値をサーチし設定し、位相ノイズが最小となる最適な電流量を設定するようにするのがよい。
【００３４】
図４は、位相同期回路１の他の変形例を示す図である。図２および図３に示した実施形態では、発振回路２６から出力された信号ｆ３のジッタ量を検知し、その検知結果に基づいて発振回路２６の動作電流を制御するようにしていたが、この図４に示す実施形態では、発振回路２６の発振周波数に基づいて発振回路２６の動作電流を制御するようにした。このため先ず電流源部２８は、図３に示したものと同様に、出力電流を制御電圧Ｖｃに応じて変更可能な可変電流源２９ａを有している。また図３に示したジッタ量監視回路９２に代えて、この位相同期回路１を利用した装置の全体を制御するＣＰＵ８４を備える。ＣＰＵ８４は、可変分周器１４，１６の分周比１／Ａ，１／Ｎ（何れか一方だけでもよい）を切り替えるための選局制御データをＰＬＬＩＣ１０に入力する。また、設定した分周比に応じた制御電圧Ｖｃを電流制御端子２５に印加する、本発明に係る電流制御部の機能も有する。
【００３５】
前述のように、発振回路２６の動作電流が一定である場合には、その位相ノイズは、発振周波数に応じて異なる。換言すれば、予め発振周波数、位相ノイズ、および動作電流の対応関係を取得しておけば、発振周波数に応じて動作電流を制御することで、位相ノイズを所定レベルにすることができる。本実施形態はこれを利用したものである。
【００３６】
たとえば前述のように、発振回路２６が、その発振周波数が高いときには位相ノイズが増え、また動作電流量が多いときには位相ノイズが減る特性を有するものとする。発振回路２６の発振周波数は、ＣＰＵ８４による可変分周器１４，１６への分周比の設定により決定される。そこでＣＰＵ８４は、発振回路２６の発振周波数が高くなるように分周比を設定したときには、これに合わせて、電流制御端子２５への制御電圧Ｖｃがより高くなるようにする。これにより、可変電流源２９ａに流れる電流量が増え、発振回路２６の動作電流が増え、ｆ３の位相ノイズが減るようになる。
【００３７】
一方ＣＰＵ８４は、発振回路２６の発振周波数が低くなるように分周比を設定したときには、これに合わせて、電流制御端子２５への制御電圧Ｖｃがより低くなるようにする。これにより、可変電流源２９ａに流れる電流量が少なくなり、発振回路２６の動作電流も減り、ｆ３の位相ノイズが増えるようになる。しかしながら、発振回路２６の発振周波数が低いので、潜在的な位相ノイズのレベルは低い。
【００３８】
つまり、この図４に示した構成では、発振回路２６の発振周波数に基づいて発振回路２６の動作電流を制御する（切り替える）ことで、フィードバック構成ではない（オープンループ構成である）ものの、位相ノイズが所定量となるように制御することができる。
【００３９】
なお、周波数に応じた制御電圧Ｖｃは、予め取得しておいたデータをルックアップテーブル（ＬＵＴ）にしてメモリに格納しておき、そのデータを使用するようにするとよい。また上記説明では、発振周波数を管理するＣＰＵ８４が、自身が設定した可変分周器１４，１６の分周比に応じて制御電圧Ｖｃを生成するようにしていたが、たとえば発振回路２６の発振周波数を検出し、この検出した周波数に応じて制御電圧Ｖｃを生成する構成としてもよい。
【００４０】
図５は、上記実施形態のＶＣＯ２０を有するチューナを備えたテレビジョンシステム（テレビ用受信システム）の一例を示すブロック図である。このテレビジョンシステム３は、ビットエラーレート（ＢＥＲ；Bit Error Rate） を検出してＶＣＯ２０にフィードバックをかけ、ＶＣＯ（特に発振回路部分）の動作電流を最適な電流値に自動設定するようにしたものである。すなわち図示するテレビジョンシステム３は、チューナＩＣ７０、通信信号の一例であるテレビジョン信号を受信する受信部の一例である高周波信号受信回路８０、チューナＩＣ７０から出力された信号に基づいてＭＰＥＧ−ＴＳ信号を復調するデジタル信号復調ＩＣ８２、およびテレビジョンシステム３の全体を制御するＣＰＵ８４を備える。
【００４１】
チューナＩＣ７０は、ＶＣＯ２０およびループフィルタ回路３０を含み、局部発振回路として機能する位相同期回路１と、高周波信号受信回路８０から入力された受信波ｆ５とＶＣＯ２０の出力信号ｆ３とを混合して混合して５７ＭＨｚの中間周波数（ＩＦ）信号（ＩＦ信号のセンターが５７ＭＨｚという意味）Ｖ３を抽出するミキサ部（混合回路）７２と、ミキサ部７２から出力されたＩＦ信号Ｖ３を所定レベルに増幅するＩＦアンプ７４と、データ変換器７６とを有し、これらがワンチップに集積回路化されたものである。テレビジョン信号を無線で受信するシステムの場合にはアンテナを介して、あるいはＣＡＴＶ（ケーブルテレビ）のように有線で受信するシステムの場合にはケーブルを介して、テレビジョン信号が高周波信号受信回路８０に入力される。
【００４２】
位相同期回路１は、図３に示した構成のものが用いられている。ＶＣＯ２０を構成する発振回路２６としては、たとえばＶＨＦ帯（１〜１２ＣＨ；９０〜２２２ＭＨｚ）とＵＨＦ帯（１３〜６２ＣＨ；４７０〜７７０ＭＨｚ）など選局周波数帯に応じた周波数で発振する共振回路を各々設け、これらを切替え可能な構成としてもよい。
【００４３】
ここで、受信波（受信チャネル映像搬送波）ｆ５と局部発振回路として機能する発振回路２６の出力ｆ３とを入出力の関係が非直線的な回路で混合すると、ｆ５＋ｆ３の信号とｆ５−ｆ３の信号が発生する。テレビジョンシステム３では、発振回路２６（すなわち局部発振回路）の周波数ｆ３を受信波ｆ５より５７ＭＨｚだけ高い周波数とし、ミキサ部７２に５７ＭＨｚ共振回路を設けて、ｆ５−ｆ３＝５７ＭＨｚの信号を中間周波信号として取り出すようにしている。
【００４４】
ＣＰＵ８４は、可変分周器１４，１６の分周比１／Ａ，１／Ｎ（何れか一方だけでもよい）を切り替えるための選局制御データを位相同期回路１に入力する。デジタル信号復調ＩＣ８２は、ＩＦアンプ７４から出力された中間周波数（ＩＦ）信号に基づいて映像検波や音声検波などの種々のデジタル復調処理をする。デジタル信号復調ＩＣ８２は、ＩＦアンプ７４から出力された中間周波数（ＩＦ）信号に基づいて種々のデジタル復調処理をする。またデジタル信号復調ＩＣ８２は、発振回路２６の位相ノイズに対応するデジタル復調処理時に検波したデジタル信号のビットエラーレートを検出し、この検出したビットエラーレートをＣＰＵ８４に入力する。ＣＰＵ８４は、ビットエラーレートが所定範囲に収まるように（たとえば所定値以下となるように）、発振回路２６の動作電流を制御するためのデジタルデータＶＤを生成し、この生成したデジタルデータＶＤをバスデータとしてデータ変換器７６に入力する。
【００４５】
データ変換器７６は、デジタルデータＶＤをアナログの電流制御信号に変換し、この電流制御信号をＶＣＯ２０の電流制御入力端子２５に入力する。つまり、ミキサ部７２、ＩＦアンプ７４、データ変換器７６、デジタル信号復調ＩＣ８２、およびＣＰＵ８４により、本発明に係る位相ノイズ監視部が構成されている。なお、データ変換器７６は、入力されたデジタルデータＶＤをＤ／Ａ変換するものに限らず、ＣＰＵ８４から出力されたデジタルデータＶＤと対応するアナログの電流制御信号を生成し得るものであればよい。つまり、ＣＰＵ８４から出力されるデジタルデータＶＤとデータ変換器７６が変換した電流制御信号との間に一定の相関があればよく、デジタルデータＶＤはアナログ信号値をデジタル化（Ａ／Ｄ変換）することで得られるものに限らず、所定の規則の元に符号化したコードデータであってもよい。なお、コードデータの形態とするときには、後述する可変分周器１４，１６における分周比１／Ａ，１／Ｎの設定についても、このデータ変換器７６を介して行なうようにしてもよい。
【００４６】
上記構成により、テレビジョンシステム３は、ＰＬＬシンセサイザ方式の選局回路が形成される。たとえば、基準発振器１２の発振周波数（基準周波数）ｆ１を３．５８ＭＨｚ、可変分周器１４の分周比１／Ａを１／３６６７とする。このとき、チューナＩＣ７０は、３．５８ＭＨｚの１／３６６７の周波数ｆ２＝９７６Ｈｚが、ｃｈ１を受信する場合の局部発振周波数１５０ＭＨｚの１／（２４００＊６４）と一致し、ｃｈ３を受信する場合の局部発振周波数１６２ＭＨｚの１／（２５９２＊６４）と一致することを利用し、位相同期回路１により、局部発振周波数を所定の周波数に合わせるように作用する。
【００４７】
たとえばＶＣＯ２０は、周波数制御入力端子２２に加わる電圧Ｖ１が高いほど高い周波数の出力信号を発するものとする。この場合において、ｃｈ１を受信するため図示しないチャネルボタンが“０”“１”と押されると、ＣＰＵ８４は、周波数制御部２７の一方の周波数制御入力端子２３にバンド切替電圧としてＶＨＦローバンドが受信されるような電圧を印加し、分周比１／Ｎが１／（２４００＊６４）になるような選局制御データを可変分周器１６に入力する。
【００４８】
もし局部発振周波数である発振回路２６の出力信号の周波数ｆ３がｃｈ１を受信する場合の局部発振周波数１５０ＭＨｚに正確に保持されていると、可変分周器１６の出力信号の周波数ｆ４は、“１５０×１０＾６×（１／６４）×（１／２４００）≒９７６．５６Ｈｚ”（“＾”はべき乗を示す）となり、位相比較器１８に加わる周波数一定の基準信号の周波数ｆ２と等しくなる。位相比較器１８はｆ２とｆ４とが等しい場合には、比較出力（検波出力）は基準値（たとえば“０”）、ｆ２＞ｆ４の場合には基準値より小（たとえば負）、ｆ２＜ｆ４の場合には基準値より大（たとえば正）の出力電圧が得られるように構成されていて、その出力電圧Ｖ０をループフィルタ回路３０に加える。
【００４９】
ループフィルタ回路３０は、位相比較器１８からの電圧信号Ｖ０を平滑化し、この平滑化した電圧信号Ｖ１を周波数制御部２７の一方の周波数制御入力端子２２に入力する。たとえば、Ｖ０が基準値より大のときにはその大きさに比例して基準電圧ＶＳよりも低下し、Ｖ０が基準値より小のときには、その大きさに比例して基準電圧ＶＳよりも上昇するような電圧信号Ｖ１を周波数制御信号として周波数制御入力端子２２に入力する。したがって局部発振周波数ｆ３がちょうど１５０ＭＨｚである場合には、周波数制御入力端子２２に加わる電圧は、発振周波数が１５０ＭＨｚとなるような基準電圧ＶＳ（たとえば５Ｖ一定）の電圧となり、もし１５０ＭＨｚより高い場合には周波数制御入力端子２２に加わる電圧が低下して発振回路２６の発振周波数を下げるように負帰還動作をする。
【００５０】
これにより、ミキサ部７２には、局部発振周波数ｆ３としてｃｈ１に対応する１５０ＭＨｚ一定の信号が発振回路２６から入力される。したがってミキサ部７２からは、受信波の周波数ｆ５（ＶＨＦ帯；９０〜２２２ＭＨｚ，ＵＨＦ帯；４７０〜７７０ＭＨｚ）と発振回路２６の発振周波数ｆ３との差周波数のうち、ｃｈ１についての５７ＭＨｚの中間周波信号が出力され、デジタル信号復調ＩＣ８２は、ｃｈ１のデジタルテレビジョン信号を安定して復号処理することができるようになる。
【００５１】
次に、チャネルボタンが“０”“３”と押されると、ＣＰＵ８４は、分周比１／Ｎが１／（２５９２＊６４）になるような選局制御データを可変分周器１６に入力する。直前の発振周波数ｆ３は１５０ＭＨｚなので、可変分周器１６の出力信号の周波数ｆ４は、“１５０×１０＾６×（１／６４）×（１／２５９２）≒９０４Ｈｚ”となり、ｆ２＞ｆ４となるので、位相比較器１８の比較出力（検波出力）は基準値より小となる。
【００５２】
したがって、周波数制御入力端子２２に加わる電圧が上昇し、局部発振周波数がｃｈ３を受信するための周波数１６２ＭＨｚになるように動作する。これにより、ミキサ部７２からは、受信波の周波数ｆ５（ＶＨＦ帯；９０〜２２２ＭＨｚ，ＵＨＦ帯；４７０〜７７０ＭＨｚ）と発振回路２６の発振周波数ｆ３との差周波数のうち、ｃｈ１ではなくｃｈ３についての５７ＭＨｚの中間周波信号が出力され、デジタル信号復調ＩＣ８２は、ｃｈ３のデジタルテレビジョン信号を安定して復号処理することができるようになる。
【００５３】
前例では、ｃｈ１とｃｈ３について説明したが、これに限らず、ＶＨＦ帯であればｃｈ１〜ｃｈ１２（１９０〜２２２ＭＨｚ）、ＵＨＦ帯であればｃｈ１３〜ｃｈ６２（４７０〜７７０ＭＨｚ）と切り替えられる。このようにテレビジョンシステム３は、押されたチャネルボタンに応じて、局部発振周波数、すなわち発振回路２６の発振周波数を広帯域に亘って切り替えることで、ユーザが希望したｃｈの映像および音声を出力する。
【００５４】
一方、発振回路２６の動作電流を一定に維持したままで発振回路２６の発振周波数を広帯域に亘って切り替えると、前述のように、ある発振周波数では低位相ノイズでも、ＶＨＦ帯（１〜１２ＣＨ；９０〜２２２ＭＨｚ）あるいはＵＨＦ帯（１３〜６２ＣＨ；４７０〜７７０ＭＨｚ）など、広帯域の選局周波数帯に亘って低位相ノイズにすることはできない。しかしながら、上記構成のテレビジョンシステム３においては、デジタル復調処理時に検波したデジタル信号のビットエラーレートを検出し、ＶＣＯ２０にフィードバックをかけ、ＶＣＯ（特に発振回路２６）の動作電流を最適な電流値に自動設定するようにしている。
【００５５】
たとえば、デジタル信号復調ＩＣ８２におけるデジタル復調処理時に検出されたビットエラーレートが所定レベル以上となったときには、ＣＰＵ８４は、データ変換器７６によるデータ変換後の電流制御信号の値がより高くなるようにデジタルデータＶＤを設定し直す。これにより、可変電流源２９ａに流れる電流量が多くなり、発振回路２６の動作電流が増え、ｆ３の位相ノイズが減少するようになる。位相ノイズが減少すれば、ビットエラーレートも小さくなり、所定レベル以下となる。
【００５６】
このように、ビットエラーレートは発振回路２６の位相ノイズに相関があるため、デジタル信号復調ＩＣ８２でビットエラーレートを検出することで、発振回路２６の動作電流値を自動で最適（前例では所定レベル以下）に設定し低位相ノイズを得ることができるようになる。デジタル信号処理においては、ビットエラーレートの監視は簡単に実現できるので、位相ノイズの検知手法も簡易になる。たとえば、発振回路２６の発振周波数に対する位相ノイズ特性が単調増加あるいは単調減少といったものでないとき、制御用のデジタルデータＶＤを逐次変動させて検出したビットエラーレートが最小となるＶＤ値をサーチして設定することで、位相ノイズが最小となる最適な電流量を設定することができる。これにより、デジタルＴＶの特性の中で最も重要な特性である位相ノイズの劣化の問題を簡単かつ確実に解消することができるようになる。
【００５７】
なお上記説明では、ビットエラーレートが所定レベル以上となったときに、発振回路２６の動作電流を増やすように制御していたが、ビットエラーレートの値に応じて、発振回路２６の動作電流量を多段階にあるいは連続的に制御し、位相ノイズが常に所定範囲あるいは所定値となるようにダイナミックにフィードバック制御するようにしてもよい。
【００５８】
また、チューナＩＣ７０内にデータ変換器７６を設け、ＣＰＵ８４から出力されたデジタルデータＶＤをデータ変換器７６によりアナログの電流制御信号に変換してから電流制御入力端子２５に印加する構成としていたが、図３に示した構成と同様に、チューナＩＣ７０の外部からアナログの電流制御信号を電流制御入力端子２５に印加する構成としてもよい。
【００５９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。また、上記の実施形態は、クレームにかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。
【００６０】
たとえば上記実施形態では、位相ノイズに対応する情報の一例である、発振回路出力ｆ３のジッタ（周波数揺らぎ）やデジタル信号のビットエラーレートなどを検知することで位相ノイズレベルを判定するようにしていたが、位相ノイズを直接的に検知する、あるいは位相ノイズに対応する所定の情報を検知することで位相ノイズを間接的に検知するなど、その他の検出方法を用いて位相ノイズを検知・判定してもよい。たとえば位相比較器１８の出力信号は発振回路出力ｆ３の位相ノイズ（位相ムラ）を直接的に表すので、位相比較器１８の出力信号のバラ付き度合いを監視して、上記実施形態で説明したような制御をしてもよい。あるいは、デジタル信号復調ＩＣ８２のようにデジタル信号処理する構成の場合には、デジタル信号のアイパターンにおける開口部分の面積が位相ノイズを表すので、この開口部分の面積のバラ付き度合いを監視して、上記実施形態で説明したような制御をしてもよい。
【００６１】
また本願発明は、動作電流によって位相ノイズが変動する発振器あるいはこの発振器を有する全ての回路や装置に適用可能であり、発振器を構成する発振回路（共振回路）の構成はどのようなものであってもよい。たとえば図５に示した実施形態では、位相同期回路を用いたＰＬＬ周波数シンセサイザ方式の同調機構（選局機構）を具備したテレビジョンシステムを例に説明したが、テレビジョンシステムに限らず、ラジオや無線機あるいは携帯電話（たとえば広帯域の送受信特性が要求されるＷ−ＣＤＭＡ方式のもの）などの位相同期回路を備えた受信用あるいは送信用の通信装置に適用することもできる。また通信機器に限らず、位相同期回路が使用され、所定の周波数範囲に亘って（比較的離れた２つの周波数でもよい）使用されるその他の装置にも適用可能である。たとえば一般的な角度変調回路や角度復調回路並びにこれらの回路を備えた装置に適用可能である。もちろん、位相同期回路に限らず、発振器単独で使用される装置に適用することもできる。
【００６２】
また、発振回路の動作電流を制御するための電流制御信号は、電圧信号に限らず電流信号であってもよい。この場合、スイッチＳＷ１（図１や図２）および可変電流源２９ａ（図３や図４）は、そのインターフェース部分として電流入力端子を備えていればよい。また、必要に応じて、電流／電圧変換あるいはその逆の電圧／電流変換の機能部分を設けてもよい。
【００６３】
【発明の効果】
以上のように、本発明によれば、発振回路の動作電流を変更可能な構成としたので、発振回路の動作電流を切り替えることで、動作電流固定の従来方式の発振器よりも、より広い発振周波数帯域に亘って低位相ノイズを得ることができるようになる。そして、このような発振器を有する各種の回路や装置は、広い周波数帯域に亘って位相ノイズの問題が解消されるようになる。
【図面の簡単な説明】
【図１】 本発明に係る発振器の一実施形態を示す回路図である。
【図２】 図１に示した発振器を有する位相同期回路の一実施形態を示すブロック図である。
【図３】 図２に示した位相同期回路の変形例を示す図である。
【図４】 位相同期回路の他の変形例を示す図である。
【図５】 ＶＣＯを有するチューナを備えたテレビジョンシステムの一例を示すブロック図である。
【図６】 従来技術を示した図であって、位相同期回路の基本構成を示したブロック図（Ａ）、および位相同期回路における発振器の従来例を示した回路図である。
【符号の説明】
１…位相同期回路、３…テレビジョンシステム、１０…ＰＬＬＩＣ、１２…基準発振器、１４，１６…可変分周器、１８…位相比較器、２０…ＶＣＯ、２２…周波数制御入力端子、２４…出力端子、２５…電流制御入力端子、２６…発振回路、２７…周波数制御回路、２８…電流源部、２９…電流切替回路、２９ａ…可変電流源、３０…ループフィルタ回路、７０…チューナＩＣ、７２…ミキサ部、７４…ＩＦアンプ、７６…データ変換器、８０…高周波信号受信回路、８２…デジタル信号復調ＩＣ、８４…ＣＰＵ、９０，９２…ジッタ量監視回路、ＳＷ１…スイッチ、ＶＴ２１…基準電圧源
【発明の属する技術分野】
本発明は、発振器、並びにこれを用いた位相同期(ＰＬＬ：Phase Locked Loop) 回路、あるいはテレビジョン装置や携帯電話などの受信用や送信用の装置などに利用される、位相同期回路を用いたＰＬＬ周波数シンセサイザやチューナなどの同調装置に関する。特に、位相ノイズ特性の改善に関する。
【０００２】
【従来の技術】
たとえば各種の通信装置（送信機や受信機）などでは、送信信号や受信信号の周波数変換などのために周波数シンセサイザやチューナなどの同調装置（同調回路）が用いられる。そして、これらにはたとえば局部発振回路などを構成するために電圧制御発振器が使用される。また、この電圧制御発振器を利用した位相同期回路が組み込まれることもある。
【０００３】
図６（Ａ）は、位相同期回路の基本構成を示したブロック図である。この位相同期回路１は、ＰＬＬ集積回路（ＰＬＬＩＣ）１０と、周波数制御入力端子２２および出力端子２４を有するＶＣＯ（Voltage Controled oscillator；電圧制御発振器）２０と、ループフィルタ回路３０とを備える。ＰＬＬＩＣ１０は、基準周波数の電圧信号ｆ１を発生する基準発振器１２、プログラマブルカウンタなどの可変分周器１４，１６、および位相比較器１８を有し、これらがワンチップに集積回路化されたものである。
【０００４】
ＶＣＯ２０は、周波数制御入力端子２２に入力された制御信号に対応した周波数の電圧信号ｆ３を発生し、出力端子２４から出力する。可変分周器１４は、基準発振器１２から出力された電圧信号ｆ１を１／Ａに分周し、その分周出力信号ｆ２を位相比較器１８の一方の端子１８ａに入力する。可変分周器１６は、ＶＣＯ２０から出力された電圧信号ｆ３を１／Ｎに分周し、その分周出力信号ｆ４を位相比較器１８の他方の端子１８ｂに入力する。可変分周器１４，１６の分周比１／Ａ，１／Ｎは、たとえば図示しないマイクロコンピュータなどにより指示される。位相比較器１８は、２つの電圧信号ｆ３，ｆ４との位相を比較し、比較結果である位相差を示す誤差信号をループフィルタ回路３０に入力する。ループフィルタ回路３０は、２つの電圧信号ｆ３，ｆ４の位相比較結果（誤差信号）を平滑化し、この平滑化した信号を周波数制御信号としてＶＣＯ２０の周波数制御入力端子２２に印加する。
【０００５】
この位相同期回路１では、ＶＣＯ２０からの出力電圧信号ｆ３が、ＰＬＬＩＣ１０内の可変分周器１６によって分周比１／Ｎで分周され、ＰＬＬＩＣ１０内の位相比較器１８によって、可変分周器１６の出力信号ｆ４と基準発振器１２の出力信号ｆ１を１／Ａに分周した信号ｆ２とが位相比較され、位相比較器１８の出力電圧Ｖ０が、ループフィルタ回路３０を通じ周波数制御信号Ｖ１に変換されＶＣＯ２０に供給されて、ＶＣＯ２０の発振周波数が制御される。
【０００６】
図６（Ｂ）は、位相同期回路１におけるＶＣＯ２０の従来例を示した回路図である。図示したＶＣＯ２０は、発振回路（共振回路）２６と、ＮＰＮ型トランジスタＱ２１〜Ｑ２４を有する周波数制御回路２７と、ＮＰＮ型トランジスタＱ２５，Ｑ２６、抵抗素子Ｒ２１、Ｒ２２、および基準電圧源ＶＴ２１を有する電流源部２８とを備える。
【０００７】
周波数制御回路２７を構成するトランジスタＱ２１，Ｑ２２とトランジスタＱ２３，Ｑ２４は、それぞれカスケード接続されている。トランジスタＱ２１，Ｑ２３は、ベースコモンとされかつそれぞれのコレクタ端子が接続され、そのベース端子およびコレクタ端子は、ＶＣＯ２０内の所定部分に接続されている。トランジスタＱ２２，Ｑ２４は、それぞれのエミッタ端子が発振回路２６の対応する入力端子ａ，ｂに接続され、それぞれのベース端子が発振回路２６の対応する入力端子ｃ，ｄに接続されかつ両端間に周波数制御信号が印加されている。つまり本例では、トランジスタＱ２２，Ｑ２４のベース端子が周波数制御入力端子として機能している。たとえばトランジスタＱ２２，Ｑ２４のベース端子の一方に基準電位が印加され、他方の端子にループフィルタ回路３０からの周波数制御信号Ｖ１（電圧信号）が印加される。
【０００８】
電流源部２８を構成するトランジスタＱ２５，Ｑ２６は、ベースコモンとされそのベース端子には基準電圧源ＶＴ２１が接続されている。またそれぞれのエミッタ端子と接地との間には電流設定用の抵抗素子Ｒ２１，Ｒ２２が接続され、それぞれのコレクタ端子は、周波数制御回路２７を構成するトランジスタＱ２２，Ｑ２４の対応するエミッタ端子と接続されている。
【０００９】
トランジスタＱ２５および抵抗素子Ｒ２１、トランジスタＱ２６および抵抗素子Ｒ２２はそれぞれ電流設定回路（定電流源）を構成し、トランジスタＱ２５，Ｑ２６の各コレクタ電流Ｉ２５，Ｉ２６は、基準電圧源ＶＴ２１の出力電圧値と抵抗素子Ｒ２１，Ｒ２２とで決まり、略一定である。また、トランジスタＱ２２のエミッタ電流と発振回路２６の端子ａからの電流との和電流Ｉ０１はトランジスタＱ２５のコレクタ電流Ｉ２５と等しく、またトランジスタＱ２４のエミッタ電流と発振回路２６の端子ｂからの電流との和電流Ｉ０２はトランジスタＱ２６のコレクタ電流Ｉ２６と等しく、各和電流Ｉ０１，Ｉ０２は一定である。つまり発振回路２６は、基準電圧源ＶＴ２１と抵抗素子Ｒ２１，Ｒ２２とで決まる一定電流で駆動される。
【００１０】
【発明が解決しようとする課題】
このような構成のＶＣＯ２０は、トランジスタＱ２２，Ｑ２４のベース端子間に印加される制御信号に対応した周波数の電圧信号を発生する。つまり、周波数制御信号の大きさを制御することで、広帯域に亘ってその発振周波数を制御することができる。しかしながら、上記構成のＶＣＯ２０では、広帯域に亘ってその発振周波数を制御することができるものの、ある発振周波数では低位相ノイズでも、広帯域に亘って低位相ノイズにすることができなかった。
【００１１】
位相ノイズの増大は、位相同期回路を用いたＰＬＬ周波数シンセサイザやチューナなどの同調装置、あるいはこの同調装置を用いたテレビジョン装置や携帯電話などの、受信用あるいは送信用の装置の性能を低下させる要因となるなど、高性能な位相同期回路を構成する上で不都合がある。たとえば位相ノイズは、位相同期回路の用途として考えられるデジタルＴＶの特性の中で最も重要な特性であるため、位相ノイズの劣化はあってはならないものである。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、広周波数帯域に亘って位相ノイズの問題のない位相同期回路、あるいは送信装置や受信装置などの利用される同調装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本願の発明者らの調査によれば、電圧制御発振器を構成する発振回路に流れる駆動電流（動作電流）を変更すると、位相ノイズが変動するということが分かった。本願発明はこのような知見に基づいてなされたものである。ここで、第１の観点においては、発振器から出力された出力信号の位相ノイズを検出し、この検出した位相ノイズに基づいて電流制御信号を生成し、発振器の出力信号の位相ノイズが所定量以下となるように発振器（詳しくは内部の発振回路）が発振動作をするための動作電流を制御する位相ノイズ監視部を設ける。
【００１４】
また第２の観点においては、発振器から出力される出力信号の周波数、発振器から出力される出力信号の位相ノイズ、および発振器（詳しくは内部の発振回路）が発振動作をするための動作電流の対応関係に基づき、発振器から出力される出力信号の周波数の何れにおいても、発振器の出力信号の位相ノイズが所定量以下となるように電流制御信号を制御する制御部を設ける。電流制御信号は電流制御入力端子に入力されるので、発振器は、自身（詳しくは内部の発振回路）が発振動作をするため動作電流を電流制御信号に基づき制御することになる。
【００１５】
【作用】
上記構成においては、電流制御信号を用いて、位相ノイズ監視部もしくは制御部が発振器（詳しくは内部の発振回路）の動作電流を制御することで、各発振周波数における位相ノイズが調整可能になる。第１の観点においては、発振器出力の位相ノイズが所定量以下となるように発振器の発振動作をフィードバック制御するし、また、第２の観点においては、予め特定しておくことのできる前記の対応関係を勘案して、実使用時の発振周波数の設定に応じて発振器出力の位相ノイズが所定量以下となるように発振器の動作電流をオープンループで制御する。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１７】
図１は、本発明に係る発振器の一実施形態を示す回路図である。基本構成は、電流源部２８を除いて従来技術のものと同様であるので、同様の機能部分については図６に示したものと同様の参照番号を付与し、その機能の説明は割愛する。図示したＶＣＯ２０は、その電流源部２８に、発振回路２６の動作電流を切り替えるための構成要素を具備しており、図１（Ａ）および図１（Ｂ）とで、２つの切替え状態（ＡはスイッチＳＷ１がオフ、Ｂはオン）を示している。
【００１８】
具体的には、ＶＣＯ２０は、先ずトランジスタＱ２５および抵抗素子Ｒ２１からなる電流設定回路（定電流源）と併設して、トランジスタＱ３１よび抵抗素子Ｒ３１からなる電流設定回路を有する。同様に、トランジスタＱ２６および抵抗素子Ｒ２２からなる電流設定回路と併設して、トランジスタＱ３２よび抵抗素子Ｒ３２からなる電流設定回路を有する。トランジスタＱ３１，Ｑ３２のベース端子は、トランジスタＱ２５，Ｑ２６のベース端子と同様に、基準電圧源ＶＴ２１に接続されている。またトランジスタＱ３１のコレクタ端子はトランジスタＱ２５のコレクタ端子と接続され、トランジスタＱ３２のコレクタ端子はトランジスタＱ２６のコレクタ端子と接続されている。
【００１９】
また各図の左側には、抵抗素子Ｒ３３および３つのトランジスタＱ３３，Ｑ３４，Ｑ３５を有するカレントミラー構成の定電流源が設けられている。トランジスタＱ３３のベース端子と内部接続線ｅとの間にはスイッチＳＷ１が設けられ、トランジスタＱ３３，Ｑ３５のコレクタ端子は内部接続線ｅと接続されている。トランジスタＱ３５のエミッタ端子は、Ｑ３１，Ｑ３２のエミッタ端子と共通に接続されている。つまり、抵抗素子Ｒ３３および３つのトランジスタＱ３３，Ｑ３４，Ｑ３５並びにスイッチＳＷ１により電流切替回路２９が構成されている。そして、この電流切替回路２９を備えた電流源部２８は、本発明に係る動作電流制御回路を構成する。ＳＷ１の制御端子ＣＮＴが、電流制御入力端子として機能する。
【００２０】
先ず図１（Ａ）に示すように、スイッチＳＷ１がオフのときには、電流切替回路２９はオフ（定電流動作しない状態）となり、そのトランジスタＱ３５のコレクタ電流Ｉ３５は“０；ゼロ”となる。このため、従来の電流源部２８に併設したトランジスタＱ３１および抵抗素子Ｒ３１並びにトランジスタＱ３２および抵抗素子Ｒ３２の各電流設定回路はオンし、トランジスタＱ３１にはコレクタ電流Ｉ３１が、トランジスタＱ３２にはコレクタ電流Ｉ３２が、それぞれ流れる。このため、周波数制御回路２７を構成するトランジスタＱ２２のエミッタ電流と発振回路２６の端子ａからの電流との和電流Ｉ０１はトランジスタＱ２５のコレクタ電流Ｉ２５とトランジスタＱ３１のコレクタ電流Ｉ３１との和に等しく（Ｉ０１＝Ｉ２５＋Ｉ３１）、またトランジスタＱ２４のエミッタ電流と発振回路２６の端子ｂからの電流との和電流Ｉ０２はトランジスタＱ２６のコレクタ電流Ｉ２６とトランジスタＱ３１のコレクタ電流Ｉ３１との和に等しくなる（Ｉ０２＝Ｉ２６＋Ｉ３２）。
【００２１】
一方、図１（Ｂ）に示すように、スイッチＳＷ１がオンのときには、電流切替回路２９はオン（定電流動作する状態）となる。このときのトランジスタＱ３５のコレクタ電流Ｉ３５を、Ｉ０の２倍（Ｉ０＝２＊Ｉ０）とする。この電流Ｉ３５は、トランジスタＱ３５のエミッタ端子を通じて抵抗素子Ｒ３１，Ｒ３２に流れる。抵抗素子Ｒ３１，Ｒ３２の抵抗値が等しいとすれば、各抵抗素子Ｒ３１，Ｒ３２には、それぞれ電流Ｉ０が流れる。これにより、各抵抗素子Ｒ３１，Ｒ３２の両端には電圧が生じ、トランジスタＱ３１，Ｑ３２のエミッタ端子の電圧Ｖｅが上昇する。このとき、エミッタ端子の電圧Ｖｅが基準電圧源ＶＴ２１の電圧値Ｖｂ−Ｖｂｅ（Ｖｂｅはベースエミッタ間電圧）よりも大きくなるようにトランジスタＱ３５のコレクタ電流Ｉ３５をある程度大きく設定すると、トランジスタＱ３１，Ｑ３２のベース・エミッタ間が逆バイアスとなり、完全にオフする。このため、周波数制御回路２７を構成するトランジスタＱ２２のエミッタ電流と発振回路２６の端子ａからの電流との和電流Ｉ０１はトランジスタＱ２５のコレクタ電流Ｉ２５と等しく（Ｉ０１＝Ｉ２５）、またトランジスタＱ２４のエミッタ電流と発振回路２６の端子ｂからの電流との和電流Ｉ０２はトランジスタＱ２６のコレクタ電流Ｉ２６と等しくなる（Ｉ０２＝Ｉ２６）。つまり、従来のＶＣＯ２０と同じ状態となる。
【００２２】
このように、上記実施形態のＶＣＯ２０によれば、スイッチＳＷ１のオン／オフを切り替えることで、各和電流Ｉ０１，Ｉ０２すなわち発振回路２６の動作電流を切替制御することができる。前述のように、本願発明者らの調査によれば、ＶＣＯ２０を構成する発振回路２６に流れる動作電流を変更すると、位相ノイズが変動する。したがって、上記構成のＶＣＯ２０では、２段階ではあるものの、発振回路２６の発振周波数に応じてスイッチＳＷ１を切り替えることで、その発振周波数に応じた、より適正な動作電流に切り替えることで広周波数帯域に亘って低位相ノイズにすることができる。
【００２３】
なお、上記実施形態の構成では、１個のスイッチＳＷ１により２段階に動作電流値を切り替えるようにしていたが、たとえば、電流切替回路２９と同様の回路を複数個接続して電流を切り替えるようにすれば、他段階で動作電流を切り替えることもできる。また、トランジスタＱ３５のコレクタ電流Ｉ３５が小さいときには、トランジスタＱ３１，Ｑ３２が完全にオフすることはなく、その電流状態に応じた能動状態（活性状態）となり、ある程度のコレクタ電流が流れる。よってこの場合には、そのコレクタ電流量に応じて、和電流Ｉ０１，Ｉ０２を、それぞれＩ２５〜Ｉ２５＋Ｉ３１あるいはＩ２６〜Ｉ２６＋Ｉ３２の範囲内で制御することができる。またたとえば抵抗素子Ｒ３３を可変抵抗やＦＥＴなどに置き換え、スイッチＳＷ１のオン時にその抵抗値（ＦＥＴの場合にはオン抵抗値）を変更制御可能な構成とすれば、和電流Ｉ０１，Ｉ０２を、それぞれＩ２５〜Ｉ２５＋Ｉ３１あるいはＩ２６〜Ｉ２６＋Ｉ３２の範囲でダイナミックに変動させることができる。つまり、可変抵抗の値を変動させて発振回路２６の動作電流をその発振周波数に応じた適正な電流値にすることにより、ダイナミックに低位相ノイズにすることもできる。また電流切替回路２９を、電流値Ｉ３５に対応する出力電流を変更可能な可変電流源に置き換えた場合にも同様である。また、位相ノイズを監視して、トランジスタＱ３５のコレクタ電流Ｉ３５を位相ノイズに応じてダイナミックに変動させるフィードバック構成とすれば、最適な動作電流値に自動追従する構成となり低位相ノイズが常に得られる。
【００２４】
図２は、図１に示したＶＣＯ２０を有する位相同期回路の一実施形態を示すブロック図である。この位相同期回路１は、位相ノイズの影響がＶＣＯ２０の発振出力ｆ３のジッタ（周波数揺らぎ）として現れるので、ＶＣＯ２０の出力信号ｆ３のジッタ量を検出することで位相ノイズを検出する手法を採用し、発振回路２６の動作電流をジッタ量に基づいて切り替えるフィードバック構成としたものである。すなわち位相同期回路１は、ＶＣＯ２０の発振出力ｆ３つまり発振回路２６の出力周波数のジッタ量を監視する位相ノイズ監視部の一例であるジッタ量監視回路９０を備えている。図２ではＶＣＯ２０をブロック図で示しているが、このＶＣＯ２０は図１に示した構成のものが用いられている。
【００２５】
ジッタ量監視回路９０には、所定の閾値が入力されている。この閾値は図示しないＣＰＵなどにより設定される。そしてジッタ量監視回路９０は、監視したｆ３のジッタ量と閾値とを比較して、その大小に応じて電流切替回路２９のスイッチＳＷ１（図１参照）をオン／オフさせるための電流制御信号を電流制御入力端子２５に入力する。なお、スイッチＳＷ１の切替え時にハンチングが生じないよう、ジッタ量監視回路９０はシュミット構成とするのがよい。
【００２６】
発振回路２６は、たとえばその発振周波数が高いときには位相ノイズが増え、また動作電流量が多いときには位相ノイズが減る特性（以下単調減少特性ともいう）を有するものとする。この場合、ジッタ量監視回路９０は、発振回路２６の発振周波数が高くなり、監視したｆ３のジッタ量が閾値よりも大きくなったときには、図１に示したスイッチＳＷ１をオフさせることで、発振回路２６の動作電流を大きくする。これによりｆ３の位相ノイズが減るようになる。
【００２７】
一方、発振回路２６の発振周波数が低くなり監視したｆ３のジッタ量が閾値よりも小さくなったときには、ジッタ量監視回路９０は、図１に示したスイッチＳＷ１をオンさせることで、発振回路２６の動作電流を小さくする。これによりｆ３の位相ノイズが元の多さに戻るようになる。この場合、発振回路２６の発振周波数が低いので、ｆ３のジッタ量が問題となることはない。つまり、２段階ではあるものの、発振回路２６の位相ノイズをｆ３のジッタ量に基づいて監視し発振回路２６の動作電流を切り替えることで、位相ノイズが常に所定量以下となるようにフィードバック制御することができる。
【００２８】
このように図２に示した構成では、スイッチＳＷ１を切り替えることで発振回路２６の動作電流を変更可能な構成としたので、位相ノイズが問題とならないように、発振回路２６の動作電流を適正化することができ、これにより、動作電流固定の従来構成よりも広い電圧制御発振周波数帯域に亘って低位相ノイズを得ることができるようになる。なお発振回路２６の発振周波数に対する位相ノイズ特性が上述とは逆特性（以下単調増加特性ともいう）の場合には、ジッタ量監視回路９０は前述と逆特性で発振回路２６の動作電流を切り替えるとよい。
【００２９】
図３は、図２に示した位相同期回路１の変形例を示す図である。先ず電流源部２８は、電流切替回路２９に代えて、出力電流を制御電圧に応じて変更可能な可変電流源２９ａを有している。また位相同期回路１は、電流切替回路２９のスイッチＳＷ１をオン／オフさせるジッタ量監視回路９０に代えて、ｆ３のジッタ量に応じた制御電圧Ｖｃを電流制御信号として電流制御入力端子２５に入力するジッタ量監視回路９２を有している。可変電流源２９ａは、たとえば制御電圧Ｖｃが高いときには出力電流が増える特性のものとする。
【００３０】
この場合において、前述のように、発振回路２６が、その発振周波数が高いときには位相ノイズが増え、また動作電流量が多いときには位相ノイズが減る単調減少特性を有するものとする場合、ジッタ量監視回路９２は、発振回路２６の発振周波数が高くなり監視したｆ３のジッタ量が大きくなるとその制御電圧Ｖｃがより高くなるようにする。これにより、可変電流源２９ａに流れる電流量が増え、発振回路２６の動作電流が増え、ｆ３の位相ノイズが減るようになる。
【００３１】
一方、発振回路２６の発振周波数が低くなり監視したｆ３のジッタ量が小さくなると、ジッタ量監視回路９２はその制御電圧Ｖｃがより低くなるようにする。これにより、可変電流源２９ａに流れる電流量が少なくなり、発振回路２６の動作電流も減り、ｆ３の位相ノイズが増えるようになる。つまり、この図３に示した構成では、ｆ３の位相ノイズをｆ３のジッタ量に基づいて監視し発振回路２６の動作電流を連続的に制御する（切り替える）ことで、位相ノイズが常に所定量となるようにダイナミック（動的）にフィードバック制御することができる。
【００３２】
このように図３に示した構成においては、発振回路２６の動作電流をダイナミックに変更可能な構成としたので、発振回路２６の動作電流を各発振周波数ごとに最適化することができ、これにより非常に広い電圧制御発振周波数帯域に亘って低位相ノイズを得ることができるようになる。
【００３３】
なお発振回路２６の発振周波数に対する位相ノイズ特性が上述とは逆の単調増加特性の場合には、ジッタ量監視回路９２は前述と逆特性で発振回路２６の動作電流を制御するとよい。また、その特性が単調増加あるいは単調減少といったものでないときには、制御電圧Ｖｃを逐次変動させて検出したジッタ量が最小となるＶｃ値をサーチし設定し、位相ノイズが最小となる最適な電流量を設定するようにするのがよい。
【００３４】
図４は、位相同期回路１の他の変形例を示す図である。図２および図３に示した実施形態では、発振回路２６から出力された信号ｆ３のジッタ量を検知し、その検知結果に基づいて発振回路２６の動作電流を制御するようにしていたが、この図４に示す実施形態では、発振回路２６の発振周波数に基づいて発振回路２６の動作電流を制御するようにした。このため先ず電流源部２８は、図３に示したものと同様に、出力電流を制御電圧Ｖｃに応じて変更可能な可変電流源２９ａを有している。また図３に示したジッタ量監視回路９２に代えて、この位相同期回路１を利用した装置の全体を制御するＣＰＵ８４を備える。ＣＰＵ８４は、可変分周器１４，１６の分周比１／Ａ，１／Ｎ（何れか一方だけでもよい）を切り替えるための選局制御データをＰＬＬＩＣ１０に入力する。また、設定した分周比に応じた制御電圧Ｖｃを電流制御端子２５に印加する、本発明に係る電流制御部の機能も有する。
【００３５】
前述のように、発振回路２６の動作電流が一定である場合には、その位相ノイズは、発振周波数に応じて異なる。換言すれば、予め発振周波数、位相ノイズ、および動作電流の対応関係を取得しておけば、発振周波数に応じて動作電流を制御することで、位相ノイズを所定レベルにすることができる。本実施形態はこれを利用したものである。
【００３６】
たとえば前述のように、発振回路２６が、その発振周波数が高いときには位相ノイズが増え、また動作電流量が多いときには位相ノイズが減る特性を有するものとする。発振回路２６の発振周波数は、ＣＰＵ８４による可変分周器１４，１６への分周比の設定により決定される。そこでＣＰＵ８４は、発振回路２６の発振周波数が高くなるように分周比を設定したときには、これに合わせて、電流制御端子２５への制御電圧Ｖｃがより高くなるようにする。これにより、可変電流源２９ａに流れる電流量が増え、発振回路２６の動作電流が増え、ｆ３の位相ノイズが減るようになる。
【００３７】
一方ＣＰＵ８４は、発振回路２６の発振周波数が低くなるように分周比を設定したときには、これに合わせて、電流制御端子２５への制御電圧Ｖｃがより低くなるようにする。これにより、可変電流源２９ａに流れる電流量が少なくなり、発振回路２６の動作電流も減り、ｆ３の位相ノイズが増えるようになる。しかしながら、発振回路２６の発振周波数が低いので、潜在的な位相ノイズのレベルは低い。
【００３８】
つまり、この図４に示した構成では、発振回路２６の発振周波数に基づいて発振回路２６の動作電流を制御する（切り替える）ことで、フィードバック構成ではない（オープンループ構成である）ものの、位相ノイズが所定量となるように制御することができる。
【００３９】
なお、周波数に応じた制御電圧Ｖｃは、予め取得しておいたデータをルックアップテーブル（ＬＵＴ）にしてメモリに格納しておき、そのデータを使用するようにするとよい。また上記説明では、発振周波数を管理するＣＰＵ８４が、自身が設定した可変分周器１４，１６の分周比に応じて制御電圧Ｖｃを生成するようにしていたが、たとえば発振回路２６の発振周波数を検出し、この検出した周波数に応じて制御電圧Ｖｃを生成する構成としてもよい。
【００４０】
図５は、上記実施形態のＶＣＯ２０を有するチューナを備えたテレビジョンシステム（テレビ用受信システム）の一例を示すブロック図である。このテレビジョンシステム３は、ビットエラーレート（ＢＥＲ；Bit Error Rate） を検出してＶＣＯ２０にフィードバックをかけ、ＶＣＯ（特に発振回路部分）の動作電流を最適な電流値に自動設定するようにしたものである。すなわち図示するテレビジョンシステム３は、チューナＩＣ７０、通信信号の一例であるテレビジョン信号を受信する受信部の一例である高周波信号受信回路８０、チューナＩＣ７０から出力された信号に基づいてＭＰＥＧ−ＴＳ信号を復調するデジタル信号復調ＩＣ８２、およびテレビジョンシステム３の全体を制御するＣＰＵ８４を備える。
【００４１】
チューナＩＣ７０は、ＶＣＯ２０およびループフィルタ回路３０を含み、局部発振回路として機能する位相同期回路１と、高周波信号受信回路８０から入力された受信波ｆ５とＶＣＯ２０の出力信号ｆ３とを混合して混合して５７ＭＨｚの中間周波数（ＩＦ）信号（ＩＦ信号のセンターが５７ＭＨｚという意味）Ｖ３を抽出するミキサ部（混合回路）７２と、ミキサ部７２から出力されたＩＦ信号Ｖ３を所定レベルに増幅するＩＦアンプ７４と、データ変換器７６とを有し、これらがワンチップに集積回路化されたものである。テレビジョン信号を無線で受信するシステムの場合にはアンテナを介して、あるいはＣＡＴＶ（ケーブルテレビ）のように有線で受信するシステムの場合にはケーブルを介して、テレビジョン信号が高周波信号受信回路８０に入力される。
【００４２】
位相同期回路１は、図３に示した構成のものが用いられている。ＶＣＯ２０を構成する発振回路２６としては、たとえばＶＨＦ帯（１〜１２ＣＨ；９０〜２２２ＭＨｚ）とＵＨＦ帯（１３〜６２ＣＨ；４７０〜７７０ＭＨｚ）など選局周波数帯に応じた周波数で発振する共振回路を各々設け、これらを切替え可能な構成としてもよい。
【００４３】
ここで、受信波（受信チャネル映像搬送波）ｆ５と局部発振回路として機能する発振回路２６の出力ｆ３とを入出力の関係が非直線的な回路で混合すると、ｆ５＋ｆ３の信号とｆ５−ｆ３の信号が発生する。テレビジョンシステム３では、発振回路２６（すなわち局部発振回路）の周波数ｆ３を受信波ｆ５より５７ＭＨｚだけ高い周波数とし、ミキサ部７２に５７ＭＨｚ共振回路を設けて、ｆ５−ｆ３＝５７ＭＨｚの信号を中間周波信号として取り出すようにしている。
【００４４】
ＣＰＵ８４は、可変分周器１４，１６の分周比１／Ａ，１／Ｎ（何れか一方だけでもよい）を切り替えるための選局制御データを位相同期回路１に入力する。デジタル信号復調ＩＣ８２は、ＩＦアンプ７４から出力された中間周波数（ＩＦ）信号に基づいて映像検波や音声検波などの種々のデジタル復調処理をする。デジタル信号復調ＩＣ８２は、ＩＦアンプ７４から出力された中間周波数（ＩＦ）信号に基づいて種々のデジタル復調処理をする。またデジタル信号復調ＩＣ８２は、発振回路２６の位相ノイズに対応するデジタル復調処理時に検波したデジタル信号のビットエラーレートを検出し、この検出したビットエラーレートをＣＰＵ８４に入力する。ＣＰＵ８４は、ビットエラーレートが所定範囲に収まるように（たとえば所定値以下となるように）、発振回路２６の動作電流を制御するためのデジタルデータＶＤを生成し、この生成したデジタルデータＶＤをバスデータとしてデータ変換器７６に入力する。
【００４５】
データ変換器７６は、デジタルデータＶＤをアナログの電流制御信号に変換し、この電流制御信号をＶＣＯ２０の電流制御入力端子２５に入力する。つまり、ミキサ部７２、ＩＦアンプ７４、データ変換器７６、デジタル信号復調ＩＣ８２、およびＣＰＵ８４により、本発明に係る位相ノイズ監視部が構成されている。なお、データ変換器７６は、入力されたデジタルデータＶＤをＤ／Ａ変換するものに限らず、ＣＰＵ８４から出力されたデジタルデータＶＤと対応するアナログの電流制御信号を生成し得るものであればよい。つまり、ＣＰＵ８４から出力されるデジタルデータＶＤとデータ変換器７６が変換した電流制御信号との間に一定の相関があればよく、デジタルデータＶＤはアナログ信号値をデジタル化（Ａ／Ｄ変換）することで得られるものに限らず、所定の規則の元に符号化したコードデータであってもよい。なお、コードデータの形態とするときには、後述する可変分周器１４，１６における分周比１／Ａ，１／Ｎの設定についても、このデータ変換器７６を介して行なうようにしてもよい。
【００４６】
上記構成により、テレビジョンシステム３は、ＰＬＬシンセサイザ方式の選局回路が形成される。たとえば、基準発振器１２の発振周波数（基準周波数）ｆ１を３．５８ＭＨｚ、可変分周器１４の分周比１／Ａを１／３６６７とする。このとき、チューナＩＣ７０は、３．５８ＭＨｚの１／３６６７の周波数ｆ２＝９７６Ｈｚが、ｃｈ１を受信する場合の局部発振周波数１５０ＭＨｚの１／（２４００＊６４）と一致し、ｃｈ３を受信する場合の局部発振周波数１６２ＭＨｚの１／（２５９２＊６４）と一致することを利用し、位相同期回路１により、局部発振周波数を所定の周波数に合わせるように作用する。
【００４７】
たとえばＶＣＯ２０は、周波数制御入力端子２２に加わる電圧Ｖ１が高いほど高い周波数の出力信号を発するものとする。この場合において、ｃｈ１を受信するため図示しないチャネルボタンが“０”“１”と押されると、ＣＰＵ８４は、周波数制御部２７の一方の周波数制御入力端子２３にバンド切替電圧としてＶＨＦローバンドが受信されるような電圧を印加し、分周比１／Ｎが１／（２４００＊６４）になるような選局制御データを可変分周器１６に入力する。
【００４８】
もし局部発振周波数である発振回路２６の出力信号の周波数ｆ３がｃｈ１を受信する場合の局部発振周波数１５０ＭＨｚに正確に保持されていると、可変分周器１６の出力信号の周波数ｆ４は、“１５０×１０＾６×（１／６４）×（１／２４００）≒９７６．５６Ｈｚ”（“＾”はべき乗を示す）となり、位相比較器１８に加わる周波数一定の基準信号の周波数ｆ２と等しくなる。位相比較器１８はｆ２とｆ４とが等しい場合には、比較出力（検波出力）は基準値（たとえば“０”）、ｆ２＞ｆ４の場合には基準値より小（たとえば負）、ｆ２＜ｆ４の場合には基準値より大（たとえば正）の出力電圧が得られるように構成されていて、その出力電圧Ｖ０をループフィルタ回路３０に加える。
【００４９】
ループフィルタ回路３０は、位相比較器１８からの電圧信号Ｖ０を平滑化し、この平滑化した電圧信号Ｖ１を周波数制御部２７の一方の周波数制御入力端子２２に入力する。たとえば、Ｖ０が基準値より大のときにはその大きさに比例して基準電圧ＶＳよりも低下し、Ｖ０が基準値より小のときには、その大きさに比例して基準電圧ＶＳよりも上昇するような電圧信号Ｖ１を周波数制御信号として周波数制御入力端子２２に入力する。したがって局部発振周波数ｆ３がちょうど１５０ＭＨｚである場合には、周波数制御入力端子２２に加わる電圧は、発振周波数が１５０ＭＨｚとなるような基準電圧ＶＳ（たとえば５Ｖ一定）の電圧となり、もし１５０ＭＨｚより高い場合には周波数制御入力端子２２に加わる電圧が低下して発振回路２６の発振周波数を下げるように負帰還動作をする。
【００５０】
これにより、ミキサ部７２には、局部発振周波数ｆ３としてｃｈ１に対応する１５０ＭＨｚ一定の信号が発振回路２６から入力される。したがってミキサ部７２からは、受信波の周波数ｆ５（ＶＨＦ帯；９０〜２２２ＭＨｚ，ＵＨＦ帯；４７０〜７７０ＭＨｚ）と発振回路２６の発振周波数ｆ３との差周波数のうち、ｃｈ１についての５７ＭＨｚの中間周波信号が出力され、デジタル信号復調ＩＣ８２は、ｃｈ１のデジタルテレビジョン信号を安定して復号処理することができるようになる。
【００５１】
次に、チャネルボタンが“０”“３”と押されると、ＣＰＵ８４は、分周比１／Ｎが１／（２５９２＊６４）になるような選局制御データを可変分周器１６に入力する。直前の発振周波数ｆ３は１５０ＭＨｚなので、可変分周器１６の出力信号の周波数ｆ４は、“１５０×１０＾６×（１／６４）×（１／２５９２）≒９０４Ｈｚ”となり、ｆ２＞ｆ４となるので、位相比較器１８の比較出力（検波出力）は基準値より小となる。
【００５２】
したがって、周波数制御入力端子２２に加わる電圧が上昇し、局部発振周波数がｃｈ３を受信するための周波数１６２ＭＨｚになるように動作する。これにより、ミキサ部７２からは、受信波の周波数ｆ５（ＶＨＦ帯；９０〜２２２ＭＨｚ，ＵＨＦ帯；４７０〜７７０ＭＨｚ）と発振回路２６の発振周波数ｆ３との差周波数のうち、ｃｈ１ではなくｃｈ３についての５７ＭＨｚの中間周波信号が出力され、デジタル信号復調ＩＣ８２は、ｃｈ３のデジタルテレビジョン信号を安定して復号処理することができるようになる。
【００５３】
前例では、ｃｈ１とｃｈ３について説明したが、これに限らず、ＶＨＦ帯であればｃｈ１〜ｃｈ１２（１９０〜２２２ＭＨｚ）、ＵＨＦ帯であればｃｈ１３〜ｃｈ６２（４７０〜７７０ＭＨｚ）と切り替えられる。このようにテレビジョンシステム３は、押されたチャネルボタンに応じて、局部発振周波数、すなわち発振回路２６の発振周波数を広帯域に亘って切り替えることで、ユーザが希望したｃｈの映像および音声を出力する。
【００５４】
一方、発振回路２６の動作電流を一定に維持したままで発振回路２６の発振周波数を広帯域に亘って切り替えると、前述のように、ある発振周波数では低位相ノイズでも、ＶＨＦ帯（１〜１２ＣＨ；９０〜２２２ＭＨｚ）あるいはＵＨＦ帯（１３〜６２ＣＨ；４７０〜７７０ＭＨｚ）など、広帯域の選局周波数帯に亘って低位相ノイズにすることはできない。しかしながら、上記構成のテレビジョンシステム３においては、デジタル復調処理時に検波したデジタル信号のビットエラーレートを検出し、ＶＣＯ２０にフィードバックをかけ、ＶＣＯ（特に発振回路２６）の動作電流を最適な電流値に自動設定するようにしている。
【００５５】
たとえば、デジタル信号復調ＩＣ８２におけるデジタル復調処理時に検出されたビットエラーレートが所定レベル以上となったときには、ＣＰＵ８４は、データ変換器７６によるデータ変換後の電流制御信号の値がより高くなるようにデジタルデータＶＤを設定し直す。これにより、可変電流源２９ａに流れる電流量が多くなり、発振回路２６の動作電流が増え、ｆ３の位相ノイズが減少するようになる。位相ノイズが減少すれば、ビットエラーレートも小さくなり、所定レベル以下となる。
【００５６】
このように、ビットエラーレートは発振回路２６の位相ノイズに相関があるため、デジタル信号復調ＩＣ８２でビットエラーレートを検出することで、発振回路２６の動作電流値を自動で最適（前例では所定レベル以下）に設定し低位相ノイズを得ることができるようになる。デジタル信号処理においては、ビットエラーレートの監視は簡単に実現できるので、位相ノイズの検知手法も簡易になる。たとえば、発振回路２６の発振周波数に対する位相ノイズ特性が単調増加あるいは単調減少といったものでないとき、制御用のデジタルデータＶＤを逐次変動させて検出したビットエラーレートが最小となるＶＤ値をサーチして設定することで、位相ノイズが最小となる最適な電流量を設定することができる。これにより、デジタルＴＶの特性の中で最も重要な特性である位相ノイズの劣化の問題を簡単かつ確実に解消することができるようになる。
【００５７】
なお上記説明では、ビットエラーレートが所定レベル以上となったときに、発振回路２６の動作電流を増やすように制御していたが、ビットエラーレートの値に応じて、発振回路２６の動作電流量を多段階にあるいは連続的に制御し、位相ノイズが常に所定範囲あるいは所定値となるようにダイナミックにフィードバック制御するようにしてもよい。
【００５８】
また、チューナＩＣ７０内にデータ変換器７６を設け、ＣＰＵ８４から出力されたデジタルデータＶＤをデータ変換器７６によりアナログの電流制御信号に変換してから電流制御入力端子２５に印加する構成としていたが、図３に示した構成と同様に、チューナＩＣ７０の外部からアナログの電流制御信号を電流制御入力端子２５に印加する構成としてもよい。
【００５９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。また、上記の実施形態は、クレームにかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。
【００６０】
たとえば上記実施形態では、位相ノイズに対応する情報の一例である、発振回路出力ｆ３のジッタ（周波数揺らぎ）やデジタル信号のビットエラーレートなどを検知することで位相ノイズレベルを判定するようにしていたが、位相ノイズを直接的に検知する、あるいは位相ノイズに対応する所定の情報を検知することで位相ノイズを間接的に検知するなど、その他の検出方法を用いて位相ノイズを検知・判定してもよい。たとえば位相比較器１８の出力信号は発振回路出力ｆ３の位相ノイズ（位相ムラ）を直接的に表すので、位相比較器１８の出力信号のバラ付き度合いを監視して、上記実施形態で説明したような制御をしてもよい。あるいは、デジタル信号復調ＩＣ８２のようにデジタル信号処理する構成の場合には、デジタル信号のアイパターンにおける開口部分の面積が位相ノイズを表すので、この開口部分の面積のバラ付き度合いを監視して、上記実施形態で説明したような制御をしてもよい。
【００６１】
また本願発明は、動作電流によって位相ノイズが変動する発振器あるいはこの発振器を有する全ての回路や装置に適用可能であり、発振器を構成する発振回路（共振回路）の構成はどのようなものであってもよい。たとえば図５に示した実施形態では、位相同期回路を用いたＰＬＬ周波数シンセサイザ方式の同調機構（選局機構）を具備したテレビジョンシステムを例に説明したが、テレビジョンシステムに限らず、ラジオや無線機あるいは携帯電話（たとえば広帯域の送受信特性が要求されるＷ−ＣＤＭＡ方式のもの）などの位相同期回路を備えた受信用あるいは送信用の通信装置に適用することもできる。また通信機器に限らず、位相同期回路が使用され、所定の周波数範囲に亘って（比較的離れた２つの周波数でもよい）使用されるその他の装置にも適用可能である。たとえば一般的な角度変調回路や角度復調回路並びにこれらの回路を備えた装置に適用可能である。もちろん、位相同期回路に限らず、発振器単独で使用される装置に適用することもできる。
【００６２】
また、発振回路の動作電流を制御するための電流制御信号は、電圧信号に限らず電流信号であってもよい。この場合、スイッチＳＷ１（図１や図２）および可変電流源２９ａ（図３や図４）は、そのインターフェース部分として電流入力端子を備えていればよい。また、必要に応じて、電流／電圧変換あるいはその逆の電圧／電流変換の機能部分を設けてもよい。
【００６３】
【発明の効果】
以上のように、本発明によれば、発振回路の動作電流を変更可能な構成としたので、発振回路の動作電流を切り替えることで、動作電流固定の従来方式の発振器よりも、より広い発振周波数帯域に亘って低位相ノイズを得ることができるようになる。そして、このような発振器を有する各種の回路や装置は、広い周波数帯域に亘って位相ノイズの問題が解消されるようになる。
【図面の簡単な説明】
【図１】 本発明に係る発振器の一実施形態を示す回路図である。
【図２】 図１に示した発振器を有する位相同期回路の一実施形態を示すブロック図である。
【図３】 図２に示した位相同期回路の変形例を示す図である。
【図４】 位相同期回路の他の変形例を示す図である。
【図５】 ＶＣＯを有するチューナを備えたテレビジョンシステムの一例を示すブロック図である。
【図６】 従来技術を示した図であって、位相同期回路の基本構成を示したブロック図（Ａ）、および位相同期回路における発振器の従来例を示した回路図である。
【符号の説明】
１…位相同期回路、３…テレビジョンシステム、１０…ＰＬＬＩＣ、１２…基準発振器、１４，１６…可変分周器、１８…位相比較器、２０…ＶＣＯ、２２…周波数制御入力端子、２４…出力端子、２５…電流制御入力端子、２６…発振回路、２７…周波数制御回路、２８…電流源部、２９…電流切替回路、２９ａ…可変電流源、３０…ループフィルタ回路、７０…チューナＩＣ、７２…ミキサ部、７４…ＩＦアンプ、７６…データ変換器、８０…高周波信号受信回路、８２…デジタル信号復調ＩＣ、８４…ＣＰＵ、９０，９２…ジッタ量監視回路、ＳＷ１…スイッチ、ＶＴ２１…基準電圧源
Claims (7)
- 電流制御入力端子および周波数制御入力端子を具備し、前記電流制御入力端子に入力された電流制御信号に基づく動作電流の供給を受けて発振動作をするとともに、前記周波数制御入力端子に入力された周波数制御信号に対応する発振周波数の出力信号を発生する発振器と、
基準周波数の基準信号と、前記発振周波数に対応する周波数の被比較信号とを位相比較する位相比較器と、
前記位相比較器の出力信号を平滑化し、この平滑化した信号を前記周波数制御信号として前記発振器の前記周波数制御入力端子に印加するループフィルタ部と、
前記発振器から出力された出力信号の位相ノイズを検出し、この検出した位相ノイズに基づいて、前記発振器の出力信号の位相ノイズを所定量以下とするための前記電流制御信号を生成し、この生成した電流制御信号を前記電流制御入力端子に印加する位相ノイズ監視部と
を備えたことを特徴とする位相同期回路。 - 前記発振器は、前記動作電流を生成する電流源であって、その出力電流をオン／オフ可能な電流源を有し、
前記位相ノイズ監視部は、前記検出した位相ノイズに基づいて、前記オン／オフ可能な電流源をオン／オフ制御するための前記電流制御信号を生成する
ことを特徴とする請求項１に記載の位相同期回路。 - 前記発振器は、前記電流制御信号に応じた前記動作電流を生成する可変電流源を有し、
前記位相ノイズ監視部は、前記検出した位相ノイズに応じた前記電流制御信号を生成する
ことを特徴とする請求項１に記載の位相同期回路。 - 電流制御入力端子および周波数制御入力端子を具備し、前記電流制御入力端子に入力された電流制御信号に基づく動作電流の供給を受けて発振動作をするとともに、前記周波数制御入力端子に入力された周波数制御信号に対応する発振周波数の出力信号を発生する発振器と、
基準周波数の基準信号と、前記発振周波数に対応する周波数の被比較信号とを位相比較する位相比較器と、
前記位相比較器の出力信号を平滑化し、この平滑化した信号を前記周波数制御信号として前記発振器の前記周波数制御入力端子に印加するループフィルタ部と、
前記発振器から出力される出力信号の発振周波数、当該発振器から出力される出力信号の位相ノイズ、および当該発振器の動作電流の対応関係に基づき、設定する前記発振器の発振周波数に応じて、前記発振器の出力信号の位相ノイズが所定量以下となるように、前記電流制御信号を制御する制御部
を備えたことを特徴とする位相同期回路。 - 前記位相ノイズは、前記出力信号の発振周波数の揺らぎ、位相比較信号のバラ付き度合い、前記出力信号に基づいて生成されるデジタル信号のビットエラーレートもしくは前記デジタル信号のアイパターンにおける開口部分の面積のバラ付き度合いに基づき検出される
ことを特徴とする請求項１または４に記載の位相同期回路。 - 動作電流の供給を受けて発振動作をして出力信号を生成する発振回路、電流制御入力端子、および当該電流制御入力端子に入力された電流制御信号に基づいて前記動作電流を制御する動作電流制御回路を有する発振器を具備した位相同期回路と、
前記発振器から出力された出力信号の位相ノイズを検出し、この検出した位相ノイズに基づいて、前記発振器の出力信号の位相ノイズを所定量以下とするための前記電流制御信号を生成し、この生成した電流制御信号を前記電流制御入力端子に印加する位相ノイズ監視部と
を備えたことを特徴とする同調装置。 - 動作電流の供給を受けて発振動作をして出力信号を生成する発振回路、電流制御入力端子、および当該電流制御入力端子に入力された電流制御信号に基づいて前記動作電流を制御する動作電流制御回路を有する発振器を具備した位相同期回路と、
前記発振器から出力される出力信号の発振周波数、当該発振器から出力される出力信号の位相ノイズ、および当該発振器の動作電流の対応関係に基づき、設定する前記発振器の発振周波数に応じて、前記発振器の出力信号の位相ノイズが所定量以下となるように、前記電流制御信号を制御する制御部
を備えたことを特徴とする同調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001360325A JP4110767B2 (ja) | 2001-11-07 | 2001-11-27 | 位相同期回路、同調装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-341404 | 2001-11-07 | ||
| JP2001341404 | 2001-11-07 | ||
| JP2001360325A JP4110767B2 (ja) | 2001-11-07 | 2001-11-27 | 位相同期回路、同調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209469A JP2003209469A (ja) | 2003-07-25 |
| JP4110767B2 true JP4110767B2 (ja) | 2008-07-02 |
Family
ID=27666953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001360325A Expired - Fee Related JP4110767B2 (ja) | 2001-11-07 | 2001-11-27 | 位相同期回路、同調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4110767B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8525604B2 (en) | 2007-06-20 | 2013-09-03 | Telefonaktiebolaget L M Ericsson (Publ) | Oscillator arrangement |
| KR101867818B1 (ko) * | 2011-12-28 | 2018-06-18 | 엘지전자 주식회사 | 이동 단말기 및 그 제어방법 |
| JP2014135641A (ja) * | 2013-01-10 | 2014-07-24 | Renesas Electronics Corp | 発振回路と、それを用いた無線通信装置および半導体装置 |
| JP5947934B2 (ja) * | 2015-02-19 | 2016-07-06 | ラピスセミコンダクタ株式会社 | 無線通信装置 |
-
2001
- 2001-11-27 JP JP2001360325A patent/JP4110767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003209469A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4542598B2 (ja) | 電圧制御発振回路 | |
| US6833769B2 (en) | Voltage controlled capacitive elements having a biasing network | |
| US5790942A (en) | Frequency modulation radio transmission device | |
| US6731101B2 (en) | Modulation semiconductor integrated circuit device and testing method for oscillation circuit | |
| US7479824B2 (en) | Dual mode voltage supply circuit | |
| US8165550B2 (en) | Local oscillator, receiver, and electronic device | |
| US5434543A (en) | Oscillator with switchable varactor diodes | |
| JPS627728B2 (ja) | ||
| KR100293770B1 (ko) | 직접 변환 방법을 이용하는 선택적 호출 무선 수신기 | |
| US4748683A (en) | Electronic tuning type FM receiver | |
| JP4110767B2 (ja) | 位相同期回路、同調装置 | |
| GB2310771A (en) | Communication device using switching current mirror in PLL frequency synthesiser | |
| JP3563678B2 (ja) | 高周波受信装置 | |
| KR100396880B1 (ko) | 가변 반송 주파수를 가지는 저잡음 주파수 변조기 | |
| JP2001177779A (ja) | 映像中間周波処理装置 | |
| JP2001044872A (ja) | 受信信号処理用半導体集積回路 | |
| US6954626B2 (en) | High frequency receiving device | |
| US6194975B1 (en) | Dual band VCO with improved phase noise | |
| JP3383619B2 (ja) | 移相器及びそれを用いた復調器 | |
| JPH11284537A (ja) | チューナ | |
| JP2003198365A (ja) | 発振回路、ｐｌｌ回路及びこれらを用いた受信機 | |
| JP2001203603A (ja) | 無線通信装置及び無線通信用電圧制御発振器 | |
| JPH07212333A (ja) | 送受信機の発振回路 | |
| JPH0645958A (ja) | 無線受信機 | |
| JP2007336294A (ja) | バッファ回路及びその制御方法、チューナ回路、受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080331 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |