JPH07212333A

JPH07212333A - 送受信機の発振回路

Info

Publication number: JPH07212333A
Application number: JP648394A
Authority: JP
Inventors: Yoshitaka Hirose; 欣孝広瀬
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1994-01-25
Filing date: 1994-01-25
Publication date: 1995-08-11

Abstract

(57)【要約】【目的】ＰＬＬ機能の待機期間においても、ＴＤＭＡ
方式の通信機に要求される周波数精度を充分保持するこ
とが可能な送受信機の発振回路を提供する。【構成】可変容量ダイオード２０を有し、そのカソー
ドに供給される周波数制御電圧に応じて出力周波数が可
変される電圧制御発振器４と、基準周波数信号と電圧制
御発振器４の出力周波数信号とを比較して誤差信号φ
ｐ、φｒを発生する位相比較器と、パワーセーブ（Ｐ
Ｓ）信号の印加に対応して位相比較器を動作状態または
待機状態に切換える状態切替手段と、可変容量ダイオー
ド２０のアノードに可変バイアス電圧を供給するバイア
ス供給手段６とを備え、バイアス供給手段６は、位相比
較器の待機状態の際に、可変容量ダイオード２０に供給
される周波数制御電圧の変動に略等しく変動する可変バ
イアス電圧を発生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、送受信機の発振回路に
係わり、特に、時分割複信方式の送受信機において、送
信時に搬送波発振器として働き、受信時に局部発振器と
して働くＰＬＬシンセサイザ発振回路に用いて好適な送
受信機の発振回路に関する。

【０００２】

【従来の技術】一般に、コードレス電話システム、例え
ば、ヨーロッパにおいて使用されているＤＥＣＴ方式の
デジタルコードレス電話システムでは、１０ｍｓ（ミリ
秒）の通話チャネル用フレームを２４個のタイムスロッ
ト（１タイムスロットは約４１７μｓ）に分割し、これ
らタイムスロットの中の２つのものを通話スロットとし
て使用している。これらタイムスロットにおいては、そ
の１つが親スロットとして親電話機（以下、これを親機
という）から子電話機（以下、これを子機という）への
送信に使用され、他の１つが子スロットとして子機から
親機への送信に使用されて、親機と子機間で所望の通話
が行われる。この場合、親スロットと子スロットは、１
２タイムスロット離れて配置されるもので、例えば、第
１番目のタイムスロットが親スロットとして使用された
とき、第１３番目のタイムスロットが子スロットとして
使用される。

【０００３】また、通話を行う場合、どのチャネルのど
のタイムスロットを使用するかは、親機がフレーム毎に
決定しており、子機は、自機の通話スロットに割り当て
られた時間以外のとき、常時、全てのチャネルの全ての
スロットを監視している。そして、通話は、送信側にお
いて、通話内容をデジタル信号に変換した後、時間圧縮
して送信し、受信側において、時間圧縮された信号を伸
長した後、元の通話信号になるようにアナログ変換する
ことによって行われ、実質的に双方向同時通信によって
行われるものである。

【０００４】ところで、かかるコードレス電話システム
に用いられる親機及び子機には、送信用及び受信用の２
つの発振器を設ける必要があるが、特に、子機は、軽量
化、低消費電力化、低コスト化が要求されているため、
１つの電圧制御発振器（以下、これをＶＣＯという）と
１つの位相制御ループ（以下、これをＰＬＬという）と
によって構成される１つのＰＬＬ発振回路（ＰＬＬシン
セサイザ発振回路）を、受信用の局部発振器と送信用の
搬送波発振器に兼用させることが行われている。しかる
に、１つのＰＬＬ発振回路を送信用と受信用に兼用させ
ると、ＶＣＯを局部発振器から搬送波発振器に切換える
際に、発振周波数を変更する必要がある。前記ＤＥＣＴ
方式のデジタルコードレス電話システムにおいては、こ
の切換え時のロックアップ時間として、子スロットの直
前の１スロットを割り当てているため、前記ＰＬＬ発振
回路には、高速ロックアップ型のＰＬＬが使用されてい
る。

【０００５】ここで、図３は、時分割多重複信方式の送
受信機の構成の概要を示すブロック構成図であり、図４
は、図３に図示の送受信機に用いられる既知の発振回路
の詳細な構成の一例を示す回路構成図である。

【０００６】図３において、１はＰＬＬＩＣ（位相制御
ループ集積回路）、２はチャージポンプ回路、３はルー
プフィルタ、４はＶＣＯ（電圧制御発振器）、５は水晶
発振器、６は可変バイアス電圧供給回路、３５はプリス
ケーラ、３６はＰＬＬ制御回路、３８はＣＰＵ（マイコ
ン制御装置）、３９は送受切換器、４０はＲＦ受信増幅
器、４１は受信フィルタ、４２は周波数コンバータ、４
３は中間周波フィルタ、４４は中間周波増幅器、４５は
復調器、４６は送信フィルタ、４７は電力増幅器、４８
はガウシャンフィルタ、４９、５０、５１は増幅器、５
２は信号出力端子、５３は信号入力端子である。なお、
可変バイアス電圧供給回路６は、後に説明する本発明に
より付加された回路であって、既知の時分割多重複信方
式の送受信機には備えられていない。

【０００７】また、図４において、７は電源端子、８は
チャージポンプ給電端子、９はＰＬＬクロック信号端
子、１０はＰＬＬストローブ信号端子、１１はＰＬＬデ
ータ信号端子、１２はパワーセーブ（ＰＳ）信号端子、
１３は変調信号端子、１４はロック検出信号端子、１５
はＲＦ信号端子、１６はプルアップ用ＰＮＰトランジス
タ、１７はプルダウン用ＮＰＮトランジスタ、１８、２
９、３２はコンデンサ、１９、２７、２８、３０、３１
は抵抗、２０は可変容量ダイオードであり、その他、図
３に示された構成要素と同じ構成要素には同じ符号を付
けている。

【０００８】そして、図３に示すように、ＰＬＬＩＣ１
はプリスケーラ３５とＰＬＬ制御回路３６を内蔵し、Ｐ
ＬＬ制御回路３６は水晶発振器５から供給される基準周
波数信号とプリスケーラ３５を介して供給されるＶＣＯ
４の発振信号とを位相比較し、誤差信号φｐ、φｒを発
生する位相比較器（図示なし）とＣＰＵ３８からのＰＬ
Ｌデータ（ＤＡＴＡ）によって分周比が変えられる可変
分周器（図示なし）を内蔵している。ＰＬＬＩＣ１、チ
ャージポンプ回路２、ループフィルタ３、ＶＣＯ４から
なるループ回路部は、ＰＬＬシンセサイザ発振回路を構
成している。また、送受切換器３９、ＲＦ受信増幅器４
０、受信フィルタ４１、周波数コンバータ４２、中間周
波フィルタ４３、中間周波増幅器４４、復調器４５、信
号出力端子５２からなる回路部は、受信回路を構成し、
増幅器５１、送信フィルタ４６、電力増幅器４７からな
る回路部は、送信回路を構成している。受信信号は、復
調器４５から信号出力端子５２に供給され、送信信号
は、信号入力端子５３からガウシャンフィルタ４８を介
してＶＣＯ４の変調信号端子１３（図４参照）に供給さ
れる。ＣＰＵ３８は、パワーセーブ（ＰＳ）信号を含ん
だ各種の信号をＰＬＬ制御回路３６に供給する。

【０００９】また、図４に示すように、チャージポンプ
回路２は、ＰＮＰトランジスタ１６とＮＰＮトランジス
タ１７を有し、それらのベースにＰＬＬ制御回路３６か
らの誤差信号φｐ、φｒが供給され、両トランジスタ１
６、１７の接続点が出力端を構成している。ループフィ
ルタ３は、直列接続されたコンデンサ１８と抵抗１９を
有し、その直列回路の一端がチャージポンプ回路２の出
力端及び直列抵抗２７を介してループフィルタ３の出力
端に接続され、他端が接地点に接続される。ＶＣＯ４
は、可変容量ダイオード２０を有し、そのカソードが直
列抵抗２８を介してループフィルタ３の出力端及び直列
コンデンサ２９を介してＶＣＯ４の発振回路に接続さ
れ、アノードが抵抗３０を介して変調信号端子１３及び
抵抗３１とコンデンサ３２の並列回路を介して接地点に
接続される。ＰＬＬＩＣ１は、ＰＬＬクロック信号端子
９、ＰＬＬストローブ信号端子１０、ＰＬＬデータ信号
端子１１、パワーセーブ信号端子１２、ロック検出信号
端子１４、ＲＦ信号端子１５にそれぞれ接続されるとと
もに、ＶＣＯ４の出力端と水晶発振器５の出力端に接続
される。

【００１０】前記構成による送受信機は、概要、次のよ
うに動作する。

【００１１】まず、送信時においては、ＰＬＬシンセサ
イザ発振回路が搬送波発振器として動作する。このと
き、信号入力端子５３に送信信号が供給されると、その
送信信号は、ガウシャンフィルタ４８を介してＰＬＬシ
ンセサイザ発振回路のＶＣＯ４に供給され、ＰＬＬシン
セサイザ発振回路の出力搬送周波数を送信信号で変調す
る。そして、この変調搬送波信号は、増幅器４９、５
１、送信フィルタ４６、電力増幅器４７、ＣＰＵ３８に
よって送信側に切換えられている送受切換器３９を経
て、アンテナから送信される。

【００１２】次に、受信時においては、ＰＬＬシンセサ
イザ発振回路が局部発振器として動作する。このとき、
アンテナで受信されたＲＦ受信信号は、ＣＰＵ３８によ
って受信側に切換えられている送受切換器３９、ＲＦ受
信増幅器４０、受信フィルタ４１を経て周波数コンバー
タ４２に供給され、一方で、ＰＬＬシンセサイザ発振回
路からの局部発振信号が増幅器４９、５０を経て同様に
周波数コンバータ４２に供給される。このため、周波数
コンバータ４２においては、ＲＦ受信信号を局部発振信
号で周波数変換した中間周波信号が得られ、この中間周
波信号は、中間周波フィルタ４３、中間周波増幅器４４
を経て復調器４５に供給され、そこで復調された後、信
号出力端子５２に供給される。

【００１３】また、前記構成によるＰＬＬシンセサイザ
発振回路は、次のように動作する。

【００１４】ＰＬＬＩＣ１は、内蔵のＰＬＬ制御回路３
６に、水晶発振器５から供給される基準周波数信号とプ
リスケーラ３５及び可変分周器（図示なし）を経て供給
されるＶＣＯ４の発振周波数信号との位相比較を行い、
それら２つの信号の位相差の方向及び大きさに応じてい
ずれかの誤差信号φｐ、φｒを発生させる。ここで、誤
差信号φｐが得られると、チャージポンプ回路２内のプ
ルアップ用ＰＮＰトランジスタ１６がオンになり、チャ
ージポンプ給電端子８の電圧がトランジスタ１６を通し
てループフィルタ３のコンデンサ１８に供給され、コン
デンサ１８の端子間電圧を上昇させる。このため、ルー
プフィルタ３の出力端の電圧も上昇し、その上昇電圧が
ＶＣＯ４の可変容量ダイオード２０のカソードに供給さ
れるので、ＶＣＯ４の発振周波数は一方方向に変化す
る。一方、誤差信号φｒが得られると、チャージポンプ
回路２内のプルダウン用ＮＰＮトランジスタ１７がオン
になり、コンデンサ１８の充電電圧がＮＰＮトランジス
タ１７を通して接地点に流れ、コンデンサ１８の端子間
電圧を減少させる。このため、ループフィルタ３の出力
端の電圧も減少し、その減少電圧がＶＣＯ４の可変容量
ダイオード２０のカソードに供給されるので、ＶＣＯ４
の発振周波数は他方方向に変化する。そして、ＶＣＯ４
の発振周波数信号は、ＶＣＯ４の出力端からＰＬＬＩＣ
１に供給され、前述のＰＬＬ周波数制御動作が行われ
る。

【００１５】ところで、既知の送受信機においては、送
信状態にあるとき、ＶＣＯ４を搬送波発振器として機能
させ、送信すべきデジタル信号をＰＬＬシンセサイザ発
振回路のＶＣＯ４に供給し、ＶＣＯ４の発振信号をその
デジタル信号でＦＳＫ変調し、ＦＳＫ変調搬送波信号を
発生するようにしている。この場合、ＰＬＬシンセサイ
ザ発振回路は、前述のように高速ロックアップ型のＰＬ
Ｌ（位相制御ループ）で構成されているため、ＶＣＯ４
のＦＳＫ変調がＰＬＬの周波数制御信号によって打ち消
されてしまうという弊害が生じる。

【００１６】このため、既知の送受信機では、ＶＣＯ４
を搬送波発振器として機能させる場合に、ＰＬＬを待機
状態に切換えて周波数制御信号が発生しないような構成
にし、その期間、ループフィルタ３のコンデンサ１８の
蓄積電圧によってＶＣＯ４の発振周波数を制御するよう
にしている。

【００１７】また、前記送受信機は、内蔵電池（バッテ
リー）の消費電力を抑えるために、ＰＬＬシンセサイザ
発振回路が発振信号を送出する必要がある期間だけ、そ
のシンセサイザ機能を動作状態に設定し、残りの期間は
シンセサイザ機能を待機状態に設定するような切換え制
御を行っている。この切換え制御は、通常、ＣＰＵ３８
からＰＬＬＩＣ１に供給されるパワーセーブ（ＰＳ）信
号によって行われる。そして、パワーセーブ（ＰＳ）信
号の供給により、ＰＬＬシンセサイザ発振回路のシンセ
サイザ機能が待機状態になっているとき、ＰＬＬＩＣ１
は内部の位相比較器から出力される誤差信号φｐ、φｒ
を固定にして両トランジスタ１６、１７をオフ状態に
し、その期間、チャージポンプ回路２の出力端をハイイ
ンピーダンスにする。このため、ＶＣＯ４は、この待機
期間中、ループフィルタ３のコンデンサ１８の充電電圧
によって周波数制御され、待機状態になる直前の発振周
波数に等しい発振信号を発生し続けるように働く。

【００１８】

【発明が解決しようとする課題】しかしながら、前記既
知の発振回路は、ＰＬＬシンセサイザ発振回路における
シンセサイザ機能の待機期間に、チャージポンプ回路２
やループフィルタ３及びＶＣＯ４に流れる微小なリーク
電流により、ループフィルタ３のコンデンサ１８の充電
電圧が順次変動し、その変動に伴ってＶＣＯ４の発振周
波数が変動するという問題がある。また、これらのリー
ク電流の中では、ＶＣＯ４やループフィルタ３に流れる
リーク電流よりもチャージポンプ回路２に流れるリーク
電流の方が極めて大きいため、ＶＣＯ４の発振周波数変
動はチャージポンプ回路２に流れるリーク電流の方が支
配的になる。

【００１９】図５は、かかる状態におけるコンデンサ１
８の充電電圧及びＶＣＯ４の発振周波数の各変化状態の
一例を示す特性図であって、（ａ）はパワーセーブ（Ｐ
Ｓ）信号、（ｂ）はコンデンサ１８の充電電圧、（ｃ）
はＶＣＯ４の発振周波数をそれぞれ示すものである。

【００２０】図５（ａ）に示されるように、パワーセー
ブ（ＰＳ）信号が低レベル「０」に移行してシンセサイ
ザ機能の待機状態になると、ＰＬＬは開いた状態（開放
状態）になる。このとき、図５（ｂ）及び（ｃ）に示さ
れるように、パワーセーブ（ＰＳ）信号が低レベル
「０」に移行したときからコンデンサ１８の充電電圧は
僅かづつ変動するようになり、その結果、ＶＣＯ４の発
振周波数もこの充電電圧の変動に伴い順次変動するよう
になり、前記問題を派生することになる。

【００２１】本発明は、前記問題点を除去するものであ
って、その目的は、ＰＬＬ機能の待機期間においても、
ＴＤＭＡ方式の通信機に要求される周波数精度を充分保
持することが可能な送受信機の発振回路を提供すること
にある。

【００２２】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、電圧可変リアクタンス素子を有し、その
電圧可変リアクタンス素子の一方の電極に供給される制
御電圧に応じて出力周波数が可変される電圧制御発振器
（ＶＣＯ）と、基準周波数信号と前記電圧制御発振器
（ＶＣＯ）の出力周波数信号とを比較して誤差信号を発
生する位相比較器と、切換信号の印加に対応して前記位
相比較器を動作状態または待機状態に切換える状態切替
手段と、前記電圧可変リアクタンス素子の他方の電極に
可変バイアス電圧を供給するバイアス供給手段とを備
え、前記バイアス供給手段は、前記位相比較器の待機状
態の際に、前記電圧可変リアクタンス素子に供給される
制御電圧の変動に略等しく変動する可変バイアス電圧を
発生する手段を具備している。

【００２３】

【作用】前記手段によれば、ＰＬＬが待機状態にあると
き、即ち、位相比較器が待機状態にあるとき、電圧制御
発振器（ＶＣＯ）内の電圧可変リアクタンス素子の他方
の電極に、この電圧可変リアクタンス素子の一方の電極
に供給される制御電圧（ループフィルタのコンデンサの
充電電圧）の時間的な変動に略等しく変動する可変バイ
アス電圧を供給するようにしているので、電圧可変リア
クタンス素子の一方の電極に供給される制御電圧がリー
ク電流によって時間の経過とともに僅かづつ変動したと
き、この電圧可変リアクタンス素子の他方の電極に供給
される可変バイアス電圧も、時間の経過とともに前記変
動と同様の方向、同様の大きさで僅かづつ変動するよう
になる。

【００２４】このため、位相比較器が待機状態にある期
間、電圧可変リアクタンス素子の端子間電圧は、時間が
経過しても変動することがなく、電圧制御発振器（ＶＣ
Ｏ）の発振周波数は、一定に維持される。

【００２５】

【実施例】本発明の実施例を図面を用いて詳細に説明す
る。

【００２６】図１は、本発明による送受信機の発振回路
の一実施例の構成を示す回路構成図であって、発振回路
がＰＬＬシンセサイザ発振回路を構成している例を示す
ものである。

【００２７】図１において、１はＰＬＬＩＣ（位相制御
ループ集積回路）、２はチャージポンプ回路、３はルー
プフィルタ、４はＶＣＯ（電圧制御発振器）、５は水晶
発振器、６は可変バイアス電圧供給回路（バイアス供給
手段）、７は電源端子、８はチャージポンプ給電端子、
９はＰＬＬクロック信号端子、１０はＰＬＬストローブ
信号端子、１１はＰＬＬデータ信号端子、１２はパワー
セーブ信号端子、１３は変調信号端子、１４はロック検
出信号端子、１５はＲＦ信号端子、１６はプルアップ用
ＰＮＰトランジスタ、１７はプルダウン用ＮＰＮトラン
ジスタ、１８は第１のコンデンサ、１９は第１の抵抗、
２０は可変容量ダイオード（電圧可変リアクタンス素
子）、２１はスイッチングトランジスタ、２２は第２の
コンデンサ、２３は第２の抵抗、２４は保護抵抗、２５
は以下に示す表１に示された真理値表を満足するＥＯＲ
（排他的論理）ゲート、２６は送信制御信号（ＴＸ−Ｅ
ＮＡＢＬＥ）端子、２７、２８、３０、３１は抵抗、２
９、３２はコンデンサ、３４はベース電流制御抵抗、３
５はインバータである。

【００２８】

【表１】

【００２９】そして、本実施例によるＰＬＬシンセサイ
ザ発振回路は、図３に図示の送受信機における既述のＰ
ＬＬシンセサイザ発振回路に置き換え使用されるもの
で、ＰＬＬＩＣ１は、プリスケーラとＰＬＬ制御回路
（ともに、図示なし）を内蔵しており、ＰＬＬ制御回路
は、さらに、水晶発振器５から供給される基準周波数信
号とプリスケーラを介して供給されるＶＣＯ４の発振信
号とを位相比較し、誤差信号φｐ、φｒを発生する位相
比較器（図示なし）を内蔵している。ここでも、ＰＬＬ
ＩＣ１、チャージポンプ回路２、ループフィルタ３、Ｖ
ＣＯ４からなるループ回路部は、ＰＬＬシンセサイザ発
振回路を構成している。

【００３０】また、チャージポンプ回路２は、チャージ
ポンプ給電端子８と接地点間にプルアップ用ＰＮＰトラ
ンジスタ１６とプルダウン用ＮＰＮトランジスタ１７が
直列接続され、それらのベースにＰＬＬ制御回路からの
誤差信号φｐ、φｒが供給されて、両トランジスタ１
６、１７の接続点が出力端を構成している。ループフィ
ルタ３は、直列接続された第１のコンデンサ１８と第１
の抵抗１９を有し、その直列回路の一端がチャージポン
プ回路２の出力端及び直列抵抗２７を介してループフィ
ルタ３の出力端に接続され、他端が接地点に接続され
る。ＶＣＯ４は、可変容量ダイオード２０を有し、その
カソードが直列抵抗２８を介してループフィルタ３の出
力端及び直列コンデンサ２９を介してＶＣＯ４の発振回
路に接続され、アノードが抵抗３０を介して変調信号端
子１３及び抵抗３１とコンデンサ３２の並列回路を介し
て接地点に接続される。ＰＬＬＩＣ１は、ＰＬＬクロッ
ク信号端子９、ＰＬＬストローブ信号端子１０、ＰＬＬ
データ信号端子１１、パワーセーブ信号端子１２、ロッ
ク検出信号端子１４にそれぞれ接続され、さらに、ＲＦ
信号端子１５及びＶＣＯ４の出力端、水晶発振器５の出
力端にそれぞれ接続される。可変バイアス電圧供給回路
６は、電源端子７と接地点間に直列接続された保護抵抗
２４とスイッチングトランジスタ２１を有し、スイッチ
ングトランジスタ２１に並列に第２のコンデンサ２２と
第２の抵抗２３の直列回路が接続される。スイッチング
トランジスタ２１のベースは、ベース電流制御抵抗３４
とＥＯＲゲート２５の出力端に接続され、ＥＯＲゲート
２５の入力端の一方はインバータ３５を介して送信制御
信号（ＴＸＥＮＡＢＬＥ）端子２６に接続され、ＥＯ
Ｒゲート２５の入力端の他方はパワーセーブ信号端子１
２に接続される。また、第２のコンデンサ２２と第２の
抵抗２３の接続点は、抵抗３３、３０を介して可変容量
ダイオード２０のアノードに接続される。

【００３１】続く、図２は、図１に図示のＰＬＬシンセ
サイザ発振回路において、各部の状態の時間的変化の一
例を示す特性図であって、（ａ）はこの送受信機に割り
当てられた送信スロット及び受信スロットの到来状況、
（ｂ）はパワーセーブ（ＰＳ）信号、（ｃ）は送信制御
信号、（ｄ）は送信制御信号の反転信号、（ｅ）はスイ
ッチングトランジスタ２１の動作状態、（ｆ）は可変容
量ダイオード２０のカソード電圧、（ｇ）は可変容量ダ
イオード２０のアノード電圧、（ｈ）は可変容量ダイオ
ード２０の端子間電圧、（ｉ）はＶＣＯ４の発振周波数
の各状態である。

【００３２】図２において、時間ｔ₀から時間ｔ₁まで
の期間Ｔ_0-1は送信スロットの直前のスロット期間、時
間ｔ₁から時間ｔ₂までの期間Ｔ_1-2は送信スロット期
間、時間ｔ₂から時間ｔ₃までの期間Ｔ_2-3はその他の
スロット期間、時間ｔ₃から時間ｔ₄までの期間Ｔ_3-4
は受信スロットの直前のスロット期間、時間ｔ₄から時
間ｔ₅までの期間Ｔ_4-5は受信スロット期間、時間ｔ₅
から次の送信スロットの直前のスロット期間到来時間ｔ
₆（図示なし）までの期間Ｔ_5-6はその他のスロット期
間である。

【００３３】ここで、本実施例の動作を、図１及び図２
を用いて説明する。

【００３４】このＰＬＬシンセサイザ発振回路において
は、送信スロットの直前のスロット期間Ｔ_0-1及び受信
スロットの直前のスロット期間Ｔ_3-4においてシンセサ
イザ機能が動作状態に、即ち、ＰＬＬＩＣ１内の位相比
較器が動作状態に切換えられ、送信スロット期間Ｔ_1-2
及び受信スロット期間Ｔ_4-5、それにその他のスロット
期間Ｔ_2-3、Ｔ_5-6においてシンセサイザ機能が待機状
態に、即ち、位相比較器が待機状態に切換えられるもの
である。

【００３５】始めに、時間ｔ₀が到来して送信スロット
の直前のスロット期間Ｔ_0-1に入ると、図２（ｂ）に示
すように、それまで低レベル「０」であったパワーセー
ブ（ＰＳ）信号が高レベル「１」に転移し、その転移に
伴ってＰＬＬＩＣ１のＰＬＬ制御回路内の位相比較器が
動作状態になり、それによりチャージポンプ回路２のプ
ルアップ用ＰＮＰトランジスタ１６が駆動され、ループ
フィルタ３の第１のコンデンサ１８が充電される。この
ため、図２（ｆ）に示すように、ＶＣＯ４の可変容量ダ
イオード２０のカソード電圧は、それまでの保持電圧か
ら急激に高電圧まで上昇し、短時間の後に前記保持電圧
より高い一定の第１の電圧に収束される。このとき、可
変バイアス電圧供給回路６においては、図２（ｅ）に示
すように、スイッチングトランジスタ２１は以前から継
続してオフ状態であるため、第２のコンデンサ２２は、
電源端子７から保護抵抗２４、第２の抵抗２３を通じて
電源電圧Ｖｃｃのレベルまで充電されている。そして、
この電圧が抵抗３３、３０を介して可変容量ダイオード
２０のアノードにバイアス電圧として供給されるので、
図２（ｈ）に示すように、可変容量ダイオード２０の端
子間には、前記第１の電圧と第２のコンデンサ２２に蓄
えられた電圧との差電圧である送信周波数制御電圧が印
加される。そして、ＶＣＯ４は、図２（ｉ）に示すよう
に、この送信周波数制御電圧に対応した周波数で発振
し、この発振信号は、その出力端からＰＬＬＩＣ１及び
ＲＦ信号端子１５にそれぞれ供給される。

【００３６】次に、時間ｔ₁が到来して送信スロット期
間Ｔ_1-2に入ると、図２（ｂ）に示すように、パワーセ
ーブ（ＰＳ）信号が高レベル「１」から低レベル「０」
に転移し、その転移に伴って位相比較器が動作状態から
待機状態になり、プルアップ用ＰＮＰトランジスタ１６
及びプルダウン用ＮＰＮトランジスタ１７の双方が非駆
動状態になって、チャージポンプ回路２の出力端がハイ
インピーダンスになる。この状態のとき、第１のコンデ
ンサ１８は充電が阻止され、リーク電流による放電だけ
が行われるので、第１のコンデンサ１８の電圧は、前記
高い第１の電圧から時間の経過とともに順次低下するよ
うになり、図２（ｆ）に示すように、可変容量ダイオー
ド２０のカソード電圧も、時間の経過とともに順次低下
するようになる。また、図２（ｅ）に示すように、前記
パワーセーブ（ＰＳ）信号の転換に対応して、ＥＯＲゲ
ート２５の出力信号は高レベル「１」に転移し、可変バ
イアス電圧供給回路６のスイッチングトランジスタ２１
は、それまでのオフ状態からオン状態に転移する。この
とき、可変バイアス電圧供給回路６の第２のコンデンサ
２２は、第２の抵抗２３及びスイッチングトランジスタ
２１を経て順次放電され、第２のコンデンサ２２の電圧
は、時間の経過とともに順次低下するので、図２（ｇ）
に示すように、可変容量ダイオード２０のアノード電圧
も同様に順次低下するようになる。そして、本実施例に
おいては、可変バイアス電圧供給回路６の第２の抵抗２
３の抵抗値を調整することにより、第２のコンデンサ２
２に充電された電圧の低下状態を、前記リーク電流によ
る可変容量ダイオード２０のカソード電圧の低下状態に
略等しくなるように構成している。このため、図２
（ｈ）に示すように、可変容量ダイオード２０の端子間
電圧は、第１及び第２のコンデンサ１８、２２の各電圧
降下に係わりなく、それまで印加されていた送信周波数
制御電圧と同じになり、しかも、送信スロット期間Ｔ
_1-2中その電圧状態が維持されるようになる。この結
果、ＶＣＯ４は、図２（ｉ）に示すように、送信スロッ
トの直前のスロット期間Ｔ_0-1の発振周波数と同じ周波
数の発振信号が発生され、その発振信号は送信スロット
期間Ｔ_1-2中継続して発生されるものである。

【００３７】次いで、時間ｔ₂が到来してその他のスロ
ット期間Ｔ_2-3に入ると、パワーセーブ（ＰＳ）信号は
低レベル「０」に維持されたままで、位相比較器は待機
状態を維持しているが、送信制御信号の反転信号が高レ
ベル「１」から低レベル「０」に転移し、ＥＯＲゲート
２５の出力信号が低レベル「０」に転移するため、スイ
ッチングトランジスタ２１が再びオフ状態になる。この
ため、第２のコンデンサ２２は、保護抵抗２４と第２の
抵抗２３を介して電源電圧Ｖｃｃにより充電されるよう
になり、所定時間の経過後に、第２のコンデンサ２２の
電圧は、電源電圧Ｖｃｃの電圧レベルまで上昇し、この
電圧が可変容量ダイオード２０のアノードに供給され
る。一方、第１のコンデンサ１８は、依然として、チャ
ージポンプ回路２からの充電が行われないため、可変容
量ダイオード２０の端子間電圧は、送信スロット期間Ｔ
_1-2の印加されていた送信周波数制御電圧に比べて、ア
ノードの電圧上昇分だけ低下した電圧になる。

【００３８】なお、その他のスロット期間Ｔ_2-3におい
ては、前記端子間電圧が可変容量ダイオード２０に印加
されるため、ＶＣＯ４の発振周波数は送信スロット期間
Ｔ_1- ₂の発振周波数と異なるようになるが、送受信機
は、その他のスロット期間Ｔ_2- ₃に信号の送信及び受信
を行っていないので、送受信機の機能には何等影響を及
ぼさない。

【００３９】続いて、時間ｔ₃が到来して受信スロット
の直前のスロット期間Ｔ_3-4に入ると、図２（ｂ）に示
すように、それまで低レベル「０」であったパワーセー
ブ（ＰＳ）信号が再び高レベル「１」に転移し、その転
移に伴って位相比較器は動作状態になって、今度はチャ
ージポンプ回路２のプルダウン用ＮＰＮトランジスタ１
７が駆動され、第１のコンデンサ１８が放電される。こ
のため、図２（ｆ）に示すように、可変容量ダイオード
２０のカソード電圧は、それまでの保持電圧から急激に
低電圧まで低下し、短時間の後に前記保持電圧より低い
一定の第２の電圧に収束される。このとき、図２（ｇ）
に示すように、可変容量ダイオード２０のアノードに
は、第２のコンデンサ２２の放電電圧が供給されるの
で、図２（ｈ）に示すように、可変容量ダイオード２０
の端子間には、前記第２の電圧と前記放電電圧の差電圧
である受信周波数制御電圧が印加されるようになる。そ
して、ＶＣＯ４は、図２（ｉ）に示すように、その受信
周波数制御電圧に対応した周波数で発振し、この発振信
号は、前の場合と同様に、その出力端からＰＬＬＩＣ１
とＲＦ信号端子１５にそれぞれ供給される。

【００４０】次いで、時間ｔ₄が到来して受信スロット
期間Ｔ_4-5に入ると、図２（ｂ）に示すように、パワー
セーブ（ＰＳ）信号が再度高レベル「１」から低レベル
「０」に転移し、その転移に伴って位相比較器が再び待
機状態になって、プルアップ用ＰＮＰトランジスタ１６
及びプルダウン用ＮＰＮトランジスタ１７の双方が非駆
動状態に切換り、チャージポンプ回路２の出力端がハイ
インピーダンスになる。この状態のとき、第１のコンデ
ンサ１８は、放電が阻止されてチャージポンプ回路２か
らのリーク電流による充電が行われるので、第１のコン
デンサ１８の電圧は、時間の経過とともに第２の電圧か
ら順次上昇するようになって、図２（ｆ）に示すよう
に、可変容量ダイオード２０のカソード電圧も、時間の
経過とともに順次上昇するようになる。また、時間ｔ₄
に入ると、パワーセーブ（ＰＳ）信号の転移に対応し
て、ＥＯＲゲート２５の出力信号が低レベル「０」に転
移し、図２（ｅ）に示すように、可変バイアス電圧供給
回路６のスイッチングトランジスタ２１は完全にオフ状
態になる。このとき、第２のコンデンサ２２は、第２の
抵抗２３及び保護抵抗２４を介して電源端子７の電源電
圧Ｖｃｃで充電されるので、第２のコンデンサ２２の電
圧は、時間の経過とともに、それまでの電圧レベルから
順次上昇するようになり、図２（ｇ）に示すように、可
変容量ダイオード２０のアノード電圧も同様に順次上昇
するようになる。そして、本実施例は、第２の抵抗２３
及び保護抵抗２４の各抵抗値を調整して第２のコンデン
サ２２の電圧の上昇状態を、前記リーク電流による可変
容量ダイオード２０のカソード電圧の上昇状態に略等し
くなるように構成している。このため、図２（ｈ）に示
すように、可変容量ダイオード２０の端子間電圧は、第
１及び第２のコンデンサ１８、２２の各電圧上昇に係わ
りなく、それまで印加されていた受信周波数制御電圧と
同じになり、しかも、受信スロット期間Ｔ_4-5中その電
圧状態が維持されるようになる。この結果、ＶＣＯ４
は、図２（ｉ）に示すように、受信スロットの直前のス
ロット期間Ｔ_3-4の発振周波数と同じ周波数の発振信号
が発生され、その発振信号は受信スロット期間Ｔ_4-5中
連続して発生されるものである。

【００４１】続いて、時間ｔ₅が到来してその他のスロ
ット期間Ｔ_5-6に入ると、パワーセーブ（ＰＳ）信号は
低レベル「０」に維持され、位相比較器は待機状態を維
持しているが、依然としてスイッチングトランジスタ２
１はオフ状態であるため、第２のコンデンサ２２は、保
護抵抗２４と第２の抵抗２３を介して継続して充電され
るようになり、所定時間の経過後に、第２のコンデンサ
２２の電圧は、電源電圧Ｖｃｃの電圧レベルまで上昇
し、この電圧が可変容量ダイオード２０のアノードに供
給される。このとき、第１のコンデンサ１８は、依然と
してチャージポンプ回路２からの充電が行われている
が、チャージポンプ回路２による充電はループフィルタ
３の電圧がチャージポンプ給電電圧Ｖｐの約半分のレベ
ルになると停止するため、可変容量ダイオード２０の端
子間電圧は、受信スロット期間Ｔ_4-5に印加されていた
受信周波数制御電圧に比べて、アノードの電圧上昇分だ
け低下した電圧になる。

【００４２】なお、その他のスロット期間Ｔ_5-6におい
ても、前記端子間電圧が可変容量ダイオード２０に印加
され、ＶＣＯ４の発振周波数は受信スロット期間Ｔ_4-5
の発振周波数と異なるようになるが、送受信機は、かか
るその他のスロット期間Ｔ_5- ₆に信号の送信及び受信を
行わないので、送受信機の機能には何等影響を及ぼさな
い。

【００４３】このように、本実施例のＰＬＬシンセサイ
ザ発振回路によれば、送信スロット期間Ｔ_1-2及び受信
スロット期間Ｔ_4-5において、ＰＬＬＩＣ１のＰＬＬ制
御回路内にある位相比較器が待機状態にあるとき、ＶＣ
Ｏ４の可変容量ダイオード２０のアノードに、そのカソ
ードに供給される周波数制御電圧の変動と同じ方向及び
同じ大きさの変動をする可変バイアス電圧を供給するよ
うにしているので、それらの期間中、可変容量ダイオー
ド２０の端子間電圧は一定値に保持され、それによっ
て、ＶＣＯ４の発振周波数は一定値に維持される。この
ため、ＴＤＭＡ方式の送受信機に要求される周波数精度
を充分に確保することができる。

【００４４】なお、前述の実施例においては、電圧可変
リアクタンス素子として単独の可変容量ダイオード２０
を用いた例を挙げているが、本発明は、単独の可変容量
ダイオード２０を用いたものに限られず、複数の可変容
量ダイオードを組合せて用いても、可変容量ダイオード
と他の素子とを組合せて用いても、あるいは可変容量ダ
イオードに類似の素子を用いてもよいことは勿論であ
る。

【００４５】また、本発明におけるループフィルタ３、
ＶＣＯ４、可変バイアス電圧供給回路６の構成は、前述
の実施例に図示したものに限られず、それらの機能を変
更するものでない限り、種々の構成のものを使用できる
ものである。

【００４６】さらに、本発明におけるＰＬＬＩＣ１の構
成も、前述の実施例に図示したものに限られず、それら
の各構成部分を別個の回路で構成するようにしてもよい
ことは勿論である。

【００４７】

【発明の効果】以上説明したように、本発明によれば、
発振回路のＰＬＬが待機状態にあるとき、即ち、位相比
較器が待機状態にあるときに、可変バイアス電圧供給回
路６を用いて、電圧制御発振器４内の電圧可変リアクタ
ンス素子２０の他方の電極に、この電圧可変リアクタン
ス素子２０の一方の電極に供給される制御電圧（ループ
フィルタ３のコンデンサ１８の充電電圧）の時間的な変
動に略等しく変動する可変バイアス電圧を供給するよう
にしているので、電圧可変リアクタンス素子２０の一方
の電極に供給される制御電圧がリーク電流によって時間
の経過とともに僅かづつ変動したとき、この電圧可変リ
アクタンス素子の他方の電極に供給される可変バイアス
電圧も、時間の経過とともに前記変動と同様の方向、同
様の大きさで僅かづつ変動するようになる。

【００４８】このため、電圧可変リアクタンス素子２０
の端子間電圧は、時間が経過しても変動することがな
く、電圧制御発振器４の発振周波数は、位相比較器が待
機状態にある期間一定に維持されるようになり、ＴＤＭ
Ａ方式の送受信機に要求される周波数精度を充分に確保
できるという効果がある。

【図面の簡単な説明】

【図１】本発明による送受信機の発振回路の一実施例の
構成を示す回路構成図である。

【図２】図１に図示のＰＬＬシンセサイザ発振回路にお
いて、各部の状態の時間的変化の一例を示す特性図であ
る。

【図３】時分割多重複信方式の送受信機の構成の概要を
示すブロック構成図である。

【図４】図３に図示の送受信機に用いられる発振回路の
詳細な構成の一例を示す回路構成図である。

【図５】既知の発振回路におけるコンデンサの充電電圧
及びＶＣＯの発振周波数の各変化状態の一例を示す特性
図である。

【符号の説明】

１ＰＬＬＩＣ（位相制御ループ集積回路）２チャージポンプ回路３ループフィルタ４ＶＣＯ（電圧制御発振器）５水晶発振器６可変バイアス電圧供給回路（バイアス供給手段）１２パワーセーブ信号端子１３変調信号端子１５ＲＦ信号端子１６プルアップ用ＰＮＰトランジスタ１７プルダウン用ＮＰＮトランジスタ１８第１のコンデンサ１９第１の抵抗２０可変容量ダイオード（電圧可変リアクタンス素
子）２１スイッチングトランジスタ２２第２のコンデンサ２３第２の抵抗２４保護抵抗２５ＥＯＲ（排他的論理）ゲート２６送信制御信号端子３５インバータ

Claims

【特許請求の範囲】

【請求項１】電圧可変リアクタンス素子を有し、その
電圧可変リアクタンス素子の一方の電極に供給される制
御電圧に応じて出力周波数が可変される電圧制御発振器
と、基準周波数信号と前記電圧制御発振器の出力周波数
信号とを比較して誤差信号を発生する位相比較器と、切
換信号の印加に対応して前記位相比較器を動作状態また
は待機状態に切換える状態切替手段と、前記電圧可変リ
アクタンス素子の他方の電極に可変バイアス電圧を供給
するバイアス供給手段とを備え、前記バイアス供給手段
は、前記位相比較器の待機状態の際に、前記電圧可変リ
アクタンス素子に供給される制御電圧の変動に略等しく
変動する可変バイアス電圧を発生することを特徴とする
送受信機の発振回路。
【請求項２】前記送受信機は、時分割複信方式の送受
信機であり、前記位相比較器は、送信時及び／または受
信時の直前に動作状態に切換えられ、送信時及び／また
は受信時に待機状態に切換えられることを特徴とする請
求項１に記載の送受信機の発振回路。
【請求項３】前記バイアス供給手段は、コレクタが保
護抵抗を介して電源に、エミッタが接地点にそれぞれ接
続され、ベースにスイッチング信号が供給されてオンま
たはオフ状態に駆動されるスイッチングトランジスタ
と、前記スイッチングトランジスタのコレクタ、エミッ
タ間に直列接続された抵抗及びコンデンサとを有し、前
記スイッチングトランジスタのオフ時に、前記コンデン
サが前記抵抗を介して電源により充電され、前記スイッ
チングトランジスタのオン時に、前記充電されたコンデ
ンサが前記抵抗及びスイッチングトランジスタを介して
放電されることを特徴とする請求項１または２のいずれ
かに記載の送受信機の発振回路。
【請求項４】前記スイッチングトランジスタのベース
に供給されるスイッチング信号は、前記位相比較器に印
加される切換信号と送信制御信号から形成された２値の
ものであることを特徴とする請求項３に記載の送受信機
の発振回路。
【請求項５】前記電圧可変リアクタンス素子は、可変
容量ダイオードからなり、前記一方及び他方の電極はそ
のカソード及びアノードであることを特徴とする請求項
１または４のいずれかに記載の送受信機の発振回路。