JP4992903B2 - 局部発振器とこれを用いた受信装置及び電子機器 - Google Patents

局部発振器とこれを用いた受信装置及び電子機器 Download PDF

Info

Publication number
JP4992903B2
JP4992903B2 JP2008533808A JP2008533808A JP4992903B2 JP 4992903 B2 JP4992903 B2 JP 4992903B2 JP 2008533808 A JP2008533808 A JP 2008533808A JP 2008533808 A JP2008533808 A JP 2008533808A JP 4992903 B2 JP4992903 B2 JP 4992903B2
Authority
JP
Japan
Prior art keywords
reference voltage
variable capacitance
circuit
capacitance
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008533808A
Other languages
English (en)
Other versions
JPWO2008123016A1 (ja
Inventor
健史 藤井
康雄 大場
峰之 岩井田
浩明 尾関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008533808A priority Critical patent/JP4992903B2/ja
Publication of JPWO2008123016A1 publication Critical patent/JPWO2008123016A1/ja
Application granted granted Critical
Publication of JP4992903B2 publication Critical patent/JP4992903B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Superheterodyne Receivers (AREA)

Description

本発明は、局部発振器とこれを用いた受信装置及び電子機器に関するものである。
以下、特許文献１に開示された従来の局部発振器について図９を用いて説明する。図９において、従来の局部発振器１０は、発振回路２と、この発振回路２に接続された共振回路３０とを備える。さらに、発振回路２と共振回路３０とはＰＬＬ回路６０にループ接続される。
そして、共振回路３０は、発振回路２に接続されたインダクタ素子２０ａ、２０ｂを有する。インダクタ素子２０ａおよび２０ｂは直列に接続され、この接続点はＶＣＣに接続されている。そして、共振回路３０は、インダクタ素子２０ａ、２０ｂに並列接続された第１可変容量部３３０と、この第１可変容量部３３０に並列接続された第２可変容量部４３０とを有する。また、第１可変容量部３３０は、インダクタ素子２０ａ、２０ｂに並列接続されると共に制御電圧入力端子３５から供給される制御電圧と基準電圧源５００から供給される基準電圧ＶREFとに基づいて容量値を変化させる可変容量素子３１０ａ、３１０ｂと、この可変容量素子３１０に直列に接続された容量素子３１１ａ、３１１ｂとを備える。尚、可変容量素子３１０ａと３１０ｂとは直列接続され、この接続点は基準電圧源５００が接続される。また、可変容量素子３１０ａと容量素子３１１ａ、可変容量素子と３１０ｂと容量素子３１１ａはそれぞれ直列接続され。これら各々の接続点は制御電圧入力端子３５に接続される。尚、可変容量素子３１０ａと容量素子３１１ａ、可変容量素子３１０ｂと容量素子３１１ｂは、それぞれ可変容量回路３１ａ、３１ｂを構成している。
また、第２可変容量部４３０は、インダクタ素子２０ａ、２０ｂに並列に接続された第１容量スイッチ回路４１ａ、４１ｂと、この第１容量スイッチ回路４１ａ、４１ｂに並列に接続された第２容量スイッチ回路４２ａ、４２ｂとを有する。そして、第１容量スイッチ回路４１ａは、容量素子４１０ａと、この容量素子４１０ａに直列に接続され、第１容量制御端子４１３から供給された信号によってオンオフを切り替える第１スイッチ４１１ａとを有する。同様に、第１容量スイッチ回路４１ｂは、容量素子４１０ｂと、この容量素子４１０ｂに直列に接続され、第１容量制御端子４１３から供給された信号によってオンオフを切り替える第１スイッチ４１１ｂとを有する。第１スイッチ４１１ａと４１１ｂは直列接続され、この接続点はＧＮＤに接続されている。そして、第２容量スイッチ回路４２ａは、容量素子４２０ａと、この容量素子４２０ａに直列に接続され、第２容量制御端子４２３から供給された信号によってオンオフを切り替える第２スイッチ４２１ａとを有する。同様に、第２容量スイッチ回路４２ｂは、容量素子４２０ｂと、この容量素子４２０ｂに直列に接続され、第２容量制御端子４２３から供給された信号によってオンオフを切り替える第２スイッチ４２１ｂとを有する。第２スイッチ４２１ａと４２１ｂは直列に接続され、この接続点はＧＮＤに接続されている。
以上のように構成された局部発振器１０の発振周波数の特性について、図９と図１０を用いて説明する。
図９において、局部発振器１０の発振信号の周波数は、共振回路３０における共振周波数である。そして、この共振周波数は、第１可変容量部３３０、第２可変容量部４３０、及びインダクタ２０ａ、２０ｂで決定される。さらに、第１可変容量部３３０に備えられた可変容量素子３１０ａ、３１０ｂの容量値は、基準電圧源５００から供給される基準電圧及び制御電圧入力端子３５から供給される制御電圧で決定される。さらにまた、第２可変容量部４３０の容量値は、第１スイッチ４１１ａ、４１１ｂ、第２スイッチ４２１ａ、４２１ｂのオンオフの切り替えによって、容量素子４１０ａ、４１０ｂと、容量素子４２０ａ、４２０ｂとを何段並列に接続させるかにより決定される。
ここで、第１スイッチ４１１ａ、４１１ｂ、第２スイッチ４２１ａ、４２１ｂの制御は、ＰＬＬ６０の周波数調整回路６７０から出力される制御信号で行われる。この周波数調整回路６７０は、発振周波数分周器６１０の出力信号ｆDIVと基準周波数分周器６３０の出力信号ｆREFとの周波数差を比較し、ｆDIVとｆREFの周波数差分を最小にする容量値を決定し、容量素子４１０ａ、４１０ｂ、容量素子４２０ａ、４２０ｂの組み合わせを考慮して、第１、第２容量制御端子４１３、４２３を介して第１スイッチ４１１ａ、４１１ｂと第２スイッチ４２１ａ、４２１ｂとを制御する。この構成により、広い発振周波数範囲を得ることができる。
図１０は、図９における局部発振器１０の周波数特性図で、制御電圧入力端子３５に印加される第１可変容量部制御電圧（ＶT）と局部発振器１０の発振周波数（ｆOSC）の関係を示している。バンド１〜４は、第１スイッチ４１１ａ、４１１ｂ、第２スイッチ４２１ａ、４２１ｂを４通りの組み合わせでオンオフした場合のＶT対ｆOSCの特性である。
ｆOSCが最も低いバンド１は、第１スイッチ４１１ａ、４１１ｂ、第２スイッチ４２１ａ、４２１ｂが共にオンし、第２可変容量部４３０の容量値が容量素子４１０ａ、４１０ｂと容量素子４２０ａ、４２０ｂを加算した容量値となる。一方、ｆOSCが最も高いバンド４は、第１スイッチ４１１ａ、４１１ｂ、第２スイッチ４２１ａ、４２１ｂが共にオフし、第２可変容量部４３０の容量値は概略０の値となる。また、ＶTに対するｆOSCがバンド１とバンド４の間となるバンド２、バンド３は、第１スイッチ４１１ａ、４１１ｂと第２スイッチ４２１ａ、４２１ｂのいずれかだけがオンし、第２可変容量部４３０の容量値は、容量素子４１０ａ、４１０ｂの容量値ＣSW1、もしくは、容量素子４２０ａ、４２０ｂの容量値ＣSW2と等しい値となる。ここで、容量素子４１０ａ、４１０ｂと容量素子４２０ａ、４２０ｂ各々の容量値をＣSW1＞ＣSW2とすると、バンド２は第１スイッチ４１１ａ、４１１ｂだけをオン、バンド３は第２スイッチ４２１ａ、４２１ｂだけをオンした時の特性となる。
バンド１〜４の発振周波数ｆOSC1〜ｆOSC4は（数１）〜（数４）で表される。
Figure 0004992903
Figure 0004992903
Figure 0004992903
Figure 0004992903
また、バンド１〜４のＶｔ対ｆOSCの傾きである周波数制御感度ｄｆOSC1／ｄＶｔ〜ｄｆOSC4／ｄＶｔは（数５）〜（数８）で表される。
Figure 0004992903
Figure 0004992903
Figure 0004992903
Figure 0004992903
つぎに、（数５）〜（数８）からバンド１〜４の周波数制御感度ｄｆOSC1／ｄＶｔ〜ｄｆOSC4／ｄＶｔの関係を整理すると（数９）となる。
Figure 0004992903
なお、上記（数１）〜（数９）において、共振回路３０の各素子の値は、インダクタ素子２０ａ、２０ｂのインダクタンスをＬ、容量素子３１１ａ、３１１ｂの容量値をＣ１、可変容量素子３１０ａ、３１０ｂは制御電圧入力端子に制御電圧ＶTが印加されたときの容量値をＣVT（＝αＶｔ＋β、αとβは制御電圧の変化に対する可変容量値ＣVTを簡単化して示す係数）とし、容量素子４１０ａ、４１０ｂの容量値ＣSW1と容量素子４２０ａ、４２０ｂの容量値ＣSW2の関係をＣSW2＝ＣSW1／２としている。
図１０及び（数９）で示す通り、この従来の局部発振器１０において、バンド１〜４のＶT対ｆOSCの傾きである周波数制御感度は、発振周波数ｆOSCの高いバンドほど大きくなっていた。そして、周波数制御感度が高いバンドでは、制御電圧ＶTに重畳された電圧雑音によってｆOSCの変動が発生し局部発振器１０の位相雑音が劣化していた。
近年多用化されるようになったデジタル変調された放送受信システムや通信システムでは、分割された複数の周波数帯域を取り扱うことが出来る広い発振周波数範囲と、加えて、映像、音声、データを高品位とする多値の位相変調された信号でもビットエラーレートを低下させずに取り扱うことが出来る良好な位相雑音特性とが局部発振器に要求されている。
特許第３４８８１８０号公報
そこで本発明は、このような問題を解決するためになされたもので、広い発振周波数範囲と良好な位相雑音特性を両立させることができる局部発振器を提供するものである。
この目的を達成するために本発明の局部発振器は、発振回路と、この発振回路に接続された共振回路とを備える。そして、この共振回路は、発振回路に接続されたインダクタ素子と、このインダクタ素子に接続された第１可変容量部と、この第１可変容量部に並列に接続された第２可変容量部とを有する。また、第１可変容量部は、インダクタ素子に接続されると共に制御電圧と第１基準電圧とに基づいて容量値を変化させる第１可変容量素子と、この第１可変容量素子に並列接続されると共に制御電圧と第２基準電圧とに基づいて容量値を変化させる第２可変容量素子とを有する。さらに、本発明の局部発振器は、第２可変容量部の容量値に基づいて第１基準電圧を生成し第１可変容量素子に出力する第１基準電圧生成回路と、第２可変容量部の容量値に基づいて第２基準電圧を生成し第２可変容量素子に出力する第２基準電圧生成回路とを有する。そして、第１基準電圧生成回路は、ＶＣＣ−ＧＮＤ間の電圧を直列接続された第１ダイオードと抵抗とを用いて分割して生成する第１基準電圧を第１基準電圧端子から出力するとともに第１基準電圧端子と前記ＶＣＣとの間には前記第１ダイオードが接続され、第２基準電圧生成回路は、ＶＣＣ−ＧＮＤ間の電圧を直列接続された第２ダイオードと抵抗とを用いて分割して生成する第２基準電圧を第２基準電圧端子から出力するとともに第２基準電圧端子とＧＮＤとの間には前記第２ダイオードが接続され、第１基準電圧と第２基準電圧とは、温度変化に対し互いに正負逆方向に変動する。
上記構成により、本発明は、異なる基準電圧を設定可能な複数の可変容量素子を設け、これらの基準電圧を切り替えて使用することにより、発振周波数の高いバンドにおいて、局部発振器の周波数制御感度を下げ、局部発振器の全発振周波数範囲で周波数制御感度を概略一定とすることができる。その為、広い周波数範囲に亘って位相雑音特性を向上させることができる。
また、本発明の局部発振器を用いてチューナなどの受信装置を構成したり、通信システムに関わる電子機器を構成した場合には、広い周波数範囲の放送規格および異なる周波数帯域を有する通信規格に対応できる。これと共に、良好な位相雑音によって高品位な映像、音声、データの送受信を実現することができる。
以下本発明を、図面を参照しながら実施の形態に基づいて説明する。
（実施の形態１）
以下、本発明における実施の形態１について図１を用いて説明する。図１は、本実施の形態における局部発振器のブロック図である。
図１において、局部発振器１は、発振回路２と、この発振回路２に接続された共振回路３とを備える。さらに、発振回路２と共振回路３とはＰＬＬ回路６０にループ接続される。また、この局部発振器１を用いた受信装置（図示せず）は、局部発振器１の局部発振信号出力端子１８ａ、１８ｂから出力された局部信号を用いて受信信号を中間周波信号に変換する混合器（図示せず）と、この混合器から出力された中間周波信号を復調する復調部（図示せず）とを有する。また、この局部発振器１を用いた電子機器（図示せず）は、この復調部の出力側に接続された信号処理部（図示せず）と、この信号処理部の出力側に接続された液晶ディスプレイなどの表示部（図示せず）やスピーカなどの音声再生部（図示せず）を有する。
共振回路３は、発振回路２に接続されたインダクタ素子２０ａ、２０ｂを有する。インダクタ素子２０ａおよび２０ｂは直列に接続され、この接続点はＶＣＣに接続されている。そして、共振回路３は、インダクタ素子２０ａ、２０ｂに並列接続された第１可変容量部３３と、この第１可変容量部３３に並列接続された第２可変容量部４３０とをさらに有する。
また、第１可変容量部３３は、インダクタ素子２０ａ、２０ｂに並列接続された第１可変容量回路３１ａ、３１ｂ及び第２可変容量回路３２ａ、３２ｂを有する。
第１可変容量回路３１ａ、３１ｂは、制御電圧入力端子３５から供給される制御電圧ＶTと第１基準電圧生成回路６から第１基準電圧端子３１２を介して供給される第１基準電圧ＶREF1とに基づいて容量値を変化させる可変容量素子（第１可変容量素子）３１０ａ、３１０ｂを有する。さらに、第１可変容量回路３１ａ、３１ｂは、可変容量素子３１０ａ、３１０ｂに直列に接続された容量素子（第１容量素子）３１１ａ、３１１ｂを有する。尚、可変容量素子３１０ａと３１０ｂとは直列接続され、この接続点は第１基準電圧端子３１２が接続される。また、可変容量素子３１０ａと容量素子３１１ａとは直列接続され、その接続点は制御電圧入力端子３５に接続される。同様に、可変容量素子３１０ｂと容量素子３１１ｂとは直列接続され、その接続点は制御電圧入力端子３５に接続される。容量素子３１１ａ、３１１ｂは、それぞれＶＣＣからインダクタ素子２０ａ、２０ｂを介して印加された電圧と、制御電圧入力端子３５から可変容量素子３１０ａ、３１０ｂに印加された電圧とを直流的に分離している。
第２可変容量回路３２ａ、３２ｂは、制御電圧入力端子３５から供給される制御電圧ＶTと第２基準電圧生成回路７から第２基準電圧端子３２２を介して供給される第２基準電圧ＶREF2とに基づいて容量値を変化させる可変容量素子（第２可変容量素子）３２０ａ、３２０ｂを有している。さらに、第２可変容量回路３２ａ、３２ｂは、可変容量素子３２０ａ、３２０ｂにそれぞれ直列に接続された容量素子（第２容量素子）３２１ａ、３２１ｂを有する。尚、可変容量素子３２０ａと３２０ｂとは直列接続され、この接続点は第２基準電圧端子３２２が接続される。また、可変容量素子３２０ａと容量素子３２１ａ、可変容量素子３２０ｂと容量素子３２１ｂとはそれぞれ直列接続され、これら各々の接続点は制御電圧入力端子３５に接続される。容量素子３２１ａ、３２１ｂは、それぞれＶＣＣからインダクタ素子２０ａ、２０ｂを介して印加された電圧と、制御電圧入力端子３５から可変容量素子３２０ａ、３２０ｂに印加された電圧とを直流的に分離している。
第２可変容量部４３０は、インダクタ素子２０ａ、２０ｂにそれぞれ並列に接続された第１容量スイッチ回路４１ａ、４１ｂと、この第１容量スイッチ回路４１ａ、４１ｂにそれぞれ並列に接続された第２容量スイッチ回路４２ａ、４２ｂとを有する。そして、第１容量スイッチ回路４１ａは、容量素子（第３容量素子）４１０ａと、この容量素子４１０ａに直列に接続され、第１容量制御端子４１３から供給された信号によってオンオフを切り替える第１スイッチ４１１ａを有する。同様に、第１容量スイッチ回路４１ｂは、容量素子（第３容量素子）４１０ｂと、この容量素子４１０ｂに直列に接続され、第１容量制御端子４１３から供給された信号によってオンオフを切り替える第１スイッチ４１１ｂを有する。第１スイッチ４１１ａと第１スイッチ４１１ｂとは直列接続され、この接続点はＧＮＤに接続されている。そして、第２容量スイッチ回路４２ａは、容量素子（第４容量素子）４２０ａと、この容量素子４２０ａに直列に接続され、第２容量制御端子４２３から供給された信号によってオンオフを切り替える第２スイッチ４２１ａとを有する。同様に、第２容量スイッチ回路４２ｂは、容量素子（第４容量素子）４２０ｂと、この容量素子４２０ｂに直列に接続され、第２容量制御端子４２３から供給された信号によってオンオフを切り替える第２スイッチ４２１ｂとを有する。第２スイッチ４２１ａと第２スイッチ４２１ｂとは直列に接続され、この接続点はＧＮＤに接続されている。
また、発振回路２は、図１に示す様に、共振回路３に接続された２つのＮＰＮトランジスタ１１ａ、１１ｂと、２つの帰還用容量素子１３ａ、１３ｂと、２つのデカップリング用容量素子１５ａ、１５ｂと、２つの抵抗１７ａ、１７ｂと、定電流源１９とを備える。
インダクタ素子２０ａの一方の電極（ＶＣＣに接続された電極とは反対側の電極）とトランジスタ１１ａのコレクタ電極とが接続され、インダクタ素子２０ｂの一方の電極（ＶＣＣに接続された電極とは反対側の電極）とトランジスタ１１ｂのコレクタ電極とが接続されている。
トランジスタ１１ａのベース電極は、帰還用容量素子１３ａを介してトランジスタ１１ｂのコレクタ電極に接続され、トランジスタ１１ｂのベース電極は、帰還用容量素子１３ｂを介してトランジスタ１１ａのコレクタ電極に接続されている。すなわち、帰還用容量素子１３ａの一方の電極はトランジスタ１１ａのベース電極に接続され、他方の電極はトランジスタ１１ｂのコレクタ電極に接続されている。同様に、帰還用容量素子１３ｂの一方の電極はトランジスタ１１ｂのベース電極に接続され、他方の電極はトランジスタ１１ａのコレクタ電極に接続されている。
また、トランジスタ１１ａのエミッタ電極とトランジスタ１１ｂのエミッタ電極とは接続されるとともに、接続点が定電流源１９の一方の端子となる上流側に接続されている。なお、この定電流源１９の他方の端子となる下流側はＧＮＤに接地されている。
さらにまた、トランジスタ１１ａのベース電極は抵抗１７ａを介して定電圧源Ｖｂに接続され、同様に、トランジスタ１１ｂのベース電極は抵抗１７ｂを介して定電圧源Ｖｂに接続されている。また、トランジスタ１１ａのベース電極はデカップリング用容量素子１５ａを介して局部発振信号出力端子１８ａに接続され、同様に、トランジスタ１１ｂのベース電極はデカップリング用容量素子１５ｂを介して局部発振信号出力端子１８ｂに接続されている。
ＰＬＬ６０は、局部発振器１の局部発振信号出力端子１８ａ、１８ｂの出力側に接続された発振周波数分周器６１０と、基準周波数入力端子６２０に接続された基準周波数分周器６３０とを有する。さらに、ＰＬＬ６０は、発振周波数分周器６１０からの信号と基準周波数分周器６３０からの基準周波数信号とを比較する位相比較器６４０を有する。さらに、ＰＬＬ６０は、位相比較器６４０の比較結果が供給されると共に、局部発振器１の制御電圧入力端子３５にループフィルタ６６０を介して制御電圧を供給するチャージポンプ回路６５０を有する。したがって、ＰＬＬ６０は、制御電圧入力端子３５に、発振回路２から出力された局部信号の周波数に基づいて共振回路３に制御電圧を供給する制御回路の機能を有している。
次に、以上のように構成された局部発振器１の発振周波数の特性について説明する。
図１において、局部発振器１の発振信号出力端子１８ａ、１８ｂから互いに逆位相で出力される共振周波数は、共振回路３における共振周波数である。そして、この共振周波数は、第１可変容量部３３、第２可変容量部４３０、及びインダクタ２０ａ、２０ｂで決定される。さらに、第１可変容量部３３に備えられた可変容量素子３１０ａ、３１０ｂの容量値は、第１基準電圧生成回路６から第１基準電圧端子３１２を介して入力される第１基準電圧ＶREF1と制御電圧入力端子３５より印加される制御電圧ＶTで決定される。同様に、第２可変容量素子３２０ａ、３２０ｂの容量値は、第２基準電圧生成回路７から第２基準電圧端子３２２を介して入力される第２基準電圧ＶREF2と制御電圧入力端子３５より印加される制御電圧ＶTで決定される。さらにまた、第２可変容量部４３０の容量値は、第１スイッチ４１１ａ、４１１ｂ、第２スイッチ４２１ａ、４２１ｂのオンオフの切り替えによって容量素子４１０ａ、４１０ｂと、容量素子４２０ａ、４２０ｂとを何段並列に接続させるかにより決定される。
ここで、第１スイッチ４１１ａ、４１１ｂ、第２スイッチ４２１ａ、４２１ｂの制御は、ＰＬＬ６０の周波数調整回路６７０から出力される制御信号で行われる。この周波数調整回路６７０は、発振周波数分周器６１０の出力信号ｆDIVと基準周波数分周器６３０の出力信号ｆREFとの周波数差を比較し、ｆDIVとｆREFの周波数差分を最小にする容量値を決定する。さらに、周波数調整回路６７０は、容量素子４１０ａ、４１０ｂ、容量素子４２０ａ、４２０ｂの組み合わせを考慮して、第１、第２容量制御端子４１３、４２３を介して第１スイッチ４１１ａ、４１１ｂと第２スイッチ４２１ａ、４２１ｂとを制御する。この構成により、広い発振周波数範囲を得ることができる。
尚、局部発振器１とＰＬＬ６０がロックした状態において、局部発振器１の制御電圧入力端子３５には制御電圧ＶTが印加され、第１容量制御端子４１３と第２容量制御端子４２３には、第１容量制御信号と第２容量制御信号が入力される。
次に、第１基準電圧生成回路６及び第２基準電圧生成回路７について図２を用いて説明する。図２は、図１における第１基準電圧生成回路６と第２基準電圧生成回路７の具体構成の一例を示す図である。図２において、第１基準電圧生成回路６は、デコーダ回路６００と、抵抗６１１〜６１８と、スイッチ６２１〜６２８とを備える。第２基準電圧生成回路７も、デコーダ回路７００と、抵抗７１１〜７１８と、スイッチ７２１〜７２８とを備える。
デコーダ回路６００、７００は、それぞれ、第１容量制御端子４１３から入力される第１容量制御信号のオンオフと、第２容量制御端子４２３から入力される第２容量制御信号のオンオフとをデコードし、例えば、各４組の出力の中から１組だけをオンとする制御信号を出力する。
第１基準電圧生成回路６における抵抗６１１〜６１８、スイッチ６２１〜６２８は、ＶＣＣ−ＧＮＤ間を異なる抵抗分割比に設定した４組の電圧生成回路を構成し、デコーダ回路６００からスイッチをオンされた１組の抵抗分割比で決定するＶREF1が第１基準電圧端子３１２から出力される。また、第２基準電圧生成回路７における抵抗７１１〜７１８、スイッチ７２１〜７２８は、同様に、ＶＣＣ−ＧＮＤ間を異なる抵抗分割比に設定した４組の電圧生成回路を構成し、デコーダ回路７００からスイッチをオンされた１組の抵抗分割比で決定するＶREF2が第２基準電圧端子３２２から出力される。
（表１）は、図２に示す第１基準電圧生成回路６と第２基準電圧生成回路７の入出力信号の設定一例を示す表である。
Figure 0004992903
（表１）において、「入力」は、第１容量制御信号と第２容量制御信号の４つの組み合わせを示しており、「出力」は、第１基準電圧ＶREF1、第２基準電圧ＶREF2の電圧設定例を示している。また、「第２可変容量部の設定」は、バンド１〜４における第２可変容量部４３０の容量値を示している。
図３は、局部発振器１の周波数特性図であり、制御電圧入力端子３５に印加される第１可変容量部制御電圧（ＶT）と局部発振器１の発振周波数（ｆOSC）の関係を示している。
図３において、バンド１〜４は、図１に示す第１スイッチ４１１ａ、４１１ｂ、第２スイッチ４２１ａ、４２１ｂを４通りの組み合わせでオンオフした場合のＶT対ｆOSCの特性である。
各々のバンド１〜４における実線は、本実施の形態における、バンド１〜４のＶT対ｆOSCの周波数制御感度を各バンドでほぼ同程度とした特性である。一方、バンド１〜４における破線は、バンド１〜４のＶT対ｆOSCの周波数制御感度がｆOSCの高いバンドほど大きくなる従来の局部発振器１０の特性を示している。
図４は、図１における局部発振器１の位相雑音特性図であり、局部発振器１の発振周波数（ｆOSC）と位相雑音の関係を示している。図４における実線と破線は図３で示した２種類の周波数特性の違いを示している。つまり、実線は、バンド１〜４のＶT対ｆOSCの周波数制御感度を各バンドでほぼ同程度とした際の、本実施の形態における位相雑音特性で、広い周波数範囲に亘って位相雑音は概略一定である。一方、破線は、バンド１〜４のＶT対ｆOSCの周波数制御感度がｆOSCの高いバンドほど大きくした際の、従来の位相雑音特性で、発振周波数が高く周波数制御感度が高くなるほど位相雑音が増加する。
本実施の形態では、局部発振器１は、ＰＬＬ６０の周波数調整回路６７０から第１容量制御端子４１３および第２容量制御端子４２３に出力された第１制御信号および第２制御信号によって、第２可変容量部４３０の容量値と第１可変容量部３３の容量値の両方を連動して切り替えている。これによって、第２可変容量部４３０の容量値が小さくなるほど（発振周波数が高いバンドほど）、第１可変容量部３３の容量値が制御電圧VTに対して小さく変化するように設定している。したがって、図３、図４の破線で示す特性を実線で示す特性にすることができる。即ち、バンド１〜４の周波数制御感度を各バンドでほぼ同程度とし、広い周波数範囲に亘って位相雑音特性を概略一定とすることができる。
図５Ａ〜５Ｄは、それぞれ図３に示すバンド１からバンド４における第１可変容量部３３の容量値の変化を示す図であり、制御電圧入力端子３５に印加される制御電圧ＶTと第１可変容量部３３の容量値の関係を示している。上段から第２可変容量回路３２ａ、３２ｂの容量値、第１可変容量回路３１ａ、３１ｂの容量値、第１可変容量部３３全体の容量値を示す。尚、図５Ａ〜５Ｄ中、制御電圧ＶTの実使用範囲はＶＬ〜ＶＨの範囲である。
図５Ａ〜５Ｄにおけるバンド１〜４の違いは、第１基準電圧ＶREF1と第２基準電圧ＶREF2の設定電圧が異なる点であり、各々のバンドで設定する第１基準電圧ＶREF1と第２基準電圧ＶREF2は、（表１）で示す第１基準電圧生成回路６、第２基準電圧生成回路７の出力電圧である。
なお、図５Ａ〜５Ｄにおける横軸は、制御電圧ＶTである。第１可変容量素子３１０ａ、３１０ｂと第２可変容量素子３２０ａ、３２０ｂは、バックゲート同士を接続した各々の接続点に制御電圧ＶTを印加してある。また、ゲート同士を接続した各々の接続点に第１基準電圧ＶREF1と第２基準電圧ＶREF2を印加したものである。したがって、制御電圧ＶTの増加にしたがって各容量値は低くなり、そして、第１基準電圧ＶREF1と第２基準電圧ＶREF2が増加すると各容量値は逆に低くなる関係となっている。
図５Ａに示すバンド１は、第１可変容量部３３の容量値の変化が最も大きい状態を示している。ＶREF1＝ＶREF2＝（３／６）×ＶＣＣとした電圧設定であり、第１可変容量回路３１ａ、３１ｂと第２可変容量回路３２ａ、３２ｂの容量値は制御電圧ＶTの全ての実使用範囲（ＶＬ〜ＶＨ）において変化できる。このため、第１可変容量回路３１ａ、３１ｂと第２可変容量回路３２ａ、３２ｂを並列接続して構成する第１可変容量部３３の容量変化を大きくすることができる。
次に、図５Ｂに示すバンド２は、ＶREF1＝（２／６）×ＶＣＣ、ＶREF2＝（４／６）×ＶＣＣとした電圧設定であり、ＶREF1とＶREF2の電圧はバンド１より（１／６）×ＶＣＣずつ正負逆方向にシフトしている。第１可変容量回路３１ａ、３１ｂと第２可変容量回路３２ａ、３２ｂの容量変化はそれぞれＶＬ付近、ＶＨ付近で飽和し、第１可変容量部３３の容量変化はバンド１よりも小さい。
以後同様に、図５Ｃに示すバンド３は、バンド２よりＶREF1とＶREF2の電圧を（１／６）×ＶＣＣずつ正負逆方向にシフトし、図５Ｄに示すバンド４は、バンド３よりＶREF1とＶREF2の電圧を（１／６）×ＶＣＣずつ正負逆方向にシフトしている。これにより、第１可変容量回路３１ａ、３１ｂと第２可変容量回路３２ａ、３２ｂの容量変化はそれぞれＶＬ付近、ＶＨ付近で飽和し、第１可変容量部３３の容量変化は更に小さくなる。
即ち、図５Ａ〜５Ｄに示すように、第１および第２基準電圧ＶREF1、ＶREF2を正負逆方向にシフトすることで、第１可変容量部３３は、制御電圧VTに対する容量変化の関係を可変することが可能である。
なお、（数１０）〜（数１２）は、バンド１〜４の周波数制御感度を概略同一とさせる場合に設定すべき第１可変容量部３３の制御電圧VTと容量変化の関係を（数５）〜（数８）から導出して示したものであり、第１可変容量部３３の制御電圧VTと容量変化の関係をαＶｔ＋βで表わしている。
異なる第１および第２基準電圧ＶREF1、ＶREF2を印加したバンド１〜４における各係数α１〜α４、β１〜β４の関係は、（数１０）〜（数１２）に示す値に設定すれば良い。
Figure 0004992903
Figure 0004992903
Figure 0004992903
このように、異なる基準電圧を設定可能な複数の可変容量素子を設け、これらの基準電圧を切り替えて使用することにより、発振周波数の高いバンドにおいて、局部発振器の周波数制御感度を下げ、局部発振器の全発振周波数範囲で周波数制御感度を概略一定とすることができる。その為、広い周波数範囲に亘って位相雑音特性を向上させることができる。
なお、図１において、第２可変容量部４３０は、第１容量スイッチ回路４１ａ、４１ｂと第２容量スイッチ回路４２ａ、４２ｂの２組を用いたが、この組数や容量素子４１０ａ、４１０ｂの値、容量素子４２０ａ、４２０ｂの容量値は所定の発振周波数の範囲に合わせて適切に選択すれば良い。
また、図１において、第１可変容量部３３は、第１可変容量素子３１０ａ、３１０ｂと第２可変容量素子３２０ａ、３２０ｂの２組の構成として説明したが、３組以上としても良い。
例えば、図６に示すように、第１制御信号および第２制御信号にしたがった第３基準電圧ＶREF3を第３基準電圧端子３３２から出力する第３基準電圧生成回路５０を設ける。この第３基準電圧ＶREF3と制御電圧入力端子３５からの制御電圧ＶTが各々の端子に印加され、そして、第１可変容量回路３１ａ、３１ｂおよび第２可変容量回路３２ａ、３２ｂに並列に接続される第３可変容量回路３３ａ、３３ｂを追加する。第３可変容量回路３３ａは、第１可変容量回路３１ａおよび第２可変容量回路３２ａと同様に、制御電圧ＶＴと基準電圧ＶREF3とに基づいて容量値を変化させる第３可変容量素子３３０ａを有する。また、第１可変容量素子３３０ａに直列接続された容量素子３３１ａを有する。同様に、第３可変容量回路３３ｂは、第１可変容量回路３１ｂおよび第２可変容量回路３２ｂと同様に、制御電圧ＶＴと基準電圧ＶREF3とに基づいて容量値を変化させる第３可変容量素子３３０ｂを有する。また、第１可変容量素子３３０ｂに直列接続された容量素子３３１ｂを有する。
この構成により、追加した第３可変容量素子３３０ａ、３３０ｂの制御電圧ＶTに対する容量変化は、第１可変容量素子３１０ａ、３１０ｂおよび第２可変容量素子３２０ａ、３２０ｂと独立して制御される。したがって、局部発振器の周波数制御感度をより細かく調整することが可能となり、より広い周波数範囲に亘り位相雑音特性を向上させることができる。
（実施の形態２）
以下、本発明の実施の形態２について、図７を用いて説明する。なお、実施の形態１と同様の構成については、同一の符号をつけてその説明を省略し、相違点についてのみ詳述する。図７は、本実施の形態における第１基準電圧生成回路６と第２基準電圧生成回路７を示す図である。
図７に示す第１基準電圧生成回路６および第２基準電圧生成回路７は、ＶＣＣ−ＧＮＤ間を異なる抵抗分割比に設定する各４組ずつの電圧生成回路にダイオード６８１〜６８４、７８１〜７８４を用いて構成する点で実施の形態１と異なる。一般に、半導体内で所定の電圧を生成する回路を構成する場合には、不要な消費電流の増加と、図２で示した抵抗体による回路規模の増加を避けるためにダイオードを用いることが多い。
第１基準電圧生成回路６は、抵抗６１１〜６１８、スイッチ６２１〜６２８およびダイオード６８１〜６８４を各々直列に接続した４組の電圧生成回路を有する。例えば、ＶＣＣ側からＧＮＤ側に向かって、抵抗６１２（Ｒ１）、ダイオード６８１、スイッチ６２２、スイッチ６２１、抵抗６１１（Ｒ２）を直列接続した１組の電圧生成回路が選択された場合においては、スイッチ６２２とスイッチ６２１が接続された点から（数１３）に示す第１基準電圧ＶREF1が出力される。
ここで、（数１３）は、ダイオード６８１に発生するベース−エミッタ間電圧ＶBEにより温度変化に対して順方向の電圧変化となる。
Figure 0004992903
同様に、第２基準電圧生成回路７は、抵抗７１１〜７１８、スイッチ７２１〜７２８およびダイオード７８１〜７８４を各々直列に接続した４組の電圧生成回路を有する。例えば、ＶＣＣ側からＧＮＤ側に向かって、抵抗７１２（Ｒ１）、スイッチ７２２、スイッチ７２１、ダイオード７８１、抵抗７１１（Ｒ２）を直列接続した１組の電圧生成回路が選択された場合には、スイッチ７２２とスイッチ７２１が接続された点から（数１４）に示す第２基準電圧ＶREF2が出力される。
ここで、（数１４）は、ダイオード７８１に発生するベース−エミッタ間電圧ＶBEにより温度変化に対して逆方向の電圧変化となる。
Figure 0004992903
上記構成により、第１基準電圧ＶREF1と第２基準電圧ＶREF2は、温度に対して正負逆方向に変化する。そして、第１基準電圧VREF1および第２基準電圧VREF2が印加される第１可変容量回路３１ａ、３１ｂおよび第２可変容量回路３２ａ、３２ｂからなる第１可変容量部３３は温度変動の小さい容量値となる。したがって、局部発振器１から出力する発振周波数の温度変動を小さくすることができる。
図８は、実施の形態１または実施の形態２に示す局部発振器を用いた受信装置を備えた、本発明の電子機器の一実施の形態を示す概略構成図である。
図８において、本実施の形態では電子機器としてテレビ放送受信機器を示している。本実施の形態のテレビ放送受信機器は、実施の形態１または実施の形態２に示す局部発振器８１を備えている。さらに、本実施の形態のテレビ放送受信機器は、局部発信器８１から出力された局部信号を用いて、アンテナ８２で受信した受信信号を中間周波信号に変換する混合器８３を備えている。さらに、本実施の形態のテレビ放送受信機器は、この混合器８３から出力された中間周波信号を復調する復調部８４を備えている。さらに、本実施の形態のテレビ放送受信機器は、復調部８４の出力側に接続された信号処理部８５と、信号処理部８５の出力側に接続された、スピーカおよび表示装置からなる再生部８６とを備えている。
なお、局部発信器８１と混合器８３と復調部８４とで本発明の受信装置８７が構成される。
また、図８において、アンテナ８２と混合器８３の間には高周波増幅器８８が、混合器８３と復調部８４の間には中間周波増幅器８９が結合されている。
本実施の形態によれば、実施の形態１および実施の形態２で説明したように、広い周波数範囲で良好な位相雑音特性によって高品位な映像と音声を再生することができる。
また、同様に、実施の形態１または実施の形態２において説明した局部発振器を用いた受信装置でチューナを構成すれば、広い周波数範囲の放送を受信できるとともに、良好な位相雑音特性によって高品位な映像と音声を再生することができる。
さらに、実施の形態１または実施の形態２において説明した局部発振器を用いた電子機器で通信システムを構成すれば、異なる周波数帯域を有する通信規格に対応できるとともに、良好な位相雑音特性によって高品位な映像、音声とデータを送受信することができる。
本発明の局部発振器は、広い発振周波数範囲と良好な位相雑音特性を同時に実現することができ、携帯端末や車載用テレビ放送受信機器等の電子機器に利用することができる。例えば、広い周波数範囲の放送受信と高品位な映像、音声、データの再生を要求するチューナに利用することができる。また、異なる複数の周波数帯域を有する通信規格に対応し、高品位な映像、音声、データの送受信を要求する通信システムに利用することもできる。
本発明の実施の形態１における局部発振器のブロック図 同実施の形態における第１基準電圧生成回路および第２基準電圧生成回路のブロック図 同実施の形態における周波数特性図 同実施の形態における雑音特性図 同実施の形態のバンド１における第１可変容量部の容量値の変化を示す図 同実施の形態のバンド２における第１可変容量部の容量値の変化を示す図 同実施の形態のバンド３における第１可変容量部の容量値の変化を示す図 同実施の形態のバンド４における第１可変容量部の容量値の変化を示す図 同実施の形態における第１可変容量部の他の例を示すブロック図 本発明の実施の形態２における第１基準電圧生成回路および第２基準電圧生成回路のブロック図 本発明の一実施の形態における電子機器を示す概略構成図 従来の局部発振器のブロック図 従来の局部発振器における周波数特性図
符号の説明
１，８１ 局部発振器
２ 発振回路
３ 共振回路
６ 第１基準電圧生成回路
７ 第２基準電圧生成回路
１１ａ，１１ｂ トランジスタ
１３ａ，１３ｂ，１５ａ，１５ｂ，３１１ａ，３１１ｂ，３２１ａ，３２１ｂ，３３１ａ，３３１ｂ，４１０ａ，４１０ｂ，４２０ａ，４２０ｂ 容量素子
１７ａ，１７ｂ 抵抗
１８ａ，１８ｂ 局部発振信号出力端子
１９ 定電流源
２０ａ，２０ｂ インダクタ素子
３１ａ，３１ｂ 第１可変容量回路
３２ａ，３２ｂ 第２可変容量回路
３３ａ，３３ｂ 第３可変容量回路
３３ 第１可変容量部
３５ 制御電圧入力端子
４１ａ，４１ｂ 第１容量スイッチ回路
４２ａ，４２ｂ 第２容量スイッチ回路
５０ 第３基準電圧生成回路
６０ ＰＬＬ
８２ アンテナ
８３ 混合器
８４ 復調部
８５ 信号処理部
８６ 再生部
８７ 受信装置
８８ 高周波増幅器
８９ 中間周波増幅器
３１０ａ，３１０ｂ 第１可変容量素子
３１２ 第１基準電圧端子
３２０ａ，３２０ｂ 第２可変容量素子
３２２ 第２基準電圧端子
３３０ａ，３３０ｂ 第３可変容量素子
３３２ 第３基準電圧端子
４１１ａ，４１１ｂ 第１スイッチ
４１３ 第１容量制御端子
４２１ａ，４２１ｂ 第２スイッチ
４２３ 第２容量制御端子
４３０ 第２可変容量部
６００，７００ デコーダ回路
６１０ 発振周波数分周器
６１１〜６１８，７１１〜７１８ 抵抗
６２０ 基準周波数入力端子
６２１〜６２８，７２１〜７２８ スイッチ
６３０ 基準周波数分周器
６４０ 位相比較器
６５０ チャージポンプ
６６０ ループフィルタ
６７０ 周波数調整回路
６８１〜６８４，７８１〜７８４ ダイオード

Claims (6)

  1. 発振回路と、前記発振回路に接続された共振回路とを備え、
    前記共振回路は、前記発振回路に接続されたインダクタ素子と、前記インダクタ素子に接続された第１可変容量部と、前記第１可変容量部に並列に接続された第２可変容量部とを有し、
    前記第１可変容量部は、制御電圧と第１基準電圧とに基づいて容量値を変化させる第１可変容量素子と、前記第１可変容量素子に並列接続されると共に前記制御電圧と第２基準電圧とに基づいて容量値を変化させる第２可変容量素子とを有し、
    前記第２可変容量部の容量値に基づく前記第１基準電圧を前記第１可変容量素子へ出力する第１基準電圧生成回路と、
    前記第２可変容量部の容量値に基づく前記第２基準電圧を前記第２可変容量素子へ出力する第２基準電圧生成回路とを有し、
    前記第１基準電圧生成回路は、ＶＣＣ−ＧＮＤ間の電圧を直列接続された第１ダイオードと抵抗とを用いて分割して生成する前記第１基準電圧を第１基準電圧端子から出力するとともに前記第１基準電圧端子と前記ＶＣＣとの間には前記第１ダイオードが接続され、前記第２基準電圧生成回路は、ＶＣＣ−ＧＮＤ間の電圧を直列接続された第２ダイオードと抵抗とを用いて分割して生成する前記第２基準電圧を第２基準電圧端子から出力するとともに前記第２基準電圧端子と前記ＧＮＤとの間には前記第２ダイオードが接続され、
    前記第１基準電圧と前記第２基準電圧とは、温度変化に対し互いに正負逆方向に変動する局部発振器。
  2. 前記第１可変容量部は、
    前記第１可変容量素子と、前記第１可変容量素子に直列に接続された第１容量素子とを有する第１可変容量回路と、
    前記第２可変容量素子と、前記第２可変容量素子に直列に接続された第２容量素子とを有する第２可変容量回路とを備え、
    前記第１可変容量回路と前記第２可変容量回路とは並列に接続された請求項１に記載の局部発振器。
  3. 前記第２可変容量部は、
    前記インダクタ素子に並列接続された第３容量素子と、前記第３容量素子に直列に接続された第１スイッチ素子とを有する第１容量スイッチ回路と、
    前記インダクタ素子に並列接続された第４容量素子と、前記第４容量素子に直列に接続された第２スイッチ素子とを有する第２容量スイッチ回路とを備え、
    前記第１容量スイッチ回路と前記第２容量スイッチ回路とは並列に接続された請求項１に記載の局部発振器。
  4. 前記第１可変容量部は、さらに、前記第１可変容量回路に並列接続されると共に前記制御電圧と第３基準電圧とに基づいて容量値を変化させる第３可変容量回路とを有し、
    前記第２可変容量部の容量値に基づいて、前記第１基準電圧と前記第２基準電圧と前記第３基準電圧とが制御される請求項２に記載の局部発振器。
  5. 発振回路と、前記発振回路に接続された共振回路と、前記発振回路から出力された局部信号の周波数に基づいて前記共振回路に制御電圧を供給する制御回路と、前記発振回路から出力された局部信号を用いて受信信号を中間周波信号に変換する混合器と、前記混合器から出力された前記中間周波信号を復調する復調器とを備え、
    前記共振回路は、前記発振回路に接続されたインダクタ素子と、前記インダクタ素子に接続された第１可変容量部と、前記第１可変容量部に並列に接続された第２可変容量部とを有し、
    前記第１可変容量部は、前記制御電圧と第１基準電圧とに基づいて容量値を変化させる第１可変容量素子と、前記第１可変容量素子に並列接続されると共に前記制御電圧と第２基準電圧とに基づいて容量値を変化させる第２可変容量素子とを有し、
    前記第２可変容量部の容量値に基づく前記第１基準電圧を前記第１可変容量素子へ出力する第１基準電圧生成回路と、
    前記第２可変容量部の容量値に基づく前記第２基準電圧を前記第２可変容量素子へ出力する第２基準電圧生成回路とを有し、
    前記第１基準電圧生成回路は、ＶＣＣ−ＧＮＤ間の電圧を直列接続された第１ダイオードと抵抗とを用いて分割して生成する前記第１基準電圧を第１基準電圧端子から出力するとともに前記第１基準電圧端子と前記ＶＣＣとの間には前記第１ダイオードが接続され、前記第２基準電圧生成回路は、ＶＣＣ−ＧＮＤ間の電圧を直列接続された第２ダイオードと抵抗とを用いて分割して生成する前記第２基準電圧を第２基準電圧端子から出力するとともに前記第２基準電圧端子と前記ＧＮＤとの間には前記第２ダイオードが接続され、
    前記第１基準電圧と前記第２基準電圧とは、温度変化に対し互いに正負逆方向に変動する受信装置。
  6. 発振回路と、前記発振回路に接続された共振回路と、前記発振回路から出力された局部信号の周波数に基づいて前記共振回路に制御電圧を供給する制御回路と、前記発振回路から出力された局部信号を用いて受信信号を中間周波信号に変換する混合器と、前記混合器の出力側に接続された復調部と、前記復調部の出力側に接続された信号処理部と、前記信号処理部の出力側に接続された再生部とを備え、
    前記共振回路は、前記発振回路に接続されたインダクタ素子と、前記インダクタ素子に接続された第１可変容量部と、前記第１可変容量部に並列に接続された第２可変容量部とを有し、
    前記第１可変容量部は、前記制御電圧と第１基準電圧とに基づいて容量値を変化させる第１可変容量素子と、前記第１可変容量素子に並列接続されると共に前記制御電圧と第２基準電圧とに基づいて容量値を変化させる第２可変容量素子とを有し、
    前記第２可変容量部の容量値に基づく前記第１基準電圧を前記第１可変容量素子へ出力する第１基準電圧生成回路と、
    前記第２可変容量部の容量値に基づく前記第２基準電圧を前記第２可変容量素子へ出力する第２基準電圧生成回路とを有し、
    前記第１基準電圧生成回路は、ＶＣＣ−ＧＮＤ間の電圧を直列接続された第１ダイオードと抵抗とを用いて分割して生成する前記第１基準電圧を第１基準電圧端子から出力するとともに前記第１基準電圧端子と前記ＶＣＣとの間には前記第１ダイオードが接続され、前記第２基準電圧生成回路は、ＶＣＣ−ＧＮＤ間の電圧を直列接続された第２ダイオードと抵抗とを用いて分割して生成する前記第２基準電圧を第２基準電圧端子から出力するとともに前記第２基準電圧端子と前記ＧＮＤとの間には前記第２ダイオードが接続され、
    前記第１基準電圧と前記第２基準電圧とは、温度変化に対し互いに正負逆方向に変動する電子機器。
JP2008533808A 2007-03-09 2008-03-07 局部発振器とこれを用いた受信装置及び電子機器 Expired - Fee Related JP4992903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008533808A JP4992903B2 (ja) 2007-03-09 2008-03-07 局部発振器とこれを用いた受信装置及び電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007059450 2007-03-09
JP2007059450 2007-03-09
JP2008533808A JP4992903B2 (ja) 2007-03-09 2008-03-07 局部発振器とこれを用いた受信装置及び電子機器
PCT/JP2008/000487 WO2008123016A1 (ja) 2007-03-09 2008-03-07 局部発振器とこれを用いた受信装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2008123016A1 JPWO2008123016A1 (ja) 2010-07-15
JP4992903B2 true JP4992903B2 (ja) 2012-08-08

Family

ID=39830520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008533808A Expired - Fee Related JP4992903B2 (ja) 2007-03-09 2008-03-07 局部発振器とこれを用いた受信装置及び電子機器

Country Status (5)

Country Link
US (1) US8165550B2 (ja)
EP (1) EP2009783A4 (ja)
JP (1) JP4992903B2 (ja)
CN (1) CN101542895B (ja)
WO (1) WO2008123016A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096413A1 (ja) * 2008-01-30 2009-08-06 Nec Corporation 電圧制御発振器、位相ロックループ回路、クロック・データ再生回路及び制御方法
JP5662911B2 (ja) 2011-08-31 2015-02-04 ルネサスエレクトロニクス株式会社 高周波信号処理装置および無線通信システム
US8786376B2 (en) * 2011-12-13 2014-07-22 Peraso Technologies, Inc. Varactor voltage controlled oscillator (VCO) providing independent coarse and fine frequency tuning
JP6123982B2 (ja) * 2012-09-28 2017-05-10 セイコーエプソン株式会社 発振回路、電子機器、及び移動体
JP6217904B2 (ja) * 2013-06-11 2017-10-25 セイコーエプソン株式会社 発振回路、振動デバイス、電子機器、移動体および振動デバイスの製造方法
CN106374836B (zh) * 2016-10-14 2023-07-28 北京无线电计量测试研究所 一种压控温度补偿晶体振荡器
US20190386613A1 (en) * 2017-02-10 2019-12-19 Telefonaktiebolaget Lm Ericsson (Publ) Electronic Circuit with Tuning Circuit
CN114679197A (zh) * 2022-03-02 2022-06-28 维沃移动通信有限公司 射频电路及其容值控制方法和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056720A (ja) * 2002-07-24 2004-02-19 Sharp Corp 電圧制御発振器並びにそれを用いた高周波受信器及び高周波送信器
JP2004072650A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 変調機能付き電圧制御発振器
JP2004147310A (ja) * 2002-10-03 2004-05-20 Matsushita Electric Ind Co Ltd 電圧制御発振器、無線通信機器、電圧制御発振方法
WO2005101664A1 (en) * 2004-03-30 2005-10-27 Qualcomm Incorporated Temperature stabilized voltage controlled oscillator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739730A (en) * 1995-12-22 1998-04-14 Microtune, Inc. Voltage controlled oscillator band switching technique
JP3664006B2 (ja) 1999-12-03 2005-06-22 松下電器産業株式会社 移動体通信用発振器
JP2001320235A (ja) * 2000-05-09 2001-11-16 Matsushita Electric Ind Co Ltd 電圧制御発振器
JP3488180B2 (ja) 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
JP4089938B2 (ja) 2000-06-09 2008-05-28 日本電信電話株式会社 電圧制御発振器
CN1972117B (zh) * 2002-10-03 2010-08-25 松下电器产业株式会社 电压控制振荡器和无线电通信设备
JP2005117428A (ja) 2003-10-08 2005-04-28 Matsushita Electric Ind Co Ltd 電圧制御発振器、ｐｌｌ回路、通信機器、および電圧制御発振方法。
GB2408400B (en) * 2003-11-24 2006-05-03 Zarlink Semiconductor Ltd A circuit arrangement
US7298225B2 (en) * 2004-08-04 2007-11-20 Via Technologies, Inc. Signal modulated voltage controlled oscillator system
WO2005083880A1 (en) * 2004-02-20 2005-09-09 Gct Semiconductor, Inc. Improvement of the coarse tuning time in pll with lc oscillator
US7170358B2 (en) * 2004-06-15 2007-01-30 Matsushita Electric Industrial Co., Ltd. Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056720A (ja) * 2002-07-24 2004-02-19 Sharp Corp 電圧制御発振器並びにそれを用いた高周波受信器及び高周波送信器
JP2004072650A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 変調機能付き電圧制御発振器
JP2004147310A (ja) * 2002-10-03 2004-05-20 Matsushita Electric Ind Co Ltd 電圧制御発振器、無線通信機器、電圧制御発振方法
WO2005101664A1 (en) * 2004-03-30 2005-10-27 Qualcomm Incorporated Temperature stabilized voltage controlled oscillator

Also Published As

Publication number Publication date
CN101542895A (zh) 2009-09-23
US8165550B2 (en) 2012-04-24
US20100267352A1 (en) 2010-10-21
EP2009783A4 (en) 2013-12-25
WO2008123016A1 (ja) 2008-10-16
CN101542895B (zh) 2011-10-05
EP2009783A1 (en) 2008-12-31
JPWO2008123016A1 (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
JP4992903B2 (ja) 局部発振器とこれを用いた受信装置及び電子機器
US20070216560A1 (en) Receiver, digital-analog converter and tuning circuit
US20090231044A1 (en) Voltage controlled oscillator having temperature detecting circuit
US8076982B2 (en) Voltage-controlled variable frequency oscillation circuit and signal processing circuit
US20110215848A1 (en) Frequency synthesizer
US7724843B2 (en) Clock adjustment for a handheld audio system
US20080081583A1 (en) System and method for determining a resonant frequency in a communications device
US7711395B2 (en) Circuit current generation apparatus and method thereof, and signal processing apparatus
US7479824B2 (en) Dual mode voltage supply circuit
US7956933B2 (en) Tuner circuit and digital broadcast receiver with low distortion performance and low power consumption
US8270537B2 (en) Antenna device, demodulating device and receiving device
US20120154067A1 (en) Voltage-controlled oscillator
US7633561B2 (en) Integrated circuit television receiver arrangement
CN1726640B (zh) 可调谐跟踪滤波器
US7177622B2 (en) Digital tuner
US7079196B2 (en) Television tuner which operates at low voltage
JP2004056720A (ja) 電圧制御発振器並びにそれを用いた高周波受信器及び高周波送信器
JP3885580B2 (ja) Ｖｃｏ装置、このｖｃｏ装置を用いたチューナ及び通信システム
WO2005002056A1 (ja) Ｖｃｏ装置
US7363015B2 (en) Wide-frequency-range television tuner
US7414675B2 (en) Television tuner being capable of receiving FM broadcast signal
US7388622B2 (en) Television tuner which can obtain sufficient receiving sensitivity even when receiving FM broadcasting signal
WO2020066365A1 (ja) 発振回路及びラジオ受信機
JP2000201022A (ja) 局部発振回路
JP5219576B2 (ja) アンテナ装置、復調装置、及び受信装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees