TW201351886A - 半導體裝置及離勢資訊取得程式 - Google Patents
半導體裝置及離勢資訊取得程式 Download PDFInfo
- Publication number
- TW201351886A TW201351886A TW102108622A TW102108622A TW201351886A TW 201351886 A TW201351886 A TW 201351886A TW 102108622 A TW102108622 A TW 102108622A TW 102108622 A TW102108622 A TW 102108622A TW 201351886 A TW201351886 A TW 201351886A
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency
- value
- circuit
- information
- output signal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 120
- 230000010355 oscillation Effects 0.000 claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims description 61
- 239000003990 capacitor Substances 0.000 claims description 48
- 239000006185 dispersion Substances 0.000 claims description 38
- 238000012937 correction Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 2
- 238000007689 inspection Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 10
- 238000013508 migration Methods 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 6
- 101100422881 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) swf-1 gene Proteins 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 101100005933 Drosophila melanogaster vvl gene Proteins 0.000 description 4
- 101100154785 Mus musculus Tulp2 gene Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005012 migration Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
〔課題〕在以往的半導體裝置中，有著取得構成半導體裝置的電路元件之離勢資訊是為困難的問題。〔解決手段〕根據一實施型態，為一種半導體裝置，係具有控制電路，該控制電路取得：第1頻率資訊，為有關於以至少2個作動電流值使振盪電路(10)作動，並對應到第1作動電流值之輸出訊號的頻率，及第2頻率資訊，其係有關於對應到第2作動電流值之輸出訊號的頻率；並根據第1頻率資訊與第2頻率資訊的差取得電路元件的製造離勢資訊。
Description
本發明係有關半導體裝置及離勢(dispersion，不均)資訊取得程式，例如是有關於具有振盪器之半導體裝置及其之離勢資訊取得程式。
最近幾年，在利用攜帶式電話、無線LAN(區域網路)等之無線用積體電路方面，集聚基頻功能與無線功能到1個晶片，小型化系統整體的要求日益高漲。如此，在提高半導體晶片的集聚度的情況下，是有必要使用細微的製程來抑制晶片面積的增加。但是，在使用細微的製程的情況下，產生有電晶體的閾值離勢變大，電路特性的離勢變大等問題。
在此，在PLL電路方面，抑制因製造離勢所致顫動(jitter)值的離勢之技術揭示於專利文獻1。在專利文獻1中，使用調整PLL電路的電壓控制振盪器的增益之增益調整電路，及把用以控制賦予了設定的值的控制電壓時的電壓控制振盪器的輸出訊號的振盪頻率成為目標
值之偏置控制訊號予以制止之偏置調整電路的方式，來抑制顫動值的離勢。
[專利文獻1]日本特開2008-124687號公報
但是，在專利文獻1記載的技術中，為了抑制PLL電路的輸出訊號的顫動值而具有增益調整電路及偏置調整電路，但是為了掌握電晶體的離勢值，有必要最佳化這些電路。亦即，在專利文獻1記載的技術中，有掌握構成PLL電路之電晶體的離勢值為困難之問題。其他的課題及新穎的特徵，載明在本說明書之記述及附圖中。
根據一實施型態，為一種半導體裝置及離勢資訊取得程式，係具有控制電路，該控制電路取得：第1頻率資訊，為有關於以至少2個作動電流值使振盪電路10作動，並對應到第1作動電流值之輸出訊號的頻率，及第2頻率資訊，其係有關於對應到第2作動電流值之輸出訊號的頻率；並根據第1頻率資訊與第2頻率資訊的差取得電路元件的製造離勢資訊。
根據一實施型態，半導體裝置及離勢資訊取得程式可以掌握電晶體的製造離勢。
1~4‧‧‧半導體裝置
1a‧‧‧收訊側本地訊號產生電路
1b‧‧‧發訊側本地訊號產生電路
10、10a、10b，40‧‧‧振盪電路
11、11a、11b‧‧‧相位比較器
12、12a、12b‧‧‧過濾器電路
13‧‧‧數位控制振盪器
14‧‧‧分頻器
15‧‧‧計數器
20、41、50‧‧‧控制電路
21‧‧‧處理監視器
22‧‧‧溫度監視器
30‧‧‧頻率帶域設定部
31‧‧‧頻率調整部
32‧‧‧可變電流源
60‧‧‧收訊電路
61‧‧‧低雜訊放大器
62、83‧‧‧相位偏移器
63、64、84、85‧‧‧混合器
65、66、81、82‧‧‧過濾器電路
67、68‧‧‧可變增益放大器
70~74、90~93‧‧‧解碼器
80‧‧‧發訊電路
86‧‧‧加法運算器
87‧‧‧功率放大器
SW1‧‧‧切換電路
SWc1~SWcm、SWf1~SWfn、SWi1~SWik‧‧‧切換器
Cc1a~Ccma、Cc1b~Ccmb‧‧‧電容器
Cf1a~Cfna、Cf1b~Cfnb‧‧‧電容器
R1~Rk‧‧‧電阻
MNi1~MNik‧‧‧NMOS電晶體
CS‧‧‧電容選擇值
FC‧‧‧頻率控制值
Iset‧‧‧電流設定值
Fout‧‧‧輸出訊號
RF‧‧‧無線電路
BB‧‧‧基頻電路
TCXO‧‧‧外部振盪器
SWant‧‧‧天線切換器
ANT‧‧‧天線
[圖1]為有關實施型態1之半導體裝置的方塊圖。
[圖2]為有關實施型態1之振盪器的電路圖。
[圖3]為有關實施型態1之振盪器的變形例之圖。
[圖4]為表示有關實施型態1之振盪器的作動電流與輸出訊號的振幅之關係的圖。
[圖5]為表示有關實施型態1之振盪器的作動電流與輸出訊號的頻率之關係的圖。
[圖6]為表示有關實施型態1之振盪器的作動電流與輸出訊號的相位雜訊之關係的圖。
[圖7]為表示有關實施型態1之振盪器的電流設定值與作動電流的大小之關係的圖。
[圖8]為表示有關實施型態1之振盪器的電流設定值與輸出訊號的頻率之關係的圖。
[圖9]為表示有關實施型態1之半導體裝置的取得離勢資訊及補正電流設定值的順序之流程。
[圖10]為表示有關實施型態1之半導體裝置的離勢資訊之取得動作中的動作之時序流程圖。
[圖11]為表示進行有關實施型態1之半導體裝置的離勢資訊之取得動作的時序之時序流程圖之第1例。
[圖12]為表示進行有關實施型態1之半導體裝置的離勢資訊之取得動作的時序之時序流程圖之第2例。
[圖13]為表示進行有關實施型態1之半導體裝置的離勢資訊之取得動作的時序之時序流程圖之第3例。
[圖14]為表示進行有關實施型態1之半導體裝置的離勢資訊之取得動作的時序之時序流程圖之第4例。
[圖15]為有關實施型態2之半導體裝置的方塊圖。
[圖16]為表示有關實施型態2之半導體裝置的取得離勢資訊及補正電流設定值的順序之流程。
[圖17]為表示有關實施型態2之半導體裝置的離勢資訊之取得動作中的動作之時序流程圖。
[圖18]為有關實施型態3之半導體裝置的方塊圖。
[圖19]為表示有關實施型態3之半導體裝置的取得離勢資訊及補正電流設定值的順序之流程。
[圖20]為表示有關實施型態3之半導體裝置的離勢資訊的取得動作中的電流設定值與輸出訊號的頻率的變化之圖。
[圖21]為表示有關實施型態3之半導體裝置的離勢資訊之取得動作中的動作之時序流程圖。
[圖22]為有關實施型態4之半導體裝置的方塊圖。
以下，參閱圖面，說明實施型態。首先，在以下所說明的半導體裝置，係從有關振盪電路的輸出訊號的頻率之資訊，取得半導體裝置內的電晶體的製造離勢資訊。接著，對半導體裝置內的各種電路給予所取得之離勢資訊，就各個電路根據離勢資訊進行補正處理。在實施型態1中，作為該補正對象，是把離勢資訊之用於特定的振盪電路的作動電流作為補正對象，但是根據離勢資訊可以補正的參數並不限於此。
於圖1表示有關實施型態1之半導體裝置1的方塊圖。如圖1所示，半導體裝置1具有振盪電路10、控制電路20、處理監視器21、及溫度監視器22。
振盪電路10，係輸出具有設定的頻率之輸出訊號Fout。更具體而言，振盪電路10為PLL(鎖相環路)電路，於該PLL電路輸出已設定頻率之輸出訊號。在圖1所示的例子中，振盪電路10具有相位比較器11、過濾器電路12、數位控制振盪器13、分頻器14、計數器15、及切換電路SW1。
相位比較器11係輸出相位差檢測值Pdet，該相位差檢測值Pdet具有對應到基準訊號Fref及由輸出訊號Fout所產生的反饋訊號Ffb之相位差的大小。過濾器電路12，係對相位差檢測值Pdet施以過濾處理以產生頻率控制值FC。數位控制振盪器13，係對應到頻率控
制值FC來控制輸出訊號Fout的頻率。尚且，於數位控制振盪器13，輸入電容選擇值CS。數位控制振盪器13，係對應到電容選擇值CS的大小進行輸出訊號Fout的振盪頻率的粗調整，利用頻率控制值FC進行輸出訊號Fout的頻率的微調整。亦即，數位控制振盪器13，係利用電容選擇值CS設定輸出訊號Fout的頻率帶域，利用頻率控制值FC進行該頻率帶域內之精度高的頻率控制。分頻器14，係分頻輸出訊號Fout，以產生反饋訊號Ffb。切換電路SW1，係設在過濾器電路12與數位控制振盪器13之間。還有，切換電路SW1，係對應到控制電路20所輸出的動作模式切換訊號MD，切換導通狀態及遮斷狀態。
計數器15，係產生對應到輸出訊號Fout的頻率之計數值，給予到控制電路20。該計數器15，係可以利用使用在例如記載於Akamine Y.,KawabeM.,Hori K.,Okazaki T.,Kasahara M.,Tanaka S.,"△Σ PLL Transmitter With a Loop-Bandwidth Calibration System," IEEE Journal of Solid-State Circuits,Volume 43,Issue 2,pp.497-506,2008之雙點調變方式的PLL電路的計數器。亦即，計數器15，是可以共用在其他的用途，並沒有必要為了實施型態1的半導體裝置1特別設置。
控制電路20，係輸出：用以把振盪電路10的作動電流切換在第1電流值與第2電流值之間的電流設定值Iset。接著，控制電路20，係取得：有關已把振
盪電路10的作動電流設定在第1電流值的狀態之輸出訊號Fout的頻率之第1頻率資訊、及有關已把作動電流設定在第2電流值的狀態之輸出訊號Fout的頻率之第2頻率資訊。之後，控制電路20，係取得根據第1頻率資訊與第2頻率資訊的差分值來構成振盪電路Fout之電晶體的製造離勢資訊。尚且，控制電路20，係對應到從外部或者是形成在同一個半導體基板之其他的電路(未圖示)所給予的控制訊號CNT，進行振盪電路10的動作的控制及離勢資訊的取得處理。
控制電路20，係在利用動作模式切換訊號MD取得第1頻率資訊及第2頻率資訊的期間，把切換電路SW1作為遮斷狀態遮斷朝數位控制振盪器13的頻率控制值FC的傳遞。還有，控制電路20，係輸出用以指定後述之數位控制振盪器13的可變電容(例如，頻率帶域設定部30)的電容值之電容選擇值CS。接著，控制電路20，係在取得第1頻率資訊及第2頻率資訊的期間，設定電容選擇值CS讓可變電容的電容值使輸出訊號Fout的頻率變成最大的值。
溫度監視器22，乃是形成在與半導體裝置為同一基板上的溫度感測器，係輸出對應到半導體基板的溫度之溫度資訊。尚且，溫度資訊亦可由半導體裝置的外部取得。例如，從外部得到溫度資訊的情況下，亦可取得搭載半導體裝置的系統的溫度。
處理監視器21，乃是具有對應構成振盪電路
的電路元件(例如，電晶體)之離勢量與前述差分值的關係之表格資訊之檢查表。還有，處理監視器21，係具有複數個前述表格資訊，切換利用對應到從溫度監視器22所取得的溫度資訊之表格資訊。控制電路20，係取得參閱處理監視器21並對應到頻率資訊的差分值之電晶體的製造離勢資訊(例如，離勢量)，對應到已取得的離勢量補正用於振盪電路的振盪動作之電流設定值Iset。
繼續，詳細說明有關數位控制振盪器13。在此，於圖2表示數位控制振盪器13之詳細的電路圖。如圖2所示，數位控制振盪器13，係具有NMOS電晶體MN1、MN2、電感La、Lb、頻率帶域設定部30、頻率調整部31、可變電流源32。如圖2所示，數位控制振盪器13，係輸出包含輸出訊號Fout1、Fout2的差動訊號，作為輸出訊號Fout。還有，頻率帶域設定部30及頻率調整部31，乃是作為可變電容而發揮功能的電路。
NMOS電晶體MN1、MN2的源極係連接成共通，於共通連接點給予作動電流Is。輸出該作動電流Is之可變電流源32，係連接在NMOS電晶體MN1、MN2的共通連接點與接地端子之間。尚且，於接地端子，供給接地電壓VSS。
NMOS電晶體MN1的閘極，係連接到NMOS電晶體MN2的汲極。NMOS電晶體MN2的閘極，係連接到NMOS電晶體MN1的汲極。從NMOS電晶體MN1的汲極輸出輸出訊號Fout2。從NMOS電晶體MN2的汲
極輸出輸出訊號Fout1。還有，NMOS電晶體MN1的汲極，係介隔著電感La連接到電源端子。NMOS電晶體MN2的汲極，係介隔著電感Lb連接到電源端子。尚且，於電源端子，供給電源電壓VDD。
還有，在NMOS電晶體MN1的汲極、與NMOS電晶體MN2的汲極之間，連接頻率帶域設定部30及頻率調整部31。頻率帶域設定部30，係根據電容選擇值CS切換NMOS電晶體MN1的汲極、與NMOS電晶體MN2的汲極間的電容值。頻率帶域設定部30，係具有電容器Cc1a~Ccma、電容器Cc1b~Ccmb、切換器SWc1~SWcm。尚且，m乃是表示電容器及切換器的個數之整數。電容器Cc1a及電容器Cc1b，係串列連接在NMOS電晶體MN1的汲極與NMOS電晶體MN2的汲極之間。還有，電容器Cc1a與電容器Cc1b係介隔著切換器SWc1而連接。電容器Cc2a及電容器Cc2b，係串列連接在NMOS電晶體MN1的汲極與NMOS電晶體MN2的汲極之間。還有，電容器Cc2a與電容器Cc2b係介隔著切換器SWc2而連接。電容器Ccma及電容器Ccmb，係串列連接在NMOS電晶體MN1的汲極與NMOS電晶體MN2的汲極之間。還有，電容器Ccma與電容器Ccmb係介隔著切換器SWcm而連接。亦即，頻率帶域設定部30，係由同一電路構成之2個電容器與1個切換器組成一組，具有m組。接著，於切換器SWc1~SWcm，給予電容選擇值CS。切換器SWc1~SWcm，係對應電容選擇
值CS的大小來切換成為導通狀態的個數。
頻率調整部31，係根據頻率控制值FC切換NMOS電晶體MN1的汲極、與NMOS電晶體MN2的汲極間的電容值。頻率調整部31，係具有電容器Cf1a~Cfna、電容器Cf1b~Cfnb、切換器SWf1~SWfn。尚且，n乃是表示電容器及切換器的個數之整數。電容器Cf1a及電容器Cf1b，係串列連接在NMOS電晶體MN1的汲極與NMOS電晶體MN2的汲極之間。還有，電容器Cf1a與電容器Cf1b係介隔著切換器SWf1而連接。電容器Cf2a及電容器Cf2b，係串列連接在NMOS電晶體MN1的汲極與NMOS電晶體MN2的汲極之間。還有，電容器Cf2a與電容器Cf2b係介隔著切換器SWf2而連接。電容器Cfna及電容器Cfnb，係串列連接在NMOS電晶體MN1的汲極與NMOS電晶體MN2的汲極之間。還有，電容器Cfna與電容器Cfnb係介隔著切換器SWfn而連接。亦即，頻率調整部31，係由同一電路構成之2個電容器與1個切換器組成一組，具有n組。接著，於切換器SWf1~SWfn，給予頻率控制值FC。切換器SWf1~SWfn，係對應頻率控制值FC的大小來切換成為導通狀態的個數。
在此，頻率帶域設定部30及頻率調整部31，係各自具有電容器。該電容器，係頻率帶域設定部30的電容器側的，是設定成比頻率調整部31的電容器的電容值還要大的電容值。以設定成這樣的方式，變成
可以以可變頻率帶域設定部30的電容值的方式來大幅度切換振盪頻率，以可變頻率調整部31的電容值的方式來做振盪頻率的微調整。
可變電流源32，係具有NMOS電晶體MNi1~MNik、切換器SWi1~SWik、電阻R1~Rk、定電壓源VS。尚且，k為表示構成要件的個數之整數。NMOS電晶體MNi1的源極，是被連接到接地端子。NMOS電晶體MNi1的汲極，係介隔著電阻R1連接到NMOS電晶體MN1與NMOS電晶體MN2的共通連接點。NMOS電晶體MNi1的閘極，係介隔著切換器SWi1連接到定電壓源VS。NMOS電晶體MNi2的源極，是被連接到接地端子。NMOS電晶體MNi2的汲極，係介隔著電阻R2連接到NMOS電晶體MN1與NMOS電晶體MN2的共通連接點。NMOS電晶體MNi2的閘極，係介隔著切換器SWi2連接到定電壓源VS。NMOS電晶體MNik的源極，是被連接到接地端子。NMOS電晶體MNik的汲極，係介隔著電阻Rk連接到NMOS電晶體MN1與NMOS電晶體MN2的共通連接點。NMOS電晶體MNik的閘極，係介隔著切換器SWik連接到定電壓源VS。
接著，於切換器SWi1~SWik，給予電流設定值Iset。切換器SWi1~SWik，對應到電流設定值Iset來切換導通的個數。NMOS電晶體MNi1~MNik，係增加變成導通狀態的切換器SWi1~SWik的個數而增加導通狀態數，對應到所增加的電晶體數的增加而增加作動
電流Is。
在此，數位控制振盪器13，也可以藉由圖2所示的電路以外的電路來實現。在此，成為圖2所示的數位控制振盪器13的變形例之數位控制振盪器13a的電路圖，表示於圖3。
表示於圖3之數位控制振盪器13a，係利用具有NMOS電晶體與PMOS電晶體之CMOS處理所構成的數位控制振盪器。數位控制振盪器13a，係取代掉電感La、Lb，具有電感L及PMOS電晶體MP1、MP2。電感L，係連接在NMOS電晶體MN1的汲極與NMOS電晶體MN2的汲極之間。
PMOS電晶體MP1的汲極，係與NMOS電晶體MN1的汲極相連接。PMOS電晶體MP1的源極，是被連接到電源端子。PMOS電晶體MP1的閘極，係連接到PMOS電晶體MP2的汲極。PMOS電晶體MP2的汲極，係與NMOS電晶體MN2的汲極相連接。PMOS電晶體MP2的源極，是被連接到電源端子。PMOS電晶體MP2的閘極，係連接到PMOS電晶體MP1的汲極。
數位控制振盪器13a，係於數位控制振盪器的負載部分採用主動負載電路，可以進行與數位控制振盪器13相同的動作。
繼續，說明有關數位控制振盪器13的動作特性。首先，於圖4顯示出表示有關實施型態1之數位控制振盪器13的作動電流Is與輸出訊號Fout的振幅之
關係的圖。如圖4所示，數位控制振盪器13，係對應到作動電流Is的增加而變大振幅。接著，作動電流Is到達設定的大小以後，振幅的增加係成為飽和狀態，高諧波成分增加。
接著，於圖5顯示出表示有關實施型態1之數位控制振盪器13的作動電流Is與輸出訊號Fout的頻率之關係的圖。如圖5所示，數位控制振盪器13，係對應到作動電流Is的增加而頻率上升。接著，作動電流Is達到設定的大小以後，輸出訊號Fout的頻率轉變成下降。該頻率的下降，係起因於高諧波成分的增加。亦即，頻率轉變成下降之作動電流Is的大小，係與輸出訊號Fout的振幅飽和之作動電流Is的大小相同。
接著，於圖6顯示出表示有關實施型態1之數位控制振盪器13的作動電流Is與輸出訊號Fout的相位雜訊之關係的圖。如圖6所示，數位控制振盪器13，係對應到作動電流Is的增加而減少相位雜訊。接著，作動電流Is達到設定的大小以後，輸出訊號Fout的頻率轉變成增加。該相位雜訊的增加，係起因於重疊到高諧波成分、作動電流之雜訊等的雜訊指數的增加。亦即，頻率轉變成下降之作動電流Is的大小，係與輸出訊號Fout的振幅飽和之作動電流Is的大小相同。
接著，於圖7顯示出表示有關實施型態1之數位控制振盪器13的電流設定值Iset與作動電流Is的大小之關係的圖。如圖7所示，數位控制振盪器13，係
配合電流設定值的大小的增加而作動電流Is變大。還有，作動電流Is，係對應到電晶體的閾值電壓Vth的離勢，其大小產生不均。更具體而言，在NMOS電晶體MN1、MN2的閾值電壓Vth散亂低落的情況下，作動電流Is變大；在閾值電壓Vth散亂提高的情況下，作動電流Is變小。這個是，NMOS電晶體MN1、MN2及可變電流源32的阻抗值決定數位控制振盪器13的消耗電流的緣故。
如在圖4~圖7之說明，數位控制振盪器13，係對應到電流設定值Iset的大小而變化作動電流Is。還有，對應到作動電流Is的變動，變化輸出訊號Fout的振幅、頻率、及相位雜訊。在此，於圖8顯示出表示有關實施型態1之振盪器的電流設定值Iset與輸出訊號Fout的頻率之關係的圖。如圖8所示，在數位控制振盪器13，顯示對應到作動電流Is的增加，頻率從增加轉變成減少之變化。還有，在數位控制振盪器13，因為對應到電晶體的離勢而變化作動電流Is的變化的斜率及大小，對應到電晶體的離勢而變化頻率變化的斜率、最大頻率、及成為最大頻率的電流設定值的大小。
更具體而言，在數位控制振盪器13，在產生讓電晶體的閾值電壓Vth變低的離勢的情況下，輸出訊號Fout的頻率變化的斜率變大。還有，在產生讓電晶體的閾值電壓Vth變低的離勢的情況下，最大頻率變低，且對應到最大頻率的電流設定值變小。另一方面，在數
位控制振盪器13，在產生讓電晶體的閾值電壓Vth變高的離勢的情況下，輸出訊號Fout的頻率變化的斜率變小。還有，在產生讓電晶體的閾值電壓Vth變高的離勢的情況下，最大頻率變高，且對應到最大頻率的電流設定值變大。
如此，在數位控制振盪器13，也在給予相同的電流設定值Iset的情況下，因為電晶體的閾值電壓Vth的離勢輸出訊號Fout的頻率為相異。還有，在數位控制振盪器13，在給予相異2點的電流設定值Iset(例如，第1電流設定值P1及第2電流設定值P2)的情況下，利用電晶體的閾值電壓Vth的離勢，在該2點間的輸出訊號Fout的頻率差的大小產生有差。在圖8所示的例子中，對應到第1電流設定值P1及第2電流設定值P2之輸出訊號Fout的頻率差，在電晶體的閾值電壓Vth為高的情況下變小，在電晶體的閾值電壓Vth為低的情況下變大。
在數位控制振盪器13，使用如在圖8所說明般的頻率差取得電晶體的離勢資訊。更具體而言，有關實施型態1的控制電路20，係取得已把振盪電路10的作動電流設定在第1電流值的狀態之輸出訊號Fout的頻率來作為第1頻率資訊、及取得已把振盪電路10的作動電流設定在第2電流值的狀態之輸出訊號的頻率來作為第2頻率資訊。接著，有關實施型態1的控制電路20，是根據取得作為第1頻率資訊之第1頻率與取得作為第
2頻率資訊之第2頻率的頻率差，補正用於振盪電路10的振盪動作之電流設定值。尚且，控制電路20，係取得離勢資訊，該離勢資訊是對應到參閱處理監視器21的檢查表所取得的頻率差。
在此，於圖9，顯示出表示有關實施型態1之半導體裝置1的取得離勢資訊及補正電流設定值的順序之流程。在有關實施型態1的半導體裝置1中，利用使用來自外部的控制訊號CNT之操作、使控制電路20作動之離勢資訊取得程式(例如，韌體)、或者是，內建於控制電路20的序列器等，實現表示於圖9之動作。
如圖9所示，控制電路20，係開始進行離勢資訊(例如，處理值)的取得處理的話，首先，把切換器SW1切到遮斷狀態(步驟S1)。經此，振盪電路10，係遮斷朝數位控制振盪器13的頻率控制值FC的傳遞。還有，數位控制振盪器13，係藉由遮斷頻率控制值FC的傳達的方式讓頻率調整部31的可變電容全部無效化。
接著，控制電路20，是把電容選擇值CS設定成讓數位控制振盪器13的振盪頻率作為最大頻率的值(步驟S2)。之後，控制電路20，把電流設定值Iset設定成第1電流設定值P1(例如，4)(步驟S3)。接著，控制電路20，是藉由計數器15，取得第1頻率f1作為第1頻率資訊(步驟S4)。
繼續，控制電路20，把電流設定值Iset設
定成第2電流設定值P2(例如，7)(步驟S5)。接著，控制電路20，是藉由計數器15，取得第2頻率f2作為第2頻率資訊(步驟S6)。
繼續，控制電路20，比較第1頻率f1與第2頻率f2的頻率差(f1-f2)的大小、及基準值fw(步驟S7)。該基準值fw，為預先設定的值。接著，在步驟S7中，在判斷頻率差比基準值fw還要大的情況(步驟S7的NO的支線)下，控制電路20就不參閱處理監視器21，維持初始設定的電流設定值後就結束處理(步驟S8)。這個是，因為在頻率差比基準值fw還要大的情況下，有著無法正確取得頻率差的可能性。
另一方面，在步驟S7中，在判斷頻率差比基準值fw還要小的情況(步驟S7的YES的支線)下，控制電路20就參閱處理監視器21，取得對應到頻率差的處理值來作為離勢資訊(步驟S9)。
之後，控制電路20根據已取得的處理值補正用於振盪電路10的振盪動作之電流設定值Iset(步驟S10)。例如，在處理值顯示出電晶體的閾值電壓Vth為散亂提高的情況下，讓電流設定值Iset比初始設定還要小；在顯示出閾值電壓Vth為散亂低落的情況下，讓電流設定值Iset比初始設定還要大。接著，控制電路20保持補正後的電流設定值Iset，結束處理(步驟S11)。
還有，把顯示有進行依照表示於圖9的流程的動作的場合下之半導體裝置1的動作之時序流程，表
示於圖10。如圖10所示，半導體裝置1在取得離勢資訊的情況下，首先，把電容選擇值CS設定成最小值，把電流設定值Iset設定成第1電流設定值(例如，4)，使數位控制振盪器13作動。此時，數位控制振盪器13所輸出的輸出訊號Fout的頻率，成為第1頻率f1。還有，控制電路20，在已預先設定的期間(例如，第1頻率取得期間)之間，維持電流設定值。
接著，結束第1頻率取得期間的話，控制電路20把電容選擇值CS維持在最小值，把電流設定值Iset從第1電流設定值切換到第2電流設定值(例如，7)。經此，數位控制振盪器13所輸出的輸出訊號Fout的頻率，成為第1頻率f1。接著，控制電路20，在已預先設定的期間(例如，第2頻率取得期間)之間，維持電流設定值。
經由上述如此之順序在有關實施型態1之半導體裝置1中，取得處理值作為離勢資訊，取得該離勢資訊的時機是考慮到了種種變化(variation)。在此，以下說明有關離勢資訊及溫度監視值得取得時機。尚且，在以下的說明，說明有關利用半導體裝置1作為朝發訊電路及收訊電路的本地訊號(local signal)的產生電路的情況。為此，半導體裝置1，反覆進行振盪動作的動作狀態與停止振盪動作的閒置狀態。
首先，於圖11表示進行有關實施型態1之半導體裝置的離勢資訊之取得動作的時序之時序流程圖
之第1例。在於圖11所示的第1例中，輸入電源(power on)後馬上取得溫度監視值，之後，取得處理值。之後，利用已取得的溫度監視值及處理值，反覆間歇性地進行利用振盪電路10所致的振盪動作。
接下來，於圖12表示進行有關實施型態1之半導體裝置的離勢資訊之取得動作的時序之時序流程圖之第2例。在圖12所示的第2例中，在振盪電路10即將進行振盪動作時，取得溫度監視值與處理值，利用已取得的溫度監視值與處理值進行振盪動作。還有，在圖12所示的第2例中，於振盪電路10每次進行振盪動作時取得溫度監視值與處理值。
接下來，於圖13表示進行有關實施型態1之半導體裝置的離勢資訊之取得動作的時序之時序流程圖之第3例。於圖13所示的第3例，乃是省略了於圖11所示第1例之溫度監視值取得處理。還有，於圖14於圖14表示進行有關實施型態1之半導體裝置的離勢資訊之取得動作的時序之時序流程圖之第4例。於圖14所示的第4例，乃是省略了於圖12所示第2例之溫度監視值取得處理。如此，溫度監視值，在取得處理值的基礎上，並非一定要取得不可。
由上述說明，在有關實施型態1的半導體裝置1中，控制電路20以2個相異的作動電流使數位控制振盪器13作動，取得使作動電流變化情況下的數位控制振盪器13的輸出訊號Fout的頻率差。接著，控制電路
20，從處理監視器21的表格資訊取得對應到已取得頻率差的處理值。經此，有關實施型態1的半導體裝置1，是可以不用另外設有監視電路等，來取得有關製造離勢的資訊，根據已取得的離勢資訊進行各種補正處理。
在此，檢討有關取得半導體裝置的製造離勢資訊之其他方法。在得到半導體裝置的製造離勢資訊的情況下，例如，考慮到先把環式振盪器等地振盪電路形成在半導體基板上，從該環式振盪器的振盪頻率判斷電晶體等地電路元件的製造離勢的大小。但是，該情況下，環式振盪器變成雜訊源，產生欲利用原本的功能電路之振盪電路10的雜訊特性惡化的問題。還有，如同專利文獻1，對電壓振盪器等的振盪器，在輸入反映了製造離勢之補正訊號的情況下，該補正訊號變成對輸出訊號的雜訊源，結果產生使振盪電路10的雜訊特性惡化的問題。還有，在另外設有環式振盪器或補正電路的情況下，發生電路面積變大的問題。
另一方面，在有關實施型態1的半導體裝置1中，根據利用到實際的動作之振盪電路10的輸出訊號Fout的頻率可以掌握構成電路的電路元件的離勢量。為此，在有關實施型態1的半導體裝置1中，沒有發生電路面積增大的問題。
還有，在有關實施型態1的半導體裝置1中，利用取得處理值之際的控制訊號、及實際上利用使振盪電路10作動時的控制訊號，為相同的控制訊號。更
具體而言，在有關實施型態1的半導體裝置1中，在取得處理值之際，實際上僅把利用在使振盪電路10作動時的控制訊號(例如，電容選擇值CS及電流設定值Iset)的值作為預先決定的值。為此，也在根據處理值補正振盪電路10的動作條件的情況下，給予到振盪電路10的訊號的數不會變化，可以良好地維持輸出訊號Fout的雜訊特性。
還有，在有關實施型態1的半導體裝置1中，根據於控制電路20所取得的頻率差來掌握處理值，但此時追加的是，僅是包含表格資訊之處理監視器21。還有，表格資訊為表示頻率差與處理值的對應之簡易的資訊。為此，在有關實施型態1的半導體裝置1中，可以實現有例如處理監視器21是以利用記憶在韌體等之內建記憶體等之記憶裝置的一部分的方式，不會伴隨有電路面積的增加。
還有，在製造程序、製品系列為相異的情況下，電路元件的離勢量與輸出訊號Fout的頻率差的關係為相異。但是，輸出訊號Fout的頻率差與電路元件的離勢量的關係，是可以在設計階段或製品評量時點時掌握。為此，以把表格資訊改寫到每個製品的方式，是可以實施每個製品的輸出訊號Fout的最佳化。還有，僅以這樣的表格資訊的改寫的方式，因為可以適用到多品種的最佳化，在採用了利用有關實施型態1之半導體裝置1所致的離勢資訊的取得方法之製品是可以縮短開發期
間。
還有，在有關實施型態1的半導體裝置1中，連接到振盪電路10的輸出的連接電路在處理值取得處理時與實際的作動時是不變的。為此，根據已取得的處理值，可以精度良好地補正並反映到實際的動作。
還有，在有關實施型態1的半導體裝置1中，以根據已取得的處理值來補正用於實際的振盪動作之電流設定值Iset的方式，可以良好地維持振盪電路10的輸出特性。
更進一步，在有關實施型態1的半導體裝置1中，縱使在電路元件產生離勢，以對應到該離勢量來補正控制訊號的值的方式是可以良好地維持電路特性。為此，可以把考慮到在設計時已考慮到電路元件的離勢之離勢裕度限於最小限，得以實現電路面積的削減及消耗電流的削減。
在實施型態2，說明有關在控制電路中利用電容選擇值CS作為所取得的頻率資訊的例子。有關實施型態2的半導體裝置2，具有數位控制振盪器13的電容值之自動帶域選擇(ABS：Auto Band Selection)功能，該功能為自動地選擇頻率、該頻率為已設定振盪電路的輸出訊號Fout的頻率。在實施型態2中，利用該ABS功能得到頻率資訊。尚且，在實施型態2的說明中，關於在實
施型態1已說明之構成要件，賦予與實施型態1相同的符號並省略說明。
把有關實施型態2之半導體裝置2的方塊圖表示於圖15。如圖15所示，有關實施型態2的半導體裝置2，是取代有關實施型態1的控制電路20而具有控制電路41，取代振盪電路10而具有振盪電路40。
振盪電路40，是刪除振盪電路10的切換電路SW1及計數器15，直接連接過濾器電路12與數位控制振盪器13。還有，振盪電路40，輸出基準訊號Fref與反饋訊號Ffb到控制電路41。
還有，振盪電路40的數位控制振盪器13，具有與實施型態1同樣的可變電容(例如，頻率帶域設定部30及頻率調整部31)，對應到可變電容的電容值設定輸出訊號的頻率。
控制電路41，具有在控制電路20的ABS功能及利用ABS功能之頻率資訊的取得功能。更具體而言，控制電路41，係使用ABS功能，以事前所決定的頻率帶調節電容選擇值CS的值使得數位控制振盪器13進行振盪動作。此時，控制電路41，是根據基準訊號Fref與反饋訊號Ffb的相位差檢知振盪電路40的閉鎖狀態，取得振盪電路40變成閉鎖狀態時的電容選擇值CS來作為頻率資訊。
還有，控制電路41，是在取得頻率資訊的情況下，取得：有關已把數位控制振盪器13的作動電流設
定在第1電流值的狀態之輸出訊號Fref的頻率之第1頻率資訊、及有關已把作動電流設定在第2電流值的狀態之前述輸出訊號的頻率之第2頻率資訊。此時，控制電路41，輸出指定可變電容的電容值之電容選擇值CS。接著，控制電路41，設定輸出訊號Fout的頻率的目標值，而且，在把作動電流設定成第1電流值的狀態下於振盪電路40開始產生輸出訊號Fout，調整電容選擇值CS使得輸出訊號Fout的頻率變成目標值，取得輸出訊號的頻率變成目標值的狀態之電容選擇值CS作為第1頻率資訊。還有，控制電路41，在把作動電流設定成第2電流值的狀態下於振盪電路40開始產生輸出訊號Fout，調整電容選擇值CS使得輸出訊號Fout的頻率變成目標值，取得輸出訊號的頻率變成目標值的狀態之電容選擇值CS作為第2頻率資訊。之後，控制電路41，是根據作為第1頻率資訊所取得的第1電容選擇值b1與作為第2頻率資訊所取得的第2電容選擇值b2的差分值，從處理監視器21取得電晶體的離勢資訊(例如，處理值)。控制電路41根據已取得的離勢資訊，補正用於振盪電路的振盪動作之電流設定值Iset。
接著，說明有關實施型態2的半導體裝置2的動作。於圖16，顯示出表示有關實施型態2之半導體裝置2的取得離勢資訊及補正電流設定值的順序之流程。在有關實施型態2的半導體裝置2中，利用使用來自外部的控制訊號CNT之操作、使控制電路41作動之
離勢資訊取得程式(例如，韌體)、或者是，內建於控制電路41的序列器等，實現表示於圖16之動作。
如圖16所示，控制電路41開始進行離勢資訊(例如，處理值)的取得處理的話，首先，決定振盪電路40的輸出訊號Fout的頻率的目標值(利用ABS功能選擇帶域)(步驟S20)。
繼續，控制電路41，把電流設定值Iset設定成第1電流設定值P1(例如，4)(步驟S21)。經此，振盪電路40，變成以第1電流值的作動電流來作動的狀態。接著，控制電路41，使用ABS功能取得輸出訊號Fout的頻率達到目標值的狀態之電容選擇值CS(例如，第1電容選擇值b1)作為第1頻率資訊(步驟S22)。
繼續，控制電路41，把電流設定值Iset設定成第2電流設定值P2(例如，7)(步驟S23)。經此，振盪電路40，變成以第2電流值的作動電流來作動的狀態。接著，控制電路41，使用ABS功能，取得輸出訊號Fout的頻率達到目標值的狀態之電容選擇值CS(例如，第2電容選擇值b2)作為第1頻率資訊(步驟S24)。
繼續，控制電路41，比較第1電容選擇值b1與第2電容選擇值b2的差(b1-b2)的大小、及基準值fw(步驟S25)。該基準值fw，為預先設定的值。接著，在步驟S25中，在判斷第1電容選擇值b1與第2電
容選擇值b2的差比基準值fw還要大的情況(步驟S25的NO的支線)下，控制電路41就不參閱處理監視器21，維持初始設定的電流設定值後就結束處理(步驟S26)。這個是因為，在第1電容選擇值b1與第2電容選擇值b2的差比基準值fw還要大的情況下，有著無法正確地取得到差的可能性。
另一方面，在步驟S25中，在判斷第1電容選擇值b1與第2電容選擇值b2的差比基準值fw還要小的情況(步驟S25的YES的支線)下，控制電路41就參閱處理監視器21，取得對應到第1電容選擇值b1與第2電容選擇值b2的差的處理值來作為離勢資訊(步驟S27)。
之後，控制電路41根據已取得的處理值補正用於振盪電路40的振盪動作之電流設定值Iset(步驟S28)。例如，在處理值顯示出電晶體的閾值電壓Vth為散亂提高的情況下，讓電流設定值Iset比初始設定還要小；在顯示出閾值電壓Vth為散亂低落的情況下，讓電流設定值Iset比初始設定還要大。接著，控制電路41保持補正後的電流設定值Iset，結束處理(步驟S29)。
還有，把顯示有進行依照表示於圖16的流程的動作的場合下之半導體裝置2的動作之時序流程，表示於圖17。如圖17所示，半導體裝置2在取得離勢資訊的情況下，首先，決定選擇的帶域，把電流設定值Iset設定成第1電流設定值(例如，4)，使振盪電路40
作動。此時，振盪電路40所輸出的輸出訊號Fout的頻率，成為已選擇的帶域的頻率(目標值)，在該狀態下決定電容選擇值CS(第1電容選擇值b1)。還有，控制電路41，在已預先設定的期間(例如，第1ABS處理期間)之間，維持電流設定值。
接著，結束第1ABS處理期間的話，控制電路40維持已選擇的帶域，把電流設定值Iset從第1電流設定值切換到第2電流設定值(例如，7)。接著，控制電路41，再度利用ABS功能，調整電容選擇值CS的值使得振盪電路40所輸出的輸出訊號Fout的頻率成為目標值。經此，在第2ABS處理期間決定對應到第2作動電流值之電容選擇值CS(第2電容選擇值b2)。
由上述說明，在有關實施型態2的半導體裝置2中，作為頻率資訊，用了使用ABS功能所決定之2個電容選擇值。如此，頻率資訊，可以使用輸出訊號Fout的頻率以外的資訊。亦即，為了參閱離勢資訊所使用的頻率資訊，亦可是對應到數位控制振盪器13的作動電流的不同所產生的差之資訊，是可以利用種種的資訊。
還有，在有關實施型態2的半導體裝置2中，因為沒有必要使用計數器15，所以可以削減電路規模。
還有，ABS功能，是使用在半導體裝置2的實際動作的功能，並不是為了取得離勢資訊另外承受的
功能的緣故，即便是利用有關實施型態2的離勢資訊取得方法，有關設計期間、電路面積的缺點是沒有的。
在實施型態3中，說明有關利用電流設定值Iset作為離勢資訊之實施例。數位控制振盪器13的輸出訊號Fout的特性，如同圖4~圖6所示，在頻率為最大頻率的狀態下，變成振幅為飽和，而且，相位雜訊為最小之狀態。為此，在實施型態3中，計測輸出訊號Fout的頻率變成最大之作動電流Is之電流設定值Iset，從與變成預先決定經由計測所導出的電流設定值Iset的大小的基準之基準電流設定值的差分，得到電晶體的離勢資訊。
把有關實施型態3之半導體裝置3的方塊圖表示於圖18。如圖18所示，半導體裝置3，是把有關實施型態1的半導體裝置1的控制電路20置換成控制電路50，刪除處理監視器21及溫度監視器22。尚且，在實施型態3的說明中，有關與關於在實施型態1中已說明之構成要件為相同的構成要件，賦予與實施型態1相同的符號並省略說明。
控制電路50，於每回處理週期使電流設定值增加，取得在前週期中已取得的輸出訊號的頻率來作為第1頻率資訊，取得在現週期中已取得的輸出訊號的頻率來作為第2頻率資訊。接著，控制電路50，在相對於作為第1頻率資訊所取得的第1頻率，作為第2頻率資
訊所取得的第2頻率為下降的情況下，把在前週期中所利用的電流設定值用在振盪電路的振盪動作。還有，控制電路50，是取得用於振盪動作的電流設定值Iset作為離勢資訊。尚且，在本實施型態中，控制電路50，是把電流設定值設定成作動電流的最小值，進行處理週期之最初的週期。還有，有關控制電路50，取得頻率資訊的期間，是利用電容選擇值CS讓數位控制振盪器13的振盪頻率為最大值。
接著，說明有關實施型態3的半導體裝置3的動作。於圖19，顯示出表示有關實施型態3之半導體裝置3的取得離勢資訊及補正電流設定值的順序之流程。在有關實施型態3的半導體裝置3中，利用使用來自外部的控制訊號CNT之操作、使控制電路50作動之離勢資訊取得程式(例如，韌體)、或者是，內建於控制電路50的序列器等，實現表示於圖19之動作。
如圖19所示，控制電路50，係開始進行離勢資訊(例如，處理值)的取得處理的話，首先，把切換器SW1切到遮斷狀態(步驟S31)。經此，振盪電路50，係遮斷朝數位控制振盪器13的頻率控制值FC的傳遞。還有，數位控制振盪器13，係藉由遮斷頻率控制值FC的傳達的方式讓頻率調整部31的可變電容全部無效化。
接著，控制電路50，是把電容選擇值CS設定成讓數位控制振盪器13的振盪頻率作為最大頻率的值
(步驟S32)。之後，控制電路50，把電流設定值Iset設定成最小值(例如，1)(步驟S33)。接著，控制電路50，是藉由計數器15，取得第1頻率f1作為第1頻率資訊(步驟S34)。
繼續，控制電路50，把電流設定值Iset設定成增加1的值(步驟S3)。接著，控制電路50，是藉由計數器15，取得第2頻率f2作為第2頻率資訊(步驟S36)。
繼續，控制電路50，根據第1頻率f1與第2頻率f2的頻率差(f1-f2)，判斷輸出訊號Fout的頻率是否下降(步驟S37)。接著，在步驟S37中，在判斷輸出訊號Fout的頻率增加的情況下(步驟S37的NO的支線)，控制電路50，把現週期的第2頻率f2作為次週期的第1頻率f1(步驟S38)。接著，再度，把電流設定值設定成增加1的值(步驟S35)。取得現週期的輸出訊號Fout的頻率作為第2頻率f2(步驟S36)。接著，反覆從該步驟S35至步驟S38的處理週期，一直到判斷出輸出訊號Fout的頻率下降為止(步驟S37)。
接著，在步驟S37中，在判斷輸出訊號Fout的頻率下降的情況下(步驟S37的YES的支線)，控制電路50把已在步驟S35設定的作動電流值減掉1之後的作動電流值保持作為最終的作動電流值(步驟S39)，結束處理。
之後，控制電路50可以根據已取得的電流
設定值與已預先設定的基準電流設定值的差分來取得離勢資訊。尚且，在實施型態3中，利用在圖19所示的流程的順序所取得的電流設定值Iset直接作為補正後的作動電流值。
在此，把表示有關實施型態3之半導體裝置的離勢資訊的取得動作中的電流設定值與輸出訊號的頻率的變化之圖，表示於圖20。如圖20所示，對應到作動電流值的增加，輸出訊號Fout的頻率上升。接著，在作動電流值從n變化到n+1的時點，輸出訊號Fout的頻率下降。亦即，控制電路50是對應到利用使作動電流值從n變化到n+1的方式所產生的輸出訊號Fout的頻率的下降，結束頻率資訊的取得處理。
還有，把顯示有進行依照表示於圖19的流程的動作的場合下之半導體裝置3的動作之時序流程，表示於圖21。如圖21所示，半導體裝置3在取得離勢資訊的情況下，首先，把電容選擇值CS設定成最小值，把電流設定值Iset設定成最小值，使數位控制振盪器13作動。此時，數位控制振盪器13所輸出的輸出訊號Fout的頻率，成為第1頻率f1。還有，控制電路50在一定的期間維持電流設定值後取得輸出訊號Fout的頻率。
接著，於結束第1頻率取得期間後，控制電路50把電容選擇值CS維持在最小值，就直接使電流設定值Iset增加1。經此，數位控制振盪器13所輸出的輸
出訊號Fout的頻率，成為第2頻率f2。接著，控制電路50，一直到輸出訊號Fout的頻率下降為止前使電流設定值Iset增加，把比起輸出訊號Fout的頻率轉而下降的電流設定值還要小1的值的電流設定值，作為最終的電流設定值。
由上述說明，在有關實施型態3的半導體裝置3中，以使輸出訊號Fout的頻率從增加一直到轉而下降為止的電流設定值徐徐地變化的方式，決定出讓輸出訊號Fout的振幅及相位雜訊變成最良好的特性之電流設定值。接著，在實施型態3，可以根據已決定的電流設定值與已預先設定的基準電流設定值的差分來取得電晶體的離勢資訊。
還有，在有關實施型態3的半導體裝置3中，不用處理監視器21，就可以決定最佳的電流設定值。如此，在有關實施型態3的半導體裝置3中，因為沒有必要使用處理監視器21，所以可以削減電路面積。
還有，在實施型態3的半導體裝置3，可以在取得頻率資訊的時點決定出讓振盪電路10最佳地作動之電流設定值。亦即，在有關實施型態3的半導體裝置3中，不用溫度監視器，就可以決定加上了溫度的資訊之最佳的電流設定值。有關實施型態3的半導體裝置3，可以提高半導體裝置3的動作特性對溫度的追蹤跟從性。
在實施型態4中，說明有關使用在關於實施型態1的半導體裝置1中所取得的離勢資訊，來補正其他的電路的特性之實施例。在此，把有關實施型態4之半導體裝置4的方塊圖表示於圖22。於圖22所示的半導體裝置4，具有無線電路RF及基頻電路BB。還有，在圖4中，表示有隨附在半導體裝置4所設的天線ANT、天線切換器SWant、及外部振盪器TCXO。
無線電路RF，是進行：把透過天線所得的無線訊號解調成基頻訊號之解調處理、及把從基頻電路BB所輸出的發訊資料調變成無線訊號之調變處理。基頻電路BB，是進行：對基頻訊號的解碼處理、及對發訊資料的編碼處理。尚且，基頻電路BB，輸出對無線電路RF的控制訊號CNT。
無線電路RF，具有：發訊側本地訊號產生電路1a、發訊側本地訊號產生電路1b、收訊電路60、發訊電路80。尚且，收訊側本地訊號產生電路1a及發訊側本地訊號產生電路1b，是包含有關實施型態1的半導體裝置1的電路區塊。在圖22中，使用作為包含在收訊側本地訊號產生電路1a的電路區塊的元件符號，是在與有關實施型態1的半導體裝置1的電路區塊為相同的元件符號上加上a。還有，使用作為包含在發訊側本地訊號產生電路1b的電路區塊的元件符號，是在與有關實施型態1的半導體裝置1的電路區塊為相同的元件符號
上加上b。尚且，在半導體裝置4中，振盪電路10a、10b，是利用外部振盪器TCXO所輸出的訊號作為基準訊號Fref。
收訊側本地訊號產生電路1a，是藉由有關實施型態1的半導體裝置1的動作來取得離勢資訊。該離勢資訊，是控制電路20a所取得。接著，控制電路20a，把已取得的離勢資訊給予到收訊電路60。還有，收訊側本地訊號產生電路1a的振盪電路10a，是把輸出訊號Fout作為本地訊號給予到收訊電路60。
發訊側本地訊號產生電路1b，是藉由有關實施型態1的半導體裝置1的動作來取得離勢資訊。該離勢資訊，是控制電路20b所取得。接著，控制電路20b，把已取得的離勢資訊給予到發訊電路80。還有，發訊側本地訊號產生電路1b的振盪電路10b，是把輸出訊號Fout作為本地訊號給予到發訊電路80。
收訊電路60，具有：低雜訊放大器61、相位偏移器62、混合器63、64、過濾器電路65、66、可變增益放大器67、68、解碼器70~74。
低雜訊放大器61，是把透過天線ANT所得到的無線訊號放大後傳遞到後段電路。解碼器70，是把從收訊側本地訊號產生電路1a的控制電路20a所給予的離勢資訊予以解碼後產生對低雜訊放大器61的補正訊號。
相位偏移器62，是把收訊側本地訊號產生電
路1a的振盪電路10a所輸出的本地訊號的相位予以偏移後給予到混合器63及混合器64。該相位偏移器62，從輸出訊號Fout產生I訊號及Q訊號。解碼器72，是把從收訊側本地訊號產生電路1a的控制電路20a所給予的離勢資訊予以解碼後產生對相位偏移器62的補正訊號。
混合器63及混合器64，是把從低雜訊放大器61所輸出的無線訊號，使用I訊號及Q訊號，進行解調。解碼器71，是把從收訊側本地訊號產生電路1a的控制電路20a所給予的離勢資訊予以解碼後產生對混合器63及混合器64的補正訊號。
過濾器電路65及過濾器電路66，是去除包含在以混合器63及混合器64所解調的訊號中的雜訊成分。解碼器73，是把從收訊側本地訊號產生電路1a的控制電路20a所給予的離勢資訊予以解碼後產生對過濾器電路65及過濾器電路66的補正訊號。
可變增益放大器67及可變增益放大器68，是把從過濾器電路65及過濾器電路66所輸出的訊號的振幅放大到設定的振幅，輸出到基頻電路BB。解碼器74，是把從收訊側本地訊號產生電路1a的控制電路20a所給予的離勢資訊予以解碼後產生對可變增益放大器67及可變增益放大器68的補正訊號。
發訊電路80，是具有：過濾器電路81、92、相位偏移器83、混合器84、85、加法運算器86、功率放大器87、解碼器90~93。
過濾器電路81，是去除從基頻電路BB所輸入的發訊資料的雜訊成分。解碼器93，是把從收訊側本地訊號產生電路1b的控制電路20b所給予的離勢資訊予以解碼後產生對過濾器電路81及過濾器電路82的補正訊號。
相位偏移器83，是把發訊側本地訊號產生電路1b的振盪電路10b所輸出的本地訊號的相位予以偏移後給予到混合器84及混合器85。該相位偏移器83，從輸出訊號Fout產生I訊號及Q訊號。解碼器92，是把從發訊側本地訊號產生電路1b的控制電路20b所給予的離勢資訊予以解碼後產生對相位偏移器83的補正訊號。
混合器84及混合器85，是把透過過濾器電路81及過濾器電路82所得的發訊資料，使用I訊號及Q訊號予以調變後，產生發訊訊號。還有，加法運算器86，是合成從混合器84及混合器85所輸出的發訊訊號後輸出到功率放大器87。解碼器91，是把從發訊側本地訊號產生電路1b的控制電路20b所給予的離勢資訊予以解碼後產生對混合器84、85及加法運算器86的補正訊號。
功率放大器87，是放大加法運算器86所輸出的訊號，驅動天線ANT。解碼器90，是把從發訊側本地訊號產生電路1b的控制電路20b所給予的離勢資訊予以解碼後產生對功率放大器87的補正訊號。
在有關實施型態4的半導體裝置4中，具有
功能相異之複數個電路。這些複數個電路，乃是對各個電路元件的離勢所變動的電路特性為相異。為此，在半導體裝置4中，對應到電路的種類設有補正電路(例如，複數個解碼器)，使用該複數個解碼器，個別產生針對從1個離勢資訊所對應的電路之補正訊號。經此，在半導體裝置4中，可以經由在受訊側本地訊號產生電路1a及發訊側本地訊號產生電路1b所取得的離勢資訊補正具有相異的補正要素之複數個電路的特性。
如此，以使用有關實施型態1~實施型態3的半導體裝置之離勢資訊的取得方法來取得離勢資訊的方式，可以進行對半導體裝置內之其他的電路區塊的補正處理。另一方面，在採用僅單單補正電路元件的離勢的離勢抑制方法的情況下，可以僅補正補正對象的電路的特性，在具有複數個電路的情況，一定得要對每個電路設有離勢檢測手段及補正手段，產生電路面積變大的問題。
以上，根據實施方式具體地說明本案發明人所作之發明，但是本發明並不限定於已說明的實施型態，在不超出其要旨的範圍下能夠進行種種變更，是在此無需贅言的。
1‧‧‧半導體裝置
10‧‧‧振盪電路
11‧‧‧相位比較器
12‧‧‧過濾器電路
13‧‧‧數位控制振盪器
14‧‧‧分頻器
15‧‧‧計數器
20‧‧‧控制電路
21‧‧‧處理監視器
22‧‧‧溫度監視器
Iset‧‧‧電流設定值
CS‧‧‧電容選擇值
Fout‧‧‧輸出訊號
SW1‧‧‧切換電路
FC‧‧‧頻率控制值
CNT‧‧‧控制訊號
Pdet‧‧‧相位差檢測值
Ffb‧‧‧反饋訊號
Claims (13)
- 一種半導體裝置，具有：振盪電路，係輸出具有設定的頻率的輸出訊號；及控制電路，係輸出讓前述振盪電路的作動電流切換在第1電流值與第2電流值之間的電流設定值；前述控制電路，是取得：有關把前述作動電流設定成前述第1電流值的狀態之前述輸出訊號的頻率之第1頻率資訊、及有關把前述作動電流設定成前述第2電流值的狀態之前述輸出訊號的頻率之第2頻率資訊；並根據前述第1頻率資訊與前述第2頻率資訊的差分值取得構成前述振盪電路的電路元件的製造離勢資訊。
- 如請求項1之半導體裝置，其中，前述控制電路，是根據前述製造離勢資訊來補正用於前述振盪電路的振盪動作之前述電流設定值。
- 如請求項1之半導體裝置，其中，前述第1頻率資訊，為把前述作動電流設定成前述第1電流值的狀態之前述輸出訊號的頻率；前述第2頻率資訊，為把前述作動電流設定成前述第2電流值的狀態之前述輸出訊號的頻率；前述控制電路，是根據作為前述第1頻率資訊所取得的第1頻率與作為前述第2頻率資訊所取得的第2頻率的頻率差，來補正用於前述振盪電路的振盪動作之前述電流設定值。
- 如請求項1之半導體裝置，其中， 前述振盪電路具有可變電容，對應到前述可變電容的電容值設定前述輸出訊號的頻率；前述控制電路，是輸出指定前述可變電容的電容值之電容選擇值，取得前述第1頻率資訊及前述第2頻率資訊的期間，把前述可變電容的電容值設定成讓前述輸出訊號的頻率變成最大的值。
- 如請求項1之半導體裝置，其中，前述振盪電路，具有：相位差比較器，係輸出具有對應到基準訊號與由前述輸出訊號所產生的反饋訊號的相位差的大小之相位差檢測值；過濾器電路，係對前述相位差檢測值施以過濾處理並產生頻率控制值；振盪器，係對應到前述頻率控制值控制前述輸出訊號的頻率；切換電路，係設在前述過濾器電路與前述振盪器之間；及分頻電路，係分頻前述輸出訊號並產生前述反饋訊號；前述控制電路，係取得前述第1頻率資訊及前述第2頻率資訊的期間，把前述切換電路作為遮斷狀態遮斷朝前述振盪器的前述頻率控制值的傳遞。
- 如請求項1之半導體裝置，其中，前述振盪電路具有可變電容，對應到前述可變電容 的電容值設定前述輸出訊號的頻率；前述控制電路，係：輸出指定前述可變電容的電容值之電容選擇值，設定前述輸出訊號的頻率的目標值，而且，在把前述作動電流設定成前述第1電流值的狀態下於前述振盪電路開始產生前述輸出訊號，調整前述電容選擇值使得前述輸出訊號的頻率成為前述目標值，取得前述輸出訊號的頻率已成為前述目標值的狀態之前述電容選擇值作為前述第1頻率資訊，在把前述作動電流設定成前述第2電流值的狀態下於前述振盪電路開始產生前述輸出訊號，調整前述電容選擇值使得前述輸出訊號的頻率變成前述目標值，取得前述輸出訊號的頻率已成為前述目標值的狀態之前述電容選擇值作為前述第2頻率資訊，根據已取得作為前述第1頻率資訊的第1電容選擇值與已取得作為前述第2頻率資訊的第2電容選擇值的差分值來補正用於前述振盪電路的振盪動作之前述電流設定值。
- 如請求項1之半導體裝置，其中，更進一步具有檢查表，該檢查表具有對應構成前述振盪電路的前述電路元件的離勢量與前述差分值的關係之表格資訊；前述控制電路，係參閱前述檢查表後取得對應到前述差分值之前述電路元件的前述製造離勢資訊，對應到 已取得的前述製造離勢資訊補正用於前述振盪電路的振盪動作之前述電流設定值。
- 如請求項7之半導體裝置，其中，前述檢查表，係具有複數個前述表格資訊，根據形成在與前述半導體裝置為同一基板上的溫度感測器、或者是從外部所取得的溫度資訊，切換要利用的前述表格資訊。
- 如請求項1之半導體裝置，其中，前述控制電路，於每回處理週期使前述電流設定值增加，把在前週期中已取得的前述輸出訊號的頻率來作為前述第1頻率資訊，把在現週期中已取得的前述輸出訊號的頻率來作為前述第2頻率資訊，在相對於作為前述第1頻率資訊所取得的第1頻率，作為前述第2頻率資訊所取得的第2頻率為下降的情況下，把在前週期中所利用的前述電流設定值用在前述振盪電路的振盪動作。
- 如請求項9之半導體裝置，其中，前述控制電路，是把前述電流設定值設定成前述作動電流的最小值，進行前述處理週期之最初的週期。
- 如請求項1之半導體裝置，其中，具有計測前述輸出訊號的頻率之計數器。
- 如請求項1之半導體裝置，其中，具有：收訊電路，係使用前述振盪電路所輸出的前述輸出 訊號進行解調處理；及發訊電路，係使用前述振盪電路所輸出的前述輸出訊號進行調變處理；前述收訊電路與前述發訊電路，係各自具有補正電路，該補正電路根據前述控制電路所取得的前述製造離勢資訊產生對自電路的補正訊號。
- 一種離勢資訊取得程式，係於半導體裝置中取得電晶體的製造離勢資訊，該半導體裝置具有：振盪電路，係振盪具有設定的頻率的輸出訊號；及控制電路，係輸出讓前述振盪電路的作動電流切換在第1電流值與第2電流值之間的電流設定值；其特徵為：於前述控制電路，取得有關把前述作動電流設定成前述第1電流值的狀態之前述輸出訊號的頻率之第1頻率資訊，取得有關把前述作動電流設定成前述第2電流值的狀態之前述輸出訊號的頻率之第2頻率資訊，根據前述第1頻率資訊與前述第2頻率資訊的差分值取得構成前述振盪電路的電路元件的製造離勢資訊。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012082768A JP5727961B2 (ja) | 2012-03-30 | 2012-03-30 | 半導体装置及びバラツキ情報取得プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201351886A true TW201351886A (zh) | 2013-12-16 |
| TWI594578B TWI594578B (zh) | 2017-08-01 |
Family
ID=49234120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102108622A TWI594578B (zh) | 2012-03-30 | 2013-03-12 | 半導體裝置及電腦可讀取媒體 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9094021B2 (zh) |
| JP (1) | JP5727961B2 (zh) |
| CN (1) | CN103368564A (zh) |
| TW (1) | TWI594578B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9793907B2 (en) | 2013-11-07 | 2017-10-17 | Hitachi, Ltd. | Resonator, phase-locked loop, and semiconductor integrated circuit device |
| US10366867B2 (en) * | 2016-08-19 | 2019-07-30 | Applied Materials, Inc. | Temperature measurement for substrate carrier using a heater element array |
| CN110212913B (zh) * | 2019-06-24 | 2020-04-17 | 广东高云半导体科技股份有限公司 | 锁相环及其压控振荡器的校准方法 |
| EP3836401A1 (en) * | 2019-12-10 | 2021-06-16 | NXP USA, Inc. | Frequency synthesizer with phase noise temperature compensation, communication unit and method therefor |
| JP2022052507A (ja) * | 2020-09-23 | 2022-04-04 | キオクシア株式会社 | 半導体集積回路、電子機器、および周波数検知方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952892A (en) * | 1997-09-29 | 1999-09-14 | Lsi Logic Corporation | Low-gain, low-jitter voltage controlled oscillator circuit |
| US6770949B1 (en) * | 1998-08-31 | 2004-08-03 | Lightspeed Semiconductor Corporation | One-mask customizable phase-locked loop |
| JP4270339B2 (ja) * | 2000-12-27 | 2009-05-27 | 富士通株式会社 | Ｐｌｌ回路及びこれに用いられる自動バイアス調整回路 |
| JP2002359289A (ja) | 2001-03-29 | 2002-12-13 | Mitsubishi Electric Corp | プロセスモニタ回路を備えた半導体装置、その試験方法、並びにその製造方法 |
| US6680655B2 (en) * | 2001-08-01 | 2004-01-20 | Sige Semiconductor Inc. | Automatic gain control for a voltage controlled oscillator |
| JP3808338B2 (ja) * | 2001-08-30 | 2006-08-09 | 株式会社ルネサステクノロジ | 位相同期回路 |
| US6683502B1 (en) * | 2002-03-12 | 2004-01-27 | Xilinx, Inc. | Process compensated phase locked loop |
| US7095288B2 (en) * | 2002-07-26 | 2006-08-22 | Mstar Semiconductor, Inc. | Logic system with adaptive supply voltage control |
| JP2005311945A (ja) * | 2004-04-26 | 2005-11-04 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路、無線通信装置及び発振周波数制御方法 |
| JP2007251228A (ja) | 2006-03-13 | 2007-09-27 | Toshiba Corp | 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法 |
| JP4991193B2 (ja) * | 2006-07-04 | 2012-08-01 | 株式会社日立製作所 | 周波数可変発振器 |
| JP2008072166A (ja) * | 2006-09-12 | 2008-03-27 | Sony Corp | 位相同期回路および電子機器 |
| JP4866707B2 (ja) | 2006-11-10 | 2012-02-01 | パナソニック株式会社 | Ｐｌｌ回路及び信号送受信システム |
| JP4630381B2 (ja) * | 2007-05-30 | 2011-02-09 | パナソニック株式会社 | スペクトラム拡散制御ｐｌｌ回路及びそのスタートアップ方法 |
| JP4740905B2 (ja) * | 2007-07-13 | 2011-08-03 | パナソニック株式会社 | Ａｄｐｌｌ周波数シンセサイザ |
| JP4625849B2 (ja) * | 2008-02-25 | 2011-02-02 | 株式会社東芝 | 発振器制御装置 |
| JP5254144B2 (ja) * | 2009-07-15 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2012
- 2012-03-30 JP JP2012082768A patent/JP5727961B2/ja active Active
-
2013
- 2013-03-03 US US13/783,329 patent/US9094021B2/en active Active
- 2013-03-12 TW TW102108622A patent/TWI594578B/zh active
- 2013-03-29 CN CN2013101092400A patent/CN103368564A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI594578B (zh) | 2017-08-01 |
| US9094021B2 (en) | 2015-07-28 |
| JP2013214798A (ja) | 2013-10-17 |
| CN103368564A (zh) | 2013-10-23 |
| US20130257547A1 (en) | 2013-10-03 |
| JP5727961B2 (ja) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI594578B (zh) | 半導體裝置及電腦可讀取媒體 | |
| KR101648995B1 (ko) | 전력 증폭기 포화 검출 | |
| US7868710B1 (en) | Digitally-controlled crystal oscillator circuit | |
| JP4542598B2 (ja) | 電圧制御発振回路 | |
| US7719374B2 (en) | Oscillator signal stabilization | |
| US7979038B2 (en) | PLL modulation circuit, radio transmission device, and radio communication device | |
| JP2007013969A (ja) | 電力増幅器の較正時間を短縮するためのシステム | |
| TW200935720A (en) | Method and apparatus for compensating for tuning nonlinearity of an oscillator | |
| US20110053537A1 (en) | Frequency modulation receiver with a low power frequency synthesizer | |
| US20140218124A1 (en) | Apparatus and method for generating an oscillating output signal | |
| JP2008252182A (ja) | デジタル制御型送信機およびその制御方法 | |
| US20070146082A1 (en) | Frequency synthesizer, wireless communications device, and control method | |
| JP6648287B2 (ja) | 無線センサデバイスの電圧制御発振器におけるスイッチドキャパシタバンクの制御 | |
| US8774744B2 (en) | Radio frequency front-end circuit and operation method thereof | |
| JP2008301182A (ja) | フィルタ回路および半導体装置 | |
| US8346188B2 (en) | Nonlinearity calibration scheme for a frequency modulation transmitter | |
| JP6668488B2 (ja) | 無線センサデバイスの電圧制御発振器における変圧 | |
| US8559904B2 (en) | System and method for duty cycle control of a crystal oscillator | |
| JP5069211B2 (ja) | 温度補償回路および温度補償方法 | |
| JP2008017453A (ja) | 高周波増幅回路及びそれを用いた移動体通信端末 | |
| JP5813433B2 (ja) | 無線機 | |
| US20120045000A1 (en) | System and Method for Amplitude Control of a Crystal Oscillator | |
| US8952761B2 (en) | System and method for supporting different types of oscillator circuits | |
| CN101981813B (zh) | 消除振荡器再调制 | |
| US8933758B1 (en) | Bridge-stabilized oscillator with feedback control |