CN101420510B - 应用于多媒体接口的时钟的产生装置及其相关方法 - Google Patents
应用于多媒体接口的时钟的产生装置及其相关方法 Download PDFInfo
- Publication number
- CN101420510B CN101420510B CN200710167902.4A CN200710167902A CN101420510B CN 101420510 B CN101420510 B CN 101420510B CN 200710167902 A CN200710167902 A CN 200710167902A CN 101420510 B CN101420510 B CN 101420510B
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- frequency
- data buffer
- data volume
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种时钟的产生装置。该产生装置包含有多个除频模块、锁相回路、以及相位调整器。该产生装置利用多个除频模块来达到分散除频运作可提升该时钟产生装置抗噪声干扰的能力。此外,该产生装置利用动态相位调整以提升输出时钟的精确度。
Description
技术领域
本发明是指一种时钟产生装置,尤指一种应用于多媒体接口的时钟产生装置。
背景技术
高解析多媒体接口(High-Definition Multimedia Interface,HDMI)是一种传输影音数据的接口,其中HDMI的接收端所接收的信息只包含有图像时钟的频率信息,因此在回复声音时钟的频率时,需依据下列方程式来求得:
N×fv=CTS×128×fa 方程式(1)
其中fv是指图像时钟的频率,fa是指声音时钟的频率,而N与CTS分别为包含于信息框(information frame)中的参数。一般已知技术先会将图像时钟的频率fv进行除频运作以得到具有fv/CTS频率的信号,再将该信号经由锁相回路的运作(回路路径上放置有除频模块并执行除频参数为N的除频运作,以得到具有N*fv/CTS频率的信号,最后再将此信号经由除频参数为128的除频运作来得到具有N*fv/(CTS*128)的频率的信号。然而,由于参数N与CTS需要具备有足够的精确度,在HDMI规格书中定义此二参数为20位。在精确度要求更多的情形下,参数N约须为11648,而参数CTS亦于数万至数十万间,因此,若欲以已知的PLL来完成倍频数如此高的频率,在电路设计上有极大的困难,且亦受到噪声的干扰。
发明内容
本发明的目的之一在于提供一种应用于多媒体接口的声音时钟产生装置,以解决上述的问题。
本发明的目的之一在于提供一种应用于多媒体接口的声音时钟产生装 置,该产生装置利用多个除频模块来达到分散除频运作可提升抗噪声干扰的能力。
本发明的目的之一在于提供一种应用于多媒体接口的声音时钟产生装置,该产生装置利用动态相位调整以提升声音时钟的精确度。
本发明的目的之一在于提供一种应用于多媒体接口的声音时钟产生装置,利用分散除频运作与动态相位调整来产生声音时钟,以提升抗噪声干扰的能力以及输出时钟的精确度。
为了实现上述目的,本发明提供了一种应用于多媒体接口的时钟产生装置,包含:第一除频模块,用来接收该多媒体接口的图像时钟并使用第一除频参数来除频该图像时钟以输出第一时钟;锁相回路,耦接于该第一除频模块,包含:相位/频率检测器,用来比较该第一时钟与反馈信号以产生比较结果;可控制振荡电路,用来依据该比较结果产生第二时钟;以及第二除频模块,用来接收该第二时钟并使用第二除频参数来除频该第二时钟以输出该反馈信号;以及第三除频模块,耦接于该锁相回路,用来接收该第二时钟并使用第三除频参数来除频该第二时钟以产生输出时钟,其中该输出时钟是与该多媒体接口的声音时钟相对应。
为了实现上述目的,本发明还提供了一种应用于接口的时钟产生方法,包含:接收该接口的数据信号,并暂存于数据缓冲器中;接收该接口的时钟信号并使用第一除频参数来除频该时钟信号以输出第一时钟;比较该第一时钟与反馈信号以产生比较结果;依据该比较结果产生第二时钟;以及依据该第二时钟与第二除频参数来输出该反馈信号;以及依据该数据缓冲器的数据量以输出相位调整量来调整该第二时钟的相位。
为了实现上述目的,本发明还提供了一种应用于接口的时钟产生装置,包含:数据缓冲器,用以暂存该接口的数据信号;相位/频率检测器,用来比较第一时钟与反馈信号以产生比较结果;可控制振荡电路,耦接该相位/频率检测器,用来依据该比较结果产生第二时钟;以及第二除频模块,耦接该可控制振荡电路,用来接收该第二时钟并使用第二除频参数来除频该第二时钟以输出该反馈信号;以及相位调整电路,耦接该数据缓冲器,用来依据该数据缓冲器的数据量以产生相位调整量来调整该第二时钟的相位。
附图说明
图1为本发明的声音时钟产生装置的示意图。
图2为本发明的微调电路决定微调量的运作示意图。
[主要元件标号说明]
100 | 声音时钟产生装置 | 105 | 第一除频器 |
110 | 锁相回路 | 115 | 第三除频器 |
120 | 相位/频率检测器 | 125 | 可控制振荡电路 |
130 | 相位调整电路 | 135 | 第二除频器 |
137 | 调整控制电路 | 138 | 加法器 |
140 | 微调电路 | 145 | 声音数据缓冲器 |
具体实施方式
请参照图1,图1是本发明的声音时钟产生装置100的示意图。如图1所示,产生装置100包含有第一除频器105、锁相回路110、第三除频器115与声音数据缓冲器145,其中锁相回路110包含有相位/频率检测器(PFD)120、可控制振荡电路125、相位调整电路130、第二除频器135与调整控制电路137,其中调整控制电路137包含有加法器138与微调电路140;第一除频器105对图像时钟Sv进行K倍除频以输出频率为fv/K的时钟Sv’,相位/频率检测器120则用来比较时钟Sv’与反馈信号Sfb的相位差异以产生比较结果COMP。可控制振荡电路125(例如压控振荡器(VCO)、压控延迟线(VCDL))依据比较结果COMP产生频率为fout的时钟信号Sout。而第三除频器115对时钟信号Sout进行SF倍除频以产生频率为fout/SF的输出时钟Sout。相位调整电路130则依据相位调整量来调整所接收的时钟信号Sout的相位以输出调整后的时钟信号Sc’,而第二除频器135对调整后的时钟信号Sc’进行M倍除频来产生反馈信号Sfb。其中参数K、M与SF分别为各除频器中的除频参数并且满足下列方程式:
因此,依据方程式(2),虽然原本只需通过两个除频器(除频参数分别为N与CTS)即可完成的除频运算被拆解成需要三个除频器而得以实现,然而, 通过方程式(2)所完成的除频运算可以解决对参数N、CTS数值所要求的高精确度的除频器而造成时钟产生装置100易受噪声干扰的问题。请注意到,频率为fout/SF的输出时钟Sout’仍需要再经由除频运作(依据目前的规格书可知其除频参数为128)来得到声音时钟的频率fa。然而,该128倍除频运作亦可直接集成至第三除频器115中,此非本发明的限制。
上述使用有限位数的除频参数M、K、SF所实现的时钟产生装置100,其未必能够精确追踪所需要的声音时钟。因此,一较佳实施例,时钟产生装置100仍需要使用相位调整电路130与调整控制电路137以通过相位调整的方式来较精确地调整所产生的声音时钟的频率。在本实施例中,相位调整电路130将依据相位调整量D’来调整所接收的时钟信号Sout的相位,而调整控制电路137则用来控制预定的相位调整量D以输出相位调整量D’,其中微调电路140用于检测时钟信号Sv’与Sout间的相位差或者是依据声音数据缓冲器145的数据量来设定微调量d。在另一实施例中,调整时钟信号Sout的相位的实作方式亦可利用可控制振荡电路125来输出多个候选振荡信号,而相位调整电路130则依据相位调整量D’来选择多个候选振荡信号其中之一以输出调整后的时钟信号Sc’。举例来说,P个候选振荡信号彼此的相位差为相位差Tout/P,其中Tout是表示时钟信号Sout的周期,然而,本发明亦适用于非固定相位差量的情况;此时,相位调整量D’、D与微调量d为选择参数,用于决定上述所说的相位差量的总和,而相位调整量D’则为微调量d与相位调整量D之和,且相位调整量D’亦可以为非整数的数值。而其它实施例中,相位调整量D亦可为相位调整密度,例如:当D=2,则每一周期调整2相位;当D=1/2时,则每二周期调整1相位。该相位调整密度的数值是与图像时钟Sv、参数CTS、输出时钟Sout’、及数值N有关。在此请注意到,上述的实施例皆为利用动态相位调整的方式来较精确地调整所产生的声音时钟的频率,皆属于本发明的范畴。
因此,在上述的实施例中,相位调整量(或称为选择参数)D’与输出时钟Sout’的关系可表示如下:
为了避免时钟产生装置100所产生的对应于声音时钟的输出信号与原本输入的信号彼此之间有太大的相位差异以及避免声音数据产生缓冲溢位或者缓冲不足的情形。在一较佳实施例中,微调量d的决定方式至少参考上述的相位差异与声音数据缓冲器145中的数据量,以下请搭配图2以说明决定微调量d的运作方式。
对于参考上述的相位差异来决定微调量而言,在步骤200中,微调电路140将比较时钟信号Sv’、Sout来产生相位误差值,微调电路140将利用该相位误差值的大小来输出微调量d’,举例来说,若相位误差值增大,则增大微调量d’的值,反之,若相位误差值减小,则减少微调量d’的值;在此请注意,上述比较操作是在时钟产生装置100已操作一段时间下才开始执行,亦即,在图像时钟Sv与所产生的声音时钟的频率皆稳定一段时间之后才开始比较相位误差,其原因为时钟产生装置100在开始执行时上述两频率并不稳定。
对于参考声音数据缓冲器145内的数据量来决定微调量而言,需要分别考虑到目前声音数据量的变化、声音数据量极值(极大值或者极小值)的变化以及声音数据量与声音数据缓冲器的临界值的关系,其中在步骤205中考虑声音数据量的变化是指考虑当声音数据缓冲器145的数据量连续多次(例如连续两次)减少时,微调电路140输出不同的微调量d1以减少最后输入至相位调整电路130的相位调整量(或是选择参数)D’,反之亦然;此外,在步骤210中,考虑声音数据量极值的变化是指考虑当声音数据量极值逐渐朝低于该极值的数值变化时,微调电路140输出微调量d2以减少最后输入至相位调整电路130的相位调整量(或是选择参数)D’,反之亦然。在此须注意到,为了让判断声音数据量极值的变化趋势能够再下次重新判断,在上述微调电路140输出微调量d2之后,微调电路140必须将极值的记录值归零以便下一次能够重新判断;而在步骤215中,考虑声音数据量与声音数据缓冲器145的临界值的关系是指考虑当声音数据缓冲器145的数据量低于第一临界值时,微调电路140输出微调量d3以减少微调后的相位调整量(或是选择参数)D’;以及当声音数据缓冲器145的数据量高于第二临界值时,微调电路140输出不同的微调量d3以增加相位调整量(或是选择参数)D’。在本实施例中,对于参考声音数据缓冲器145内的数据量来决定微调量的方式是直接采用上述不同微调量d1、d2、d3的相加结果;另一实施例亦可以适用于采用权重的情形;另外,上述调微量d1、d2、d3并非一定要同时参考采用,可以依照设计需求来设定。 最后,在步骤220中,微调电路140将总合上述不同的微调量d’、d1、d2与d3以决定最后的微调量d。
在本发明中亦可只使用相位调整电路130而不使用微调电路140(亦即相位调整量(或是选择参数)D将不会被动态调整)来决定上述的相位调整量亦能够解决已知技术所面对的问题。当然,在不同的应用下,可以只使用一个除频器来设计以及通过相位调整电路130的调整亦能够解决已知技术所面对的问题。此外,在使用极大数值的除频参数的应用中,可使用较多的除频器((例如是三个除频参数分别为K、M、SF)来产生声音时钟,此亦有助于解决直接使用极大数值的除频参数所遭遇到的困难。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (13)
1.一种应用于多媒体接口的声音时钟产生装置,包含:
第一除频模块,用来接收该多媒体接口的图像时钟并使用第一除频参数来除频该图像时钟以输出第一时钟;
锁相回路,耦接于该第一除频模块,包含:
相位/频率检测器,用来比较该第一时钟与反馈信号以产生比较结果;
可控制振荡电路,用来依据该比较结果产生第二时钟;
第二除频模块,用来接收该第二时钟并使用第二除频参数来除频该第二时钟以输出该反馈信号;
相位调整电路,耦接至该可控制振荡电路与该第二除频模块之间,用来依据相位调整量来调整该第二时钟的相位;以及
调整控制电路,耦接于该相位调整电路,用来接收调整参数与微调量,并依据该调整参数与该微调量来输出该相位调整量;以及
第三除频模块,耦接于该锁相回路,用来接收该第二时钟并使用第三除频参数来除频该第二时钟以产生该多媒体接口的该声音时钟。
2.根据权利要求1所述的产生装置,其中该第一除频参数K、该第二除频参数M以及该第三除频参数SF是满足下列等式:
N/CTS=M/(K×SF);
其中CTS以及N皆为包含在信息框中的参数。
3.根据权利要求1所述的产生装置,该调整控制电路还包含:
微调电路,用来检测该第一、第二时钟间的相位差来设定该微调量。
4.根据权利要求1所述的产生装置,该调整控制电路还包含:
微调电路,用来依据数据缓冲器的数据量来设定该微调量。
5.根据权利要求4所述的产生装置,其中该微调电路依据该数据缓冲器的数据量变化来设定该微调量。
6.根据权利要求4所述的产生装置,其中该微调电路依据该数据缓冲器中数据量的一极值来设定该微调量。
7.根据权利要求4所述的产生装置,其中当该数据缓冲器的数据量低于第一临界值时,该微调电路输出该微调量以减少该相位调整量;以及当该数据缓冲器的数据量超过第二临界值时,该微调电路输出该微调量以增加该相位调整量。
8.一种应用于接口的时钟产生方法,包含:
接收该接口的数据信号,并暂存于数据缓冲器中;
接收该接口的时钟信号并使用第一除频参数来除频该时钟信号以输出第一时钟;
比较该第一时钟与反馈信号以产生比较结果;
依据该比较结果产生第二时钟;以及
依据该第二时钟与第二除频参数来输出该反馈信号;以及
依据该数据缓冲器的数据量以输出相位调整量来调整该第二时钟的相位。
9.根据权利要求8所述的方法,其中当该数据缓冲器的数据量连续多次减少时,减少该相位调整量;以及当该数据缓冲器的数据量连续多次增加时,增加该相位调整量。
10.根据权利要求8所述的方法,其中当该数据缓冲器的数据量低于第一临界值时,减少该相位调整量;以及当该数据缓冲器的数据量超过大于第二临界值时,增加该相位调整量。
11.一种应用于接口的时钟产生装置,包含:
数据缓冲器,用以暂存该接口的数据信号;
相位/频率检测器,用来比较第一时钟与反馈信号以产生比较结果;
可控制振荡电路,耦接该相位/频率检测器,用来依据该比较结果产生第二时钟;以及
第二除频模块,耦接该可控制振荡电路,用来接收该第二时钟并使用第二除频参数来除频该第二时钟以输出该反馈信号;以及
相位调整电路,耦接该数据缓冲器,用来依据该数据缓冲器的数据量以产生相位调整量来调整该第二时钟的相位。
12.根据权利要求11所述的装置,其中当该数据缓冲器的数据量连续多次减少时,该相位调整电路减少该相位调整量;以及当该数据缓冲器的数据量连续多次增加时,该相位调整电路增加该相位调整量。
13.根据权利要求11所述的装置,其中当该数据缓冲器的数据量低于第一临界值时,该相位调整电路减少该相位调整量;以及当该数据缓冲器的数据量超过大于第二临界值时,该相位调整电路增加该相位调整量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710167902.4A CN101420510B (zh) | 2007-10-26 | 2007-10-26 | 应用于多媒体接口的时钟的产生装置及其相关方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710167902.4A CN101420510B (zh) | 2007-10-26 | 2007-10-26 | 应用于多媒体接口的时钟的产生装置及其相关方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101420510A CN101420510A (zh) | 2009-04-29 |
CN101420510B true CN101420510B (zh) | 2014-06-11 |
Family
ID=40631094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710167902.4A Active CN101420510B (zh) | 2007-10-26 | 2007-10-26 | 应用于多媒体接口的时钟的产生装置及其相关方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101420510B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104391817B (zh) * | 2014-12-03 | 2017-07-28 | 上海兆芯集成电路有限公司 | 与外围设备同步的电子系统 |
CN106209338B (zh) * | 2016-06-28 | 2019-05-24 | 武汉大学 | 一种卫星接收机秒脉冲信号的稳频和相位纠正装置及方法 |
CN109391275B (zh) * | 2017-08-04 | 2020-06-19 | 瑞昱半导体股份有限公司 | 无线通信系统接收电路与射频信号接收方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420545A (en) * | 1993-03-10 | 1995-05-30 | National Semiconductor Corporation | Phase lock loop with selectable frequency switching time |
CN1310570A (zh) * | 2000-01-06 | 2001-08-29 | 日本电气株式会社 | 时钟发生器和使用此时钟发生器的数字或电话便携式终端 |
CN1528051A (zh) * | 2000-06-26 | 2004-09-08 | ض� | 调整输入/输出电路的相位的方法和装置 |
CN1787645A (zh) * | 2005-11-11 | 2006-06-14 | 北京中星微电子有限公司 | 用于多媒体系统的时钟恢复系统 |
CN1893278A (zh) * | 2005-07-06 | 2007-01-10 | 络达科技股份有限公司 | 锁相环及锁相环操作方法 |
-
2007
- 2007-10-26 CN CN200710167902.4A patent/CN101420510B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420545A (en) * | 1993-03-10 | 1995-05-30 | National Semiconductor Corporation | Phase lock loop with selectable frequency switching time |
CN1310570A (zh) * | 2000-01-06 | 2001-08-29 | 日本电气株式会社 | 时钟发生器和使用此时钟发生器的数字或电话便携式终端 |
CN1528051A (zh) * | 2000-06-26 | 2004-09-08 | ض� | 调整输入/输出电路的相位的方法和装置 |
CN1893278A (zh) * | 2005-07-06 | 2007-01-10 | 络达科技股份有限公司 | 锁相环及锁相环操作方法 |
CN1787645A (zh) * | 2005-11-11 | 2006-06-14 | 北京中星微电子有限公司 | 用于多媒体系统的时钟恢复系统 |
Non-Patent Citations (1)
Title |
---|
JP特开2000-4156A 2000.01.07 |
Also Published As
Publication number | Publication date |
---|---|
CN101420510A (zh) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7937424B2 (en) | Frequency converter and methods of use thereof | |
JP4298688B2 (ja) | クロック発生回路及びクロック発生方法 | |
US7463099B2 (en) | Phase detector for reducing noise | |
US7009433B2 (en) | Digitally controlled delay cells | |
EP2515441B1 (en) | Clock and data recovery system, phase adjusting method, and phasedetector | |
US7342521B1 (en) | System and method for multi-channel delay cell based clock and data recovery | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
US7375564B2 (en) | Time delay compensation circuit comprising delay cells having various unit time delays | |
CN101420510B (zh) | 应用于多媒体接口的时钟的产生装置及其相关方法 | |
US7663416B2 (en) | Apparatus and related method for generating output clock | |
US20010028276A1 (en) | Self-calibration device and method for calibrating phase offset between output waveforms of ring osciliator | |
KR100839499B1 (ko) | 딜레이 제어 장치 및 방법 | |
WO2008145703A1 (en) | Register with process, supply voltage and temperature variation independent propagation delay path | |
US6720806B1 (en) | Method and circuit for producing a reference frequency signal using a reference frequency doubler having frequency selection controls | |
US7180334B2 (en) | Apparatus and method for decreasing the lock time of a lock loop circuit | |
US20120098580A1 (en) | Timing adjusting circuit | |
US20020163392A1 (en) | Digital circuit for, and a method of, synthesizing an input signal | |
US20100060336A1 (en) | Semiconductor circuit | |
JPH09102739A (ja) | Pll回路 | |
JPH11355107A (ja) | 高周波数クロック発生用回路 | |
US20030227990A1 (en) | Method and apparatus for reducing data dependent phase jitter in a clock recovery circuit | |
US20180076820A1 (en) | Accurate, finely tunable electronic delay generation with high process variation tolerance | |
JP2009014363A (ja) | 半導体試験装置 | |
KR20210022355A (ko) | 반도체 장치 및 반도체 장치의 신호 진폭 조절 방법 | |
JP2003046387A (ja) | Pll回路及びクロック生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |