CN102843319B - 通讯系统 - Google Patents

通讯系统 Download PDF

Info

Publication number
CN102843319B
CN102843319B CN201110396762.4A CN201110396762A CN102843319B CN 102843319 B CN102843319 B CN 102843319B CN 201110396762 A CN201110396762 A CN 201110396762A CN 102843319 B CN102843319 B CN 102843319B
Authority
CN
China
Prior art keywords
mentioned
signal
order
produce
inhibit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110396762.4A
Other languages
English (en)
Other versions
CN102843319A (zh
Inventor
郑丁元
林锦联
杨士贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richwave Technology Corp
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Publication of CN102843319A publication Critical patent/CN102843319A/zh
Application granted granted Critical
Publication of CN102843319B publication Critical patent/CN102843319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H04L27/122—Modulator circuits; Transmitter circuits using digital generation of carrier signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种通讯系统，适用于频率偏移调制信号，包括时间数字转换器、数字低通滤波器以及数字信号处理器。时间数字转换器用以接收频率偏移调制信号的同相信号，并根据同相信号产生数字信号。数字低通滤波器用以接收数字信号，并根据数字信号产生包括N个连续字的滤波信号。数字信号处理器用以将N个连续字依次序分为N/2个字组，其中N/2个字组分别包括第一字和第二字，以及当第一字和第二字的差异值符合既定条件时，根据所有符合既定条件的第一字和第二字产生输出数据和输出时钟。

Description

通讯系统
技术领域
本发明是关于一种通讯系统，特别是关于适用于频率偏移调制(Frequency-Shift Keying，FSK)信号的通讯系统。
背景技术
图1是显示先前技术的通讯系统100的示意图。传统的通讯系统100包括：天线101、低噪声放大器(low noise amplifier)、混频器(mixer)103、104、111、同相与正交分量产生器(in phase and quadrature componentgenerator)105、本地振荡器(local oscillator)106、复数式滤波器(complexfilter)107、限制器(limiter)108、带通滤波器(band pass filter)109、延迟器(delay unit)110、低通滤波器(low pass filter)112以及数字信号处理器(diigtal signal processor)113。
在先前技术中，通讯系统100接收频率偏移调制信号，再转换为数字信号。然而，在转换过程中，常有数字信号失真(distortion)的问题。
发明内容
本发明提供一种通讯系统，适用于一频率偏移调制信号，包括：一时间数字转换器，用以接收上述频率偏移调制信号的一同相信号，并根据上述同相信号产生一数字信号；一数字低通滤波器，用以接收上述数字信号，并根据上述数字信号，产生包括N个连续字的一滤波信号，其中N为一偶数正整数；以及一数字信号处理器，用以将上述N个连续字依次序分为N/2个字组，其中上述N/2个字组分别包括一第一字和一第二字，以及当上述第一字和上述第二字的一差异值符合一既定条件时，根据所有符合上述既定条件的上述第一字和上述第二字产生一输出数据和一输出时钟。
另外，本发明提供一种通讯系统，适用于一频率偏移调制信号，包括：一时间数字转换器，用以接收上述频率偏移调制信号的一同相信号，并根据上述同相信号，产生一数字信号；一数字低通滤波器，用以接收上述数字信号，并根据上述数字信号，产生包括N个连续字的一滤波信号，其中N为一偶数正整数；以及一数字信号处理器，用以将上述N个连续字依次序分为N/2个字组，其中上述N/2个字组分别包括一第一字和一第二字，以及当上述第一字和一既定值的一总和值符合一既定条件时，根据所有符合上述既定条件的上述第一字和上述第二字产生一输出数据和一输出时钟。
附图说明
图1是显示先前技术的通讯系统的示意图；
图2是显示根据本发明一实施例所述的通讯系统的示意图；
图3A、3B、3C、3D、3E、3F、3G、3H、3I是显示根据本发明一实施例所述的时间数字转换器的示意图；
图4是显示根据本发明一实施例所述的数字信号处理器的执行步骤的流程图；
图5A是显示根据本发明一实施例所述的流程图步骤的示意图；
图5B是显示根据本发明一实施例所述的流程图步骤的示意图；
图6是显示根据本发明一实施例所述的数字信号处理器的执行步骤的流程图。
[主要元件标号说明]
100、200～通讯系统；       101～天线；
102～低噪声放大器；        103、104、111～混频器；
105～同相与正交分量产生器；106～本地放大器；
107～复数式滤波器；        108、308～限制器；
109～带通滤波器；          110、310、316～延迟器；
112～低通滤波器；          113、220～数字信号处理器；
210～时间数字转换器；      212～数字低通滤波器；
222～时钟与数据回复电路；  224～储存单元；
312～D型触发器；           314、318～量化器；
320～编码器；              400、600～流程图；
CLK～输出时钟；            DS～数字信号；
DATA～输出数据；           ECLK～外部时钟；
FS～滤波信号；             IS～同相信号；
S11、S22、S32、S42、S52、S62、S72、S81、S82、S91、S93～延迟信号；
S12、S43、S53、S94～暂存信号；
S21、S31、S41、S51、S61、S71～限制信号；
S23、S33、S83、S84、S92～量化信号；
W0、W1、W2、W3、...、W(N-2)、W(N-1)～连续字；
WSET1、WSET2、..、WSET(N/2)～字组。
具体实施方式
图2是显示根据本发明一实施例所述的通讯系统200的示意图。如图2所示，通讯系统200适用于频率偏移调制信号，可以包括：时间数字转换器(time to digital convert，TDC)210、数字低通滤波器(digital low passfilter)212，以及数字信号处理器220。数字信号处理器220可以包括时钟与数据回复(clock and data recovery circit，CDR)电路222，以及储存单元224。储存单元224可以是存储器(memory)。时间数字转换器210可以接收频率偏移调制信号的同相信号IS，并根据同相信号IS产生数字信号DS。数字低通滤波器212可以接收数字信号DS，并根据数字信号DS产生滤波信号FS，其中滤波信号FS可以包括N个连续字W0、W1、W2、...、W(N-1)，且N为一偶数正整数，例如：6、8、10、12。连续字W0、W1、W2、...、W(N-1)可以是8位的字。
图3A是显示根据本发明一实施例所述的时间数字转换器210的示意图。如图3A所示，时间数字转换器210可以包括：延迟器310、D型触发器(Dflip-flop)312，以及编码器320。延迟器314可用以根据同相信号IS产生延迟信号S11。D型触发器314可用以根据延迟信号S11和同相信号IS产生暂存信号S12。编码器320可用以根据暂存信号S12产生数字信号DS。
图3B是显示根据本发明另一实施例所述的时间数字转换器210的示意图。如图3B所示，时间数字转换器210可以包括：限制器308、延迟器310、量化器314，以及编码器320。限制器308可用以根据同相信号IS产生限制信号S21。延迟器310可用以根据限制信号S21产生延迟信号S22。量化器314可用以根据同相信号IS和延迟信号S22产生量化信号S23。编码器320可用以根据量化信号S23产生数字信号DS。值得注意的是，图3B的量化器314和延迟器310组合合称为延迟量化电路391，在一些实施例中，延迟量化电路391亦可以重复串联多次，而不限于图示中仅出现一次。
图3C是显示根据本发明另一实施例所述的时间数字转换器210的示意图。如图3C所示，时间数字转换器210可以包括：限制器308、延迟器310、量化器314，以及编码器320。限制器308可用以根据同相信号IS产生限制信号S31。延迟器310可用以根据同相信号IS产生延迟信号S32。量化器314可用以根据限制信号S31和延迟信号S32产生量化信号S33。编码器320可用以根据量化信号S33产生数字信号DS。值得注意的是，图3C的量化器314和延迟器310组合合称为延迟量化电路392，在一些实施例中，延迟量化电路392亦可以重复串联多次，而不限于图示中仅出现一次。
图3D是显示根据本发明另一实施例所述的时间数字转换器210的示意图。如图3D所示，时间数字转换器210可以包括：限制器308、延迟器310、D型触发器312，以及编码器320。限制器308可用以根据同相信号IS产生限制信号S41。延迟器310可用以根据限制信号S41产生延迟信号S42。D型触发器312可用以根据同相信号IS和延迟信号S42产生暂存信号S43。编码器320可用以根据暂存信号S43产生数字信号DS。值得注意的是，在一些实施例中，图3D的节点N1、N2亦可用以重复串联图3B的延迟量化电路391多次。
图3E是显示根据本发明另一实施例所述的时间数字转换器210的示意图。如图3E所示，时间数字转换器210可以包括：限制器308、延迟器310、D型触发器312，以及编码器320。限制器308可用以根据同相信号IS产生限制信号S51。延迟器310可用以根据同相信号IS产生延迟信号S52。D型触发器312可用以根据限制信号S51和延迟信号S52产生暂存信号S53。编码器320可用以根据暂存信号S53产生数字信号DS。值得注意的是，在一些实施例中，图3E的节点N3、N4亦可用以重复串联图3C的延迟量化电路392多次。
图3F是显示根据本发明另一实施例所述的时间数字转换器210的示意图。如图3F所示，时间数字转换器210可以包括：限制器308、延迟器310，以及量化器314。限制器308可用以根据同相信号IS产生限制信号S61。延迟器310可用以根据限制信号S61产生延迟信号S62。量化器314可用以根据同相信号IS和延迟信号S62产生数字信号DS。
图3G是显示根据本发明另一实施例所述的时间数字转换器210的示意图。如图3G所示，时间数字转换器210可以包括：限制器308、延迟器310，以及量化器314。限制器308可用以根据同相信号IS产生限制信号S71。延迟器310可用以根据同相信号IS产生延迟信号S72。量化器314可用以根据限制信号S71和延迟信号S72产生数字信号DS。
图3H是显示根据本发明另一实施例所述的时间数字转换器210的示意图。如图3H所示，时间数字转换器210可以包括：量化器314、318、延迟器310、316，以及编码器320。延迟器310可用以根据外部时钟ECLK产生延迟信号S81。延迟器316可用以根据延迟信号S81产生延迟信号S82。量化器314可用以根据同相信号IS和延迟信号S81产生量化信号S83。量化器318可用以根据量化信号S83和延迟信号S82产生量化信号S84。编码器320可用以根据量化信号S83、S84产生数字信号DS。值得注意的是，在一些实施例中，图3H的节点N5、N6亦可用以重复串联图3B的延迟量化电路391多次。
图3I是显示根据本发明另一实施例所述的时间数字转换器210的示意图。如图3H所示，时间数字转换器210可以包括：量化器314、延迟器310、316、D型触发器312以及编码器320。延迟器310可用以根据同相信号I S产生延迟信号S91。量化器314可用以根据外部时钟ECLK和延迟信号S91产生量化信号S92。延迟器316可用以根据量化信号S92产生延迟信号S93。D型触发器312可用以根据外部时钟ECLK和延迟信号S93产生暂存信号S94。编码器320可用以根据量化信号S92和暂存信号S94产生数字信号DS。值得注意的是，在一些实施例中，图3I的节点N7、N8亦可用以重复串联图3C的延迟量化电路392多次。
图4是显示根据本发明一实施例所述的数字信号处理器220的执行步骤的流程图400。数字信号处理器220可以接收滤波信号FS，并执行下列步骤。首先开始，在步骤S402中，将N个连续字W0、W1、W2、...、W(N-1)依次序分为N/2个字组，而N/2个字组分别包括第一字和第二字。图5A是显示根据本发明一实施例所述的流程图400步骤S402的示意图。如图5A所示，滤波信号FS包括N个连续字W0、W1、W2、...、W(N-1)。数字信号处理器220可以将连续字W0、W1分类为字组WSET1，而将字组W2、W3分类为字组WSET2，以此类推。在字组WSET1当中，第一字、第二字分别为连续字W0、W1；而在字组WSET1当中，第一字、第二字分别为连续字W2、W3，以此类推。
在步骤S404中，分别取得N/2个字组的第一字和第二字的差异值。例如，差异值可根据方程式1计算出，如下所述。
方程式1：
|Wj-Wj+1|＝D
其中：参数Wj代表第一字；
参数Wj+1代表第二字；以及
参数D代表第一字和第二字的差异值。
然后，在步骤S406中，比较差异值和既定值，判断何者较大？若差异值大于既定值，在步骤S408，将第一字和第二字储存在储存单元224中；若差异值小于或等于既定值，在步骤S410，不储存任何字。在步骤S412中，判断在储存单元224中，是否已储存达M个字？其中M为一正整数。若是，在步骤S414中，取得M个字的平均值；若否，回到步骤S406。
在步骤S416中，根据平均值和N个连续字，取得原始数据。图5B是显示根据本发明一实施例所述的流程图400步骤S416的示意图。如图5B所示，详细说明步骤S416如下：在步骤S416-1，分别比较N个连续字和平均值；在步骤S416-2，分别判断N个连续字是否大于或等于平均值？若否，在步骤S416-3，选择对应逻辑值为逻辑0；若是，在步骤S416-4，选择对应逻辑值为逻辑1；最后，在步骤S416-5，将对应于N个连续字的所有对应逻辑值依次序储存为原始数据。
在步骤S418中，将原始数据输入时钟与数据回复电路222，根据原始数据取得输出数据DATA和输出时钟CLK。在步骤S420中，输出输出数据DATA和输出时钟CLK，并结束流程。
大致来说，数字信号处理器220先将N个连续字W0、W1、W2、...、W(N-1)依次序分为N/2个字组，N/2个字组分别包括第一字和第二字。当第一字和第二字的差异值符合既定条件时，数字信号处理器220再根据所有符合既定条件的第一字和第二字产生输出数据DATA和输出时钟CLK。此时的既定条件可以包括差异值大于既定值。
图6是显示根据本发明一实施例所述的数字信号处理器220的执行步骤的流程图600。流程图600和流程图400相似，而差异处为步骤S404和步骤S406分别取代为步骤S604和步骤S606。在步骤S604中，分别取得N/2个字组的第一字和既定值的总和值。例如，总和值可根据方程式2计算出，如下所述。
方程式2：
Wj+C＝S
其中：参数Wj代表第一字；
参数C代表既定值；以及
参数S代表既定值和第一字的总和值。
然后，在步骤S606中，比较总和值和第二字，判断何者较大？若总和值大于第二字，在步骤S408，将第一字和第二字储存在储存单元224中；若总和值小于或等于第二字，在步骤S410，不储存任何字。其后的步骤和流程图400相似，不再重复说明。
大致来说，数字信号处理器220先将N个连续字W0、W1、W2、...、W(N-1)依次序分为N/2个字组，N/2个字组分别包括第一字和第二字。当第一字和既定值的总和值符合既定条件时，数字信号处理器220再根据所有符合既定条件的第一字和第二字产生输出数据DATA和输出时钟CLK。此时的既定条件可以包括总和值大于第二字。
本发明根据平均值判断N个连续字W0、W1、W2、...、W(N-1)的逻辑电平，解决了传统通讯系统中数字信号失真的问题。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (22)

1.一种通讯系统，用于一频率偏移调制信号，包括：
一时间数字转换器，用以接收上述频率偏移调制信号的一同相信号，并根据上述同相信号产生一数字信号；
一数字低通滤波器，用以接收上述数字信号，并根据上述数字信号，产生包括N个连续字的一滤波信号，其中N为一偶数正整数；以及
一数字信号处理器，用以将上述N个连续字依次序分为N/2个字组，其中上述N/2个字组分别包括一第一字和一第二字，以及当上述第一字和上述第二字的一差异值符合一既定条件时，根据所有符合上述既定条件的上述第一字和上述第二字产生一输出数据和一输出时钟,
其中上述既定条件包括上述差异值大于一既定值。
2.根据权利要求1所述的通讯系统，其中上述时间数字转换器包括：
一延迟器，用以根据上述同相信号产生一延迟信号；
一D型触发器，用以根据上述延迟信号和上述同相信号，产生一暂存信号；以及
一编码器，用以根据上述暂存信号产生上述数字信号。
3.根据权利要求1所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述限制信号产生一延迟信号；
一量化器，用以根据上述同相信号和上述延迟信号产生一量化信号；以及
一编码器，用以根据上述量化信号产生上述数字信号。
4.根据权利要求1所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述同相信号产生一延迟信号；
一量化器，用以根据上述限制信号和上述延迟信号产生一量化信号；以及
一编码器，用以根据上述量化信号产生上述数字信号。
5.根据权利要求1所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述限制信号产生一延迟信号；
一D型触发器，用以根据上述同相信号和上述延迟信号产生一暂存信号；以及
一编码器，用以根据上述暂存信号产生上述数字信号。
6.根据权利要求1所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述同相信号产生一延迟信号；
一D型触发器，用以根据上述限制信号和上述延迟信号产生一暂存信号；以及
一编码器，用以根据上述暂存信号产生上述数字信号。
7.根据权利要求1所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述限制信号产生一延迟信号；以及
一量化器，用以根据上述同相信号和上述延迟信号产生上述数字信号。
8.根据权利要求1所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述同相信号产生一延迟信号；以及
一量化器，用以根据上述限制信号和上述延迟信号产生上述数字信号。
9.根据权利要求1所述的通讯系统，其中上述时间数字转换器包括：
一第一延迟器，用以根据一外部时钟产生一第一延迟信号；
一第二延迟器，用以根据上述第一延迟信号产生一第二延迟信号；
一第一量化器，用以根据上述同相信号和上述第一延迟信号产生一第一量化信号；
一第二量化器，用以根据上述第一量化信号和上述第二延迟信号产生一第二量化信号；以及
一编码器，用以根据上述第一量化信号和上述第二量化信号产生上述数字信号。
10.根据权利要求1所述的通讯系统，其中上述时间数字转换器包括：
一第一延迟器，用以根据上述同相信号产生一第一延迟信号；
一量化器，用以根据一外部时钟和上述第一延迟信号产生一量化信号；
一第二延迟器，用以根据上述量化信号产生一第二延迟信号；
一D型触发器，用以根据上述外部时钟和上述第二延迟信号产生一暂存信号；以及
一编码器，用以根据上述量化信号和上述暂存信号产生上述数字信号。
11.根据权利要求1所述的通讯系统，其中N等于8。
12.一种通讯系统，用于一频率偏移调制信号，包括：
一时间数字转换器，用以接收上述频率偏移调制信号的一同相信号，并根据上述同相信号，产生一数字信号；
一数字低通滤波器，用以接收上述数字信号，并根据上述数字信号，产生包括N个连续字的一滤波信号，其中N为一偶数正整数；以及
一数字信号处理器，用以将上述N个连续字依次序分为N/2个字组，其中上述N/2个字组分别包括一第一字和一第二字，以及当上述第一字和一既定值的一总和值符合一既定条件时，根据所有符合上述既定条件的上述第一字和上述第二字产生一输出数据和一输出时钟,
其中上述既定条件包括上述总和值大于上述第二字。
13.根据权利要求12所述的通讯系统，其中上述时间数字转换器包括：
一延迟器，用以根据上述同相信号产生一延迟信号；
一D型触发器，用以根据上述延迟信号和上述同相信号，产生一暂存信号；以及
一编码器，用以根据上述暂存信号产生上述数字信号。
14.根据权利要求12所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述限制信号产生一延迟信号；
一量化器，用以根据上述同相信号和上述延迟信号产生一量化信号；以及
一编码器，用以根据上述量化信号产生上述数字信号。
15.根据权利要求12所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述同相信号产生一延迟信号；
一量化器，用以根据上述限制信号和上述延迟信号产生一量化信号；以及
一编码器，用以根据上述量化信号产生上述数字信号。
16.根据权利要求12所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述限制信号产生一延迟信号；
一D型触发器，用以根据上述同相信号和上述延迟信号产生一暂存信号；以及
一编码器，用以根据上述暂存信号产生上述数字信号。
17.根据权利要求12所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述同相信号产生一延迟信号；
一D型触发器，用以根据上述限制信号和上述延迟信号产生一暂存信号；以及
一编码器，用以根据上述暂存信号产生上述数字信号。
18.根据权利要求12所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述限制信号产生一延迟信号；以及
一量化器，用以根据上述同相信号和上述延迟信号产生上述数字信号。
19.根据权利要求12所述的通讯系统，其中上述时间数字转换器包括：
一限制器，用以根据上述同相信号产生一限制信号；
一延迟器，用以根据上述同相信号产生一延迟信号；以及
一量化器，用以根据上述限制信号和上述延迟信号产生上述数字信号。
20.根据权利要求12所述的通讯系统，其中上述时间数字转换器包括：
一第一延迟器，用以根据一外部时钟产生一第一延迟信号；
一第二延迟器，用以根据上述第一延迟信号产生一第二延迟信号；
一第一量化器，用以根据上述同相信号和上述第一延迟信号产生一第一量化信号；
一第二量化器，用以根据上述第一量化信号和上述第二延迟信号产生一第二量化信号；以及
一编码器，用以根据上述第一量化信号和上述第二量化信号产生上述数字信号。
21.根据权利要求12所述的通讯系统，其中上述时间数字转换器包括：
一第一延迟器，用以根据上述同相信号产生一第一延迟信号；
一量化器，用以根据一外部时钟和上述第一延迟信号产生一量化信号；
一第二延迟器，用以根据上述量化信号产生一第二延迟信号；
一D型触发器，用以根据上述外部时钟和上述第二延迟信号产生一暂存信号；以及
一编码器，用以根据上述量化信号和上述暂存信号产生上述数字信号。
22.根据权利要求12所述的通讯系统，其中N等于8。
CN201110396762.4A 2011-06-22 2011-12-02 通讯系统 Active CN102843319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100121783 2011-06-22
TW100121783A TWI430627B (zh) 2011-06-22 2011-06-22 通訊系統

Publications (2)

Publication Number Publication Date
CN102843319A CN102843319A (zh) 2012-12-26
CN102843319B true CN102843319B (zh) 2015-07-01

Family

ID=47361334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110396762.4A Active CN102843319B (zh) 2011-06-22 2011-12-02 通讯系统

Country Status (3)

Country Link
US (1) US8405536B2 (zh)
CN (1) CN102843319B (zh)
TW (1) TWI430627B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802502B (zh) * 2021-03-09 2022-04-08 湖南工学院 车载智能优盘及基于网络服务的音频内容分发方法和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570182B2 (en) * 2006-09-15 2009-08-04 Texas Instruments Incorporated Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US7924193B2 (en) * 2009-07-09 2011-04-12 National Taiwan University All-digital spread spectrum clock generator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570182B2 (en) * 2006-09-15 2009-08-04 Texas Instruments Incorporated Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US7924193B2 (en) * 2009-07-09 2011-04-12 National Taiwan University All-digital spread spectrum clock generator

Also Published As

Publication number Publication date
TW201301821A (zh) 2013-01-01
CN102843319A (zh) 2012-12-26
US8405536B2 (en) 2013-03-26
TWI430627B (zh) 2014-03-11
US20120326908A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
US8908804B2 (en) Phase interpolator
CN101888243B (zh) 数字锁相环电路及其方法
CN102754348B (zh) 时钟合成系统、电路和方法
US9397692B1 (en) Voltage-controlled oscillator (VCO) as first stage in an analog-to-digital converter (ADC) in combination with a digital filter for second or higher-order noise shaping
US10230383B2 (en) Time-to-digital converter and digital phase locked loop
CN1835394B (zh) D类放大器
CN103427835B (zh) 频率调制器
US10084621B2 (en) Clock data recovery with non-uniform clock tracking
CN103179066B (zh) 多进制相移键控mpsk调制方法、装置和函数信号发生器
CN104022780A (zh) 模/数转换器及模/数转换方法
CN102843319B (zh) 通讯系统
CN102187579A (zh) 数字pll电路及通信装置
CN110166891A (zh) 音频处理电路、音频模组及电子设备
JP2017139762A (ja) 高調波歪み分離方法、非線形特性確定方法、装置及びシステム
US9363119B1 (en) FSK decoding using envelope comparison in the digital domain
CN100431268C (zh) 使用不均衡自动调节相位线路的锁相环
JP7549667B2 (ja) クロック送信方法、クロック受信方法、及びコンピュータ読み取り可能な記憶媒体
US11509314B2 (en) All-digital phase-locked loop
JP2012147080A (ja) デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザおよびそれを備えた無線通信装置
CN109358485B (zh) 数字时间转换器控制方法、装置、电子设备和存储介质
JP4335381B2 (ja) クロック生成装置、及びクロック生成方法
US7853419B2 (en) Signal processing circuit and method for processing an HF input signal
US7619549B2 (en) Methods and systems for reducing a sign-bit pulse at a voltage output of a sigma-delta digital-to-analog converter
US11588490B2 (en) Digital loop filter in all-digital phase-locked loop
CN113098500B (zh) 一种基于小数锁相环频率综合器的新型调制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant