CN105027019B - 用于usb系统内的音频取样率转换器的弹性计时 - Google Patents

Abstract

根据本发明实施例的处理器包括机载取样率转换器，用于将以第一取样率取样的源音频信号转换到以第二取样率取样的输出音频信号。所述取样率转换器利用主时钟信号来转换所述音频信号。所述取样率转换器从例如芯片上系统时钟或总线接口时钟的可用参考时钟信号选择所述主时钟信号，且按比例调整所述经选定时钟信号的频率以产生具有所述第二取样率的频率的所述主时钟信号。

Description

用于USB系统内的音频取样率转换器的弹性计时

相关申请案的交叉参考

本申请案主张2013年3月14日申请的第61/784,160号美国临时申请案的权益，所述临时申请案的全部内容并入本文中。

技术领域

本发明涉及取样率转换，且特定来说，涉及用于音频取样率转换器的弹性计时。

背景技术

通用串行总线(USB)经发展以向PC用户提供标准化接口，用于将许多不同类型的外围装置连接到其计算机。USB的发展起初由膝上型计算机的约束的驱动，膝上型计算机提供有限空间给外围连接端口，但期望介接一组持续扩大的个人电子装置。为广泛范围的外围装置提供专用端口对桌上型PC是不可行的，且对膝上型PC来说尤其不可能。因此，膝上型计算机极大地受益于可用于耦合许多不同类型的外围设备的标准化、小外形外围连接端口。USB免除了PC将不同端口提供给各种打印机、键盘、鼠标及其它外围设备的需要。由USB提供的共用且直接接口随着个人行动装置的剧增而变得愈加重要。

在将连接性提供给多种外围装置时，USB支持从相对较慢鼠标输入到数字化流式传输音频及视频的多种数据类型的传送。USB接口的能力由PC、外围设备及软件制造商共同开发的广泛采用的规格所界定。USB已变成用于PC外围设备的最佳硬件接口；这是因为其向用户提供标准化且直接的连接性，且其支持用于多种外围装置的连接性。因此，USB已发展成为不只是用于PC外围设备的硬件接口，而且现为用于范围从移动电话到汽车音响到闹钟的广泛多种个人电子装置的共用接口。

直到不久以前，USB参与者的角色严格限定为USB主机或USB装置两种，其中USB装置为外围装置或集线器。USB主机所受限于的角色要求主机支持若干功能，所述功能包含检测USB装置的连接状态、管理连接的USB装置的无误数据流及将电力提供给连接的USB装置。因此，USB装置限于响应来自USB主机的请求。重要的是，两个USB装置不能彼此直接通信。USB装置限于与USB主机通信。

近来，具备USB功能的装置之间的更大互操作性已由便携式(On-the-Go；OTG)标准加上USB规格所支持。OTG扩展了USB规格以允许传统USB装置经配置以充当有限用途USB主机。因此具备USB功能的装置可充当USB主机或USB装置，但不能同时充当所述两个角色。例如，常规USB规格允许膝上型PC在连接到USB外围装置(例如，移动电话)时充当USB主机。根据常规USB，移动电话仅可充当外围USB装置且不可还充当针对其它USB装置的USB主机。OTG标准加上USB规格允许外围USB装置还充当针对其它外围USB装置的USB主机。例如，移动电话相对于膝上型计算机为外围USB装置，但可与膝上型计算机USB主机断开连接，且移动电话可代替地经配置以充当针对数码相机USB外围装置的USB主机。由于根据OTG标准加上USB规格，USB主机及外围装置的传统角色较不严格限定，所以导致更广泛的多种USB耦合件。现代USB装置经设计用于与更多的其它USB装置的互操作性，这是因为用户对愈加多样的USB装置能够经由USB彼此连通变得习以为常。

通常利用OTG的两种类型装置为装备有USB耦合件、稳固音频存储及流式传输回放能力的数字音频播放器及移动电话。用户可经由所述两个装置之间的USB耦合件从移动电话装置流式传输音频数据以通过数字音频播放器回放。为了提供这些音频能力，这些装置包含一或多个音频编码解码器。

为传输及播放音频数据，装置必须在音频信号的模拟与数字版本之间转换。将模拟源信号转换到信号的数字表示涉及取样模拟源信号。编码解码器为将音频信号在模拟与数字格式之间转换的电子装置的硬件及/或软件组件。编码解码器通常为包含模/数及数/模转换能力的两者的双向组件。当将模拟源信号转换到数字信号时，编码解码器在周期基础上取样模拟信号且将每一取样编码成一组离散数字信息。编码解码器取样模拟源信号的频率称为取样率。使用更高取样率，发生模拟信号的更频繁的数字编码且单位时间产生更多数字信息。

编码解码器通常支持多个取样率。编码解码器在将模拟音频数据转换到数字音频数据时使用的取样率的选择通常企图平衡高保真音频的期望与产生易管理量的数字信息的需要。由于高保真音频保存更多的存在于原始模拟源信号中的音频信息，所以高保真音频通常比低保真音频更优选。然而，与低保真取样相比，高保真音频需要以更高频率取样且因此产生更多数字数据。由于数字音频数据需要存储及传输，所以存储数字信号的可用容量的量及可用于传输数字信号的带宽为影响选择取样率的因素。

具备USB功能的装置的常见用途为在装置之间流式传输音频数据。当以所述方式使用时，音频数据存储于其上的装置为USB主机。主机装置检索经存储的音频数据且经由USB耦合件将其流式传输到接受USB装置。由于音频数据存储在USB主机上，所以其以与主机的音频编码解码器兼容的取样率保存且满足主机用户的保真度及存储空间要求。存储在USB主机上的音频数据的取样率还至少部分受到音频数据的使用所支配。例如，CD音频数据以44.1kHz取样，大多专业音频及视频设备以48kHz取样，而DVD及蓝光两者则均以96kHz取样。

由于具备USB能力的装置在存储容量及数据传输能力及约束方面高度变化的事实，USB装置利用多种取样率以将模拟音频源信号转换到数字数据。由于支持OTG的具备USB能力的装置的剧增，用户愈加得到将更广泛多种的USB装置耦合在一起的机会。经耦合USB装置通常用以经由USB耦合件在装置之间流式传输音频数据。当经耦合USB装置以此方式互操作时，当正从USB源装置流式传输的数字音频信号以不同于需要用于通过USB接收装置回放的速率取样时出现问题。

因此出现根据接收装置的要求转换数字信号的取样率的需要。取样率转换为将数字音频信号从一个取样率转换到另一取样率同时尽可能小地改变信号的过程。

为了实施取样率转换器，需要可用经转换数字音频信号期望的频率(即，取样率)操作的时钟信号。还可能需要过度取样经转换数字音频信号，这是因为过度取样有助于将数字信号更容易转换回到模拟信号。有时，还存在降频取样源信号(即，产生具有低于源信号的取样频率的输出)的需要。因此，取样率转换器需要以根据个别转换的需要的可配置频率操作的时钟信号。

为了产生用于取样率转换器的时钟信号，已知现有技术系统利用存在于音频编码解码器的微控制器外部的转换电路。在此类系统中，取样率转换器根据在微控制器以外可用的时钟信号操作。利用外部取样率转换器的此类系统不受欢迎，这是因为与存在于音频编码解码器微控制器电路内的取样率转换器比较时增大的制造成本及复杂性。至少，外部取样率转换器必须能够与音频编码解码器微控制器通信数据。最普遍的是，这需要两个组件之间的专用、硬接线连接，这增大制造成本及复杂性。

还已知现有技术音频编码解码器使用通过专用晶体振荡器提供的时钟信号实施源编码转换器。专用晶体振荡器向源编码转换器提供极大程度的可配置性及精确性。然而，附加由取样率转换器专用的晶体振荡器再次增加显著制造成本及复杂性且还增大装置的功率消耗。

还已知现有技术音频编码解码器利用使用专用锁相回路(PLL)电路实施的取样率转换器以从现存信号恢复时钟信号。由取样率转换器使用的专用PLL再次增加显著制造成本及复杂性且还增大装置的功率消耗。

因此，期望可适应许多不同取样率、利用现存时钟信号而非专用时钟恢复或时钟产生组件的取样率转换器。

发明内容

常规取样率转换器需要专用计时机构作为转换子系统的一部分。因此，需要一种可利用现存时钟信号且可经配置以提供宽广范围的时钟频率的取样率转换器。根据本发明的实施例的系统及方法克服现有技术中的大部分这些及其它缺点。

根据实施例，微控制器包括芯片上取样率转换器，其中所述取样率转换器接收以第一取样率取样的源音频信号，且其中所述取样率转换器产生以第二取样率取样的输出音频信号，且其中所述取样率转换器利用主时钟信号来转换音频信号的取样率。所述微控制器进一步包括经配置以产生主时钟信号的主时钟电路，其中所述主时钟电路从芯片上系统时钟信号或总线接口时钟信号中选择且按比例调整经选定时钟信号的频率以产生具有第二取样率的频率的主时钟信号。

根据另一实施例，微控制器的第一电路经配置以提供总线接口时钟信号，其中所述总线接口时钟信号是从数字信号恢复。根据另一实施例，所述微控制器的所述第一电路经配置以使用锁相回路时钟恢复电路来恢复总线接口时钟信号。根据另一实施例，通过锁相回路电路恢复的总线接口时钟信号为USB基础结构时钟信号。根据另一实施例，所述微控制器进一步包括经配置以提供芯片上系统时钟信号的第二电路，其中所述芯片上系统时钟信号通过RC振荡器电路产生。根据另一实施例，所述微控制器进一步包括经配置以提供参考时钟信号的第三电路，其中所述参考时钟信号是从源音频信号恢复，其中所述主时钟电路进一步经配置以通过从芯片上系统时钟信号、总线接口时钟信号或参考时钟信号选择而产生主时钟信号。根据另一实施例，源音频信号是通过系统经由USB接口接收的流式传输音频。根据另一实施例，所述微控制器进一步包括总线接口，其中所述总线接口为将主时钟信号提供到系统的外部的组件的集成芯片间声音总线。

附图说明

通过参考随图，所属领域的技术人员更加理解本发明，且明白本发明的许多目标、特征及优点。不同图式中使用相同参考符号指示类似或相同项。

图1为根据实施例的示范性时钟系统的框图。

图2为更详细说明图1的时钟系统的图式。

图3为根据实施例的包含时钟系统的示范性处理器系统的框图。

图4为说明实施例的操作的图式。

图5为说明实施例的操作的图式。

图6为说明实施例的操作的图式。

具体实施方式

参考附图中说明及下文详细描述的示范性且因此非限制性实施例，将更充分理解本发明及其各种特征及有利细节。可省略已知编程技术、计算机软件、硬件、操作平台及协议的描述以免在细节上不必要地模糊本发明。然而，应了解，尽管指示优选实施例，详细描述及特定实例仅作为说明而非作为限制给出。所属领域的技术人员从本发明将变得明白基本发明概念的精神及/或范围中的各种取代、修改、添加及/或重新布置。

此外，不应以任何方式将本文中给定的任何实例或说明视为约束、限制或表达与其一起利用的任何一或多个术语的定义。替代地，应将这些实例或说明视为相对于一个特定实施例描述且仅为说明性。所属领域的技术人员将了解与这些实例及说明一起利用的任何一或多个术语涵盖其它实施例及可(或可不)随其或在说明书中的其它处给出的其实施方案及节录，且所有此类实施例希望被包含于所述一或多个术语的范围中。

如下文将更详细解释，实施例包含配置有与使用从现存时钟信号产生的可配置时钟信号操作的机载取样率转换器(SRC)的电路。如所描述，SRC具有根据特定转换的约束变化的时钟频率要求。然而，由SRC时钟信号要求的最常用频率的两者为12.288MHz及24.576MHz，这是因为所述两个频率为分别用以编码数字音频及DVD的过度取样频率。数字音频通常以48kHz取样且以256倍过度取样用于传输，其导致需要12.288MHz时钟信号以处理此经过度取样音频信号。DVD音频通常以96kHz取样且也以256倍过度取样，这导致需要24.576MHz时钟信号。

具有这些频率的时钟信号通常无法在USB装置中得到。例如，典型USB装置(例如具有USB接口的微控制器)可包含可由USB基础结构使用的96MHz时钟信号及可取自芯片上非晶体可调谐振荡器的8MHz频率。典型装置还包含充当主系统时钟的至少一个晶体振荡器。此振荡器的频率通常可经配置，但其操作频率是基于装置作为整体的需要而选择且因此不适合于根据SRC的需要配置。

实施例从已经可用的96MHz、8MHz或晶体振荡器参考时钟信号导出用于SRC的时钟，而不是利用专用时钟恢复电路(例如，PLL，或专用振荡器)。

现转向图1，展示示意性地说明根据实施例的用于SRC的弹性计时系统的图。弹性计时系统100接收参考振荡器信号(REFI)且输出时钟信号(REFO)，所述时钟信号已经配置到所要取样频率以由SRC在转换源音频信号119的取样率时使用。在一个实施例中，REFI信号为参考时钟信号。REFI信号可从任何数目个源导出。在一些实施例中，REFI信号将从提供主系统时钟用于驱动USB装置的原始晶体振荡器导出。在此案例中，REFI信号将其产生的输出时钟信号REFO所基于的精确参考信号提供给弹性计时信号。在其它实施例中，REFI时钟信号可从源音频信号恢复。在其它实施例中，REFI时钟信号可由任何用户提供的时钟源提供。

弹性计时系统100包含由主时钟(MCLK)产生模块104及SRC引擎106构成的SRC子系统102。如以下将更详细解释，MCLK产生模块104基于可用于SRC及音频编码解码器电路的时钟信号产生主时钟。SRC引擎106使用由弹性计时系统产生的输出时钟信号REFO实施实际取样率转换。

在某些实施例中，用作到MCLK产生模块104的输入的时钟信号中的一者为由通常存在于USB装置中的锁相回路(PLL)电路产生的96MHz信号。产生96MHz信号的PLL电路可从通过USB装置接收的外部数据流恢复时钟信号。例如，时钟信号由PLL从其恢复的此数据流可为由USB装置接收且正被转换到不同取样率的源音频信号119。在此案例中，由PLL恢复的所述时钟信号的频率将为正由SRC引擎106转换的源音频信号119的取样率。此PLL电路还可基于微控制器中可得到的参考时钟产生时钟信号。所述PLL电路可为可配置的，使得其可输出具有不同于从外部数据流恢复的时钟信号的频率的时钟信号。然而，应注意，此PLL电路并非专用于SRC或音频编码解码器且将不期望产生适于由SRC引擎直接使用的时钟信号。

在USB装置中构成的某些实施例中，此PLL电路为用于产生用于驱动包括USB系统的电路的系统时钟的USB硬件基础结构的共同部分。对于高速USB装置，此PLL电路用以产生96MHz USB系统时钟。对于低速USB装置，此PLL电路将产生48MHz USB系统时钟。然而，应注意，本文中论述的频率值仅为示范性。

在某些实施例中，用作到MCLK产生模块104的输入的另一时钟信号由内部快速电阻电容器(FRC)电路产生。不同于从外部数据流恢复时钟信号的PLL电路，FRC电路基于使用RC电路产生的振荡器信号产生时钟信号。所述FRC电路不利用晶体或陶瓷振荡器。可用于USB装置中的共同FRC电路提供用以驱动装置的序列逻辑的8MHz时钟信号，同时装置通电且开始接收外部数据流及/或时钟信号。FRC电路还可通过利用可用以调谐所产生的时钟信号的频率的可变电容器而提供可配置时钟信号。

在一些实施例中，此时钟信号的频率经由指定通过FRC输出的时钟信号的频率的一组调谐位而配置。在一些实施例中，可使用FRC产生的频率的范围可进一步使用放宽可使用FRC产生的频率的范围的额外调谐位而校准。

MCLK产生模块104从通过PLL 108恢复或使用FRC 110产生的时钟信号选择。MCLK源产生模块104的输出被提供到REFO模块112中的多路复用器114。多路复用器114在通过MCLK产生模块提供的时钟信号与REFI参考振荡器信号之间选择。

选定为多路复用器114的输出的时钟信号被提供到时钟分频器116。此时钟分频器116负责将由多路复用器114选择的时钟信号转换到SRC引擎要求的频率的时钟信号。换句话说，时钟分频器以所要转换取样率的频率产生时钟信号。时钟分频器也通常称为预定标器(prescaler)，这是因为时钟分频器在产生不同频率的输出时钟信号时改变输入时钟信号的频率比例。在某些实施例中，时钟分频器116可为能够基于提供为输入的可用96MHz、8MHz时钟或参考时钟信号提供(例如)24.576MHz及12.288MHz输出时钟频率的FM16X时钟分频器。

由时钟分频器116产生的输出时钟信号为REFO输出MCLK信号。MCLK信号被提供到SRC引擎且用以通过产生输出音频信号120转换源音频信号119的取样率。接着可将输出音频信号120提供到音频编码解码器121用于以更新的取样率处理。音频编码解码器121可在弹性计时系统100的外部完全或部分地实施。MCLK还可经由总线118接口(例如，IC间声音或集成芯片间声音总线)提供到其它组件。在一些实施例中，MCLK还被提供到其用以(例如)解码经调整取样率音频信号以回放的装置的音频编码解码器120组件。

图2更详细说明MCLK源产生模块104的另一实施例。在此实施例中，不利用REFI参考信号，使得MCLK源产生模块104从由PLL 108恢复的时钟信号或使用FRC 110产生的时钟信号选择。同样在此实施例中，时钟分频器216在MCLK源产生模块104的内部。因此，经选定时钟信号经在MCLK源产生模块104内分割以产生REFO输出时钟信号。

系统200包含图1的弹性计时系统100的部分，以及控制逻辑202及总线接口与控制寄存器模块204。直接与弹性计时系统介接的控制逻辑202将控制信号提供到多路复用器214及时钟分频器216。由控制逻辑202提供的控制信号指导多路复用器214在第一时钟信号与第二时钟信号之间选择。在一些实施例中，根据控制逻辑202的指令选择的第一时钟信号为根据此项技术中已知的方法由锁相回路电路从数字数据信号恢复的时钟信号。在一些实施例中，可根据控制逻辑202的指令选择的第二时钟信号为由存在于微控制器中的快速电阻电容器(FRC)振荡器产生的时钟信号。此FRC振荡器不是晶体振荡器而是可经配置以提供不同频率的时钟信号的序列逻辑电路。在一些实施例中，总线接口与控制寄存器模块204可由用于在UPB总线205上通信的通用外围总线(UPB)接口组成。

MCLK源产生模块104包含一或多个分频器206、208及频率多路复用器214。在一个实施例中，MCLK源产生模块104分频器包含用于从PLL 108接收输入且产生1536kHz时钟的/62.5分频器206，及用于从FRC 110接收输入且产生1454kHz时钟的/5.5分频器208。这些特定分频器允许基于可用96MHz及8MHz时钟产生24.576MHz及12.288MHz输出时钟频率。例如，如果选择96MHz时钟，那么/62.5分频器产生由FM16X分频器216乘上16的1536kHz的频率的信号，导致具有24.576MHz频率的信号。由于8MHz时钟信号是从FRC 110导出，其频率可配置高达7％。因此，对FRC 110的5.6％增加产生8.448MHz时钟信号。如果此8.448MHz时钟信号被选择，那么/5.5分频器产生具有1536kHz的频率的信号，所述信号由FM16X分频器216乘上16，导致具有24.576MHz频率的信号。以此方式，可使用PLL 108或FRC 110获得特定输出频率。然而，其它输出频率将更好地适合于一个时钟输入或其它。频率多路复用器214基于来自控制逻辑202的输入在这两个时钟输入之间选择。

图3说明为经由USB耦合件接收源音频信号且调整其取样率用于回放的目的实施SRC的示范性USB装置。系统300包含中央处理单元(CPU)302。CPU 302经由特殊功能寄存器(SFR)总线312连接到一或多个不具备DMA(直接存储器存取)能力的外围设备。CPU 312进一步耦合到多端口存取接口304以与通用串行总线(USB)306通信。多端口存取接口304又耦合到SRAM 308及DMA控制器(DMAC)310。DMAC 310经由DMA SFR总线314耦合到一或多个子系统(例如，取样率转换器(SRC)320)及一或多个串行外围接口316、318(例如，可用以连接到个别数字装置或系统内的其它集成电路的集成芯片间声音(I2S)接口)。

如上所述，实施例提供用于将音频从USB源流式传输到音频编码解码器的取样率转换。图4示意性地说明使用图3的示范性系统的此操作。如在402处所示，源音频数据经由多端口存取接口304从外部USB装置306流式传输到SRAM 308。如在404处所示，接着源音频数据经由DMAC 310被提供到SRC 320。如上文所述，如果需要，那么源数字音频数据由SRC320转换到具有新的取样率的数字音频信号。接着，将更新的音频信号提供到其可以更新的取样率处理的音频编码解码器。

系统300还可经由SRC将USB音频源耦合到I2S兼容装置318。更特别参看图5展示此过程。源音频信号数据经由USB耦合件306接收且经由多端口存取接口304存储到SRAM 308。源音频数据经由DMAC 310提供到SRC 320用于取样率转换。一旦SRC已转换源音频的取样率，那么重新取样的音频经由506提供到DMAC 310，且经由I2S接口318提供到外部子系统。

此外，一些实施例允许数据经由SRC从经由串行外围接口(SPI)316提供音频的装置流式传输到I2S兼容装置318。此参看图6更特别展示。在此案例中，音频源数据经由602从SPI子系统或装置提供到SRAM 308。源音频数据经由604提供到DMAC 310且接着到SRC 320用于取样率转换。一旦SRC已转换源音频的取样率，则重新取样的音频经由506提供到DMAC310且经由I2S接口318到外部子系统及装置。

上文实施例说明具有利用现存时钟源而非要求任何专用时钟产生电路(例如，PLL或专用晶体或陶瓷振荡器)的优点的音频取样率转换器的弹性计时的实施方案。由此弹性计时系统提供的另一优点为所述系统可用以将时钟信号提供到除SRC以外的音频编码解码器。此将用于SRC及编码解码器的时钟信号合并到相较于具有用于SRC及音频编码解码器的单独时钟信号产生减小制造成本及复杂性的单一信号中。

所主张弹性计时系统及取样率转换器的另一优点为由SRC及音频编码解码器利用的时钟信号中的抖动及偏移的减少。即使以音频编码解码器需要的速率取样源音频信号使得无取样率转换是必要的，抖动及偏移仍可存在且导致音频质量的明显降低。当流式传输音频时，音频信号必须在时间正好的间隔到达以使音频编码解码器能够在不丢失任何声音信息的情况下接收及解码信号。到达音频编码解码器太晚或太早的任何音频数据可能不能由编码解码器适当转换且可导致可闻卡嗒声代替所缺少的音频信息。

即使以音频编码解码器频率的相同频率取样经流式传输USB源音频，用以编码源音频信号的时钟与由音频编码解码器使用的时钟之间的任何差异仍可导致抖动；抖动在流式传输音频应用中尤其不合需要，这是因为归因于抖动的信息丢失可导致可由听众感知的丢失音频信号信息。信息丢失是由于用以流式传输源音频与音频编码解码器的时钟之间归因于欠载运行及超载运行的抖动所致。USB与编码解码器系统之间的时钟抖动及偏移可导致欠载运行及超载运行。然而，通过利用弹性计时方案，源音频信号的取样即使以其原始取样的相同速率取样仍产生可通过音频编码解码器在更少抖动的情况下处理的更加同步的时钟信号与经取样音频信号。

尽管前述说明描述特定实施例，但在参考此描述后，本文中揭示的实施例和额外实施例的细节上的许多改变将为所属领域的一般技术人员明白且可由所属领域的一般技术人员进行此许多改变。在此内容背景下，说明书及图式被视为说明性而非限制性意义，且所有此类修改希望包含于本发明的范围中。因此，本发明的范围应由所附权利要求书及其合法等效物确定。

Claims (20)

1.一种微控制器，其包括：

芯片上取样率转换器，其中所述取样率转换器接收以第一取样率取样的源音频信号，且其中所述取样率转换器产生以第二取样率取样的输出音频信号，且其中所述取样率转换器利用主时钟信号来转换所述音频信号的所述取样率，及

主时钟电路，其经配置以产生所述主时钟信号，其中所述主时钟电路从芯片上系统时钟信号或总线接口时钟信号中选择且按比例调整所述经选定时钟信号的频率以产生具有所述第二取样率的频率的所述主时钟信号。

2.根据权利要求1所述的微控制器，其中所述微控制器进一步包括：

第一电路，其经配置以提供所述总线接口时钟信号，其中所述总线接口时钟信号从数字信号恢复。

3.根据权利要求2所述的微控制器，其中所述第一电路经配置以使用锁相回路时钟恢复电路恢复所述总线接口时钟信号。

4.根据权利要求3所述的微控制器，其中通过所述锁相回路电路恢复的所述总线接口时钟信号为USB基础结构时钟信号。

5.根据权利要求1所述的微控制器，其中所述微控制器进一步包括：

第二电路，其经配置以提供所述芯片上系统时钟信号，其中所述芯片上系统时钟信号通过RC振荡器电路产生。

6.根据权利要求1所述的微控制器，其中所述微控制器进一步包括：

第三电路，其经配置以提供参考时钟信号，其中所述参考时钟信号从所述源音频信号恢复，其中所述主时钟电路进一步经配置以通过从所述芯片上系统时钟信号、所述总线接口时钟信号或所述参考时钟信号选择而产生所述主时钟信号。

7.根据权利要求1所述的微控制器，其中所述源音频信号为由系统经由USB接口接收的流式传输音频。

8.根据权利要求1所述的微控制器，其中所述微控制器进一步包括：

总线接口，其中所述总线接口为将所述主时钟信号提供到系统外部的组件的集成芯片间声音总线。

9.一种用于在处理器中使用的方法，其包括：

接收源音频信号，其中所述源音频信号以第一取样率取样；

接收第一时钟信号，其中所述第一时钟信号从数字信号恢复；

接收第二时钟信号，其中所述第二时钟信号通过RC振荡器电路产生；

选择所述第一时钟信号或所述第二时钟信号中的一者；

按比例调整所述经选定时钟信号以产生具有第二取样率的频率的主时钟信号；

将以第一取样率取样的所述源音频信号转换到以由所述主时钟信号指定的所述第二取样率取样的输出音频信号。

10.根据权利要求9所述的方法，其进一步包括：

使用所述主时钟信号解码所述输出音频信号而以所述第二取样率解码所述源音频信号。

11.根据权利要求9所述的方法，其中通过锁相回路时钟恢复电路将所述第一时钟信号提供给第一电路。

12.根据权利要求11所述的方法，其中通过所述锁相回路时钟恢复电路提供的所述第一时钟信号为USB基础结构时钟信号。

13.根据权利要求9所述的方法，其中所述源音频信号为由系统经由USB接口接收的流式传输音频。

14.根据权利要求9所述的方法，其进一步包括：

将主时钟信号经由总线接口提供到系统外部的组件，其中所述总线接口为集成芯片间声音总线。

15.根据权利要求9所述的方法，其中所述源音频信号为由系统经由串行外围接口接收的流式传输音频。

16.一种取样率转换系统，其包括：

取样率转换器，其中所述取样率转换器接收以第一取样率取样的源音频信号，且其中所述取样率转换器产生以第二取样率取样的输出音频信号，且其中所述取样率转换器利用主时钟信号来转换所述音频信号；

时钟恢复电路，其经配置以提供第一时钟信号，其中所述第一时钟信号从数字信号恢复；

RC振荡器电路，其经配置以提供第二时钟信号；及

电路，其经配置以通过选择所述第一时钟信号或所述第二时钟信号中的一者而产生所述主时钟信号，且经配置以按比例调整所述经选定时钟信号的频率以产生具有所述第二取样率的频率的所述主时钟信号。

17.根据权利要求16所述的系统，其中所述系统进一步包括：

音频编码解码器，其中所述音频编码解码器使用所述主时钟信号以所述第二取样率解码所述源音频信号。

18.根据权利要求16所述的系统，其中通过锁相回路时钟恢复电路将所述第一时钟信号提供给所述时钟恢复电路。

19.根据权利要求18所述的系统，其中通过所述锁相回路时钟恢复电路提供的所述第一时钟信号为USB基础结构时钟信号。

20.根据权利要求16所述的系统，其中所述源音频信号为通过微控制器经由USB接口接收的流式传输音频。