TWI622928B - 用於通用序列匯流排系統內之音訊取樣率轉換器之彈性計時 - Google Patents

Abstract

根據本發明諸實施例之一處理器包括一機載取樣率轉換器，用於將以一第一取樣率取樣之一源音訊信號轉換至以一第二取樣率取樣之一輸出音訊信號。該取樣率轉換器利用一主時脈信號以轉換該音訊信號。該取樣率轉換器自諸如一晶片上系統時脈或一匯流排介面時脈之可用參考時脈信號選擇該主時脈信號，且調整該經選定時脈信號之頻率以產生具有該第二取樣率之頻率之該主時脈信號。

Description

用於通用序列匯流排系統內之音訊取樣率轉換器之彈性計時 相關申請案之交叉引用

本申請案主張2013年3月14日申請之美國臨時申請案第61/784,160號之權益，該案之全部內容併入本文中。

本發明係關於取樣率轉換，且特定言之係關於用於一音訊取樣率轉換器之彈性計時。

通用序列匯流排(USB)係經發展以提供使用者一標準化介面，用於將許多不同類型之周邊裝置連接至其電腦。USB之發展起初受限於膝上型電腦之約束，膝上型電腦提供有限空間給周邊連接埠，但期望介連一組持續擴大之個人電子裝置。為各種周邊裝置分別提供專用埠對桌上型PC係不可行的，而對膝上型PC則尤其不可能。因此，膝上型電腦從可用於耦合許多不同類型之周邊設備之一標準化、小外形周邊連接埠獲益很多。USB免除了一PC將不同埠提供給各種印表機、鍵盤、滑鼠，及其他周邊設備之需要。由USB提供之共用且直接介面隨著個人行動裝置之劇增而變得愈加重要。

在將連接性提供給多種周邊裝置時，USB支援自相對較慢滑鼠輸入以至於數位化串流音訊及視訊等的多種資料類型之傳輸。USB介面之能力係由PC、周邊設備及軟體製造者共同發展之一廣泛採用的規格所界定。USB已變成用於PC周邊設備之最佳硬體介面；其係因為其 提供使用者標準化且直接的連接性，且其支援用於多種周邊裝置之連接性。因此，USB已發展成為不只是用於PC周邊設備之一硬體介面，而現係用於在自行動電話至汽車音響至鬧鐘之範圍中之很多種之個人電子裝置之一共用介面。

不久以前，USB參與者之角色嚴格限定為USB主機或USB裝置兩種，其中USB裝置係周邊裝置或集線器。一USB主機所受限的角色要求主機支援若干功能，包含偵測USB裝置之連接狀態、管理連接的USB裝置之無誤資料流，及將電力提供給連接的USB裝置。因此，一USB裝置限於回應來自一USB主機之請求。重要地，兩個USB裝置不能彼此直接連通。USB裝置限於與一USB主機連通。

近來，具備USB功能之裝置之間之更大互通性已由便攜式(On-the-Go；OTG)標準加上USB規格所支援。OTG擴展了USB規格以容許傳統USB裝置經組態以用作為有限用途USB主機。因此一具備USB功能之裝置可用作為一USB主機或一USB裝置，但不能同時用作為該兩個角色。例如，習知USB規格容許一膝上型PC在連接至一USB周邊裝置(諸如，行動電話)時用作為一USB主機。根據習知USB，行動電話僅可用作為一周邊USB裝置且不可亦用作為針對其他USB裝置之一USB主機。OTG標準加上USB規格容許一周邊USB裝置亦用作為針對其他周邊USB裝置之一USB主機。例如，行動電話相對於膝上型電腦係周邊USB裝置，但可自膝上型電腦USB主機分離且行動電話可代替地經組態以用作為針對一數位相機USB周邊裝置之一USB主機。由於USB主機及周邊裝置之傳統角色根據OTG標準加上USB規格較不嚴格限定，故導致更多種之USB耦合。現代USB裝置經設計用於與更多之其他USB裝置之互通性，其係因為使用者對愈加多樣之USB裝置能夠經由USB彼此連通變得習以為常。

通常利用OTG之兩種類型裝置係裝備有USB耦合、穩固音訊儲存 及串流重播能力之數位音訊播放器及行動電話。使用者可自一行動電話裝置串流音訊資料以藉由一數位音訊播放器經由該兩個裝置之間之一USB耦合重播。為提供此等音訊能力，此等裝置包含一或多個音訊編碼解碼器。

為傳送及播放音訊資料，裝置必須在音訊信號之類比與數位版本之間轉換。將一類比源信號轉換至信號之數位表示包含取樣類比源信號。編碼解碼器係將音訊信號在類比與數位格式之間轉換之一電子裝置之硬體及/或軟體組件。編碼解碼器通常係包含類比至數位及數位至類比轉換能力之兩者之雙向組件。當將一類比源信號轉換至一數位信號時，一編碼解碼器在一周期基礎上取樣類比信號且將各取樣編碼成一離散集之數位資訊。編碼解碼器取樣類比源信號之頻率稱為取樣率。使用一更高取樣率，發生類比信號之更大頻率數位編碼且單位時間產生更多數位資訊。

一編碼解碼器通常支援多個取樣率。一編碼解碼器在將類比音訊資料轉換至數位音訊資料時使用之一取樣率之選擇通常企圖平衡高傳真音訊之期望與產生易管理量之數位資訊之需要。由於高傳真音訊保存更多存在於原始類比源信號中之音訊資訊，故高傳真音訊通常比低傳真音訊更佳。然而，與一低傳真取樣相比，高傳真音訊需要以更高頻率取樣且因此產生更多數位資料。由於數位音訊資料需要儲存及傳送，故儲存數位信號之可用容量之量及可用於傳送數位信號之頻寬係影響選擇一取樣率之因素。

具備USB功能之裝置之一常見用途係串流裝置之間之音訊資料。當以該方式使用時，音訊資料儲存於其上之裝置係一USB主機。主機裝置擷取經儲存音訊資料且經由USB耦合將其串流至接受USB裝置。由於音訊資料儲存在USB主機上，故其以與主機之音訊編碼解碼器相容之一取樣率保存且滿足主機使用者之傳真度及儲存空間要求。儲存 在USB主機上之音訊資料之取樣率亦至少部分受到音訊資料之使用所支配。例如，CD音訊資料以44.1kHz取樣，大多專業音訊及視訊設備以48kHz取樣而DVD及藍光兩者則皆以96kHz取樣。

由於具備USB能力之裝置在儲存能力及資料傳送能力及約束方面高度變化之事實，USB裝置利用多種取樣率以將類比音訊源信號轉換至數位資料。由於支援OTG之具備USB能力之裝置之劇增，使用者愈加得到將更多種之USB裝置耦合在一起之機會。經耦合USB裝置通常用以經由USB耦合串流裝置之間之音訊資料。當經耦合USB裝置以此方式互動時，當自USB源裝置串流之數位音訊信號以不同於需要用於藉由USB接收裝置重播之一速率取樣時出現一問題。

因此出現根據接收裝置之要求轉換數位信號之取樣率之需要。取樣率轉換係將一數位音訊信號自一取樣率轉換至另一取樣率同時盡可能小地改變信號之程序。

為實施一取樣率轉換器，需要可用經轉換數位音訊信號期望之頻率(即，取樣率)操作之一時脈信號。亦可過度取樣經轉換數位音訊信號，其係因為過度取樣有助於將數位信號更容易轉換回至一類比信號。有時，亦存在降頻取樣源信號(即，產生具有低於源信號之一取樣頻率之一輸出)之需要。因此，一取樣率轉換器需要以根據個別轉換之需要之一可組態頻率操作之一時脈信號。

為產生用於一取樣率轉換器之時脈信號，已知先前技術系統利用存在於音訊編碼解碼器之微控制器外部之轉換電路。在此等系統中，取樣率轉換器根據微控制器以外可用之一時脈信號操作。利用外部取樣率轉換器之此等系統不受歡迎，其係因為與存在於音訊編碼解碼器微控制器電路內之一取樣率轉換器比較時增大的製造成本及複雜性。至少，一外部取樣率轉換器必須能夠將資料與音訊編碼解碼器微控制器連通。最普遍的係，此需要兩個組件之間之一專用、固線式連 接，其增大製造成本及複雜性。

亦已知先前技術音訊編碼解碼器使用藉由一專用晶體振盪器提供之一時脈信號實施源編碼轉換器。一專用晶體振盪器提供源編碼轉換器大程度組態能力及精確性。然而，附加由取樣率轉換器專用之一晶體振盪器再次增加大量製造成本及複雜性且亦增大裝置之功率消耗。

亦已知先前技術音訊編碼解碼器利用使用一專用鎖相迴路(PLL)電路實施之取樣率轉換器以自一現存信號恢復一時脈信號。由一取樣率轉換器使用之一專用PLL再次增加大量製造成本及複雜性且亦增大裝置之功率消耗。

因此，期望可適應許多不同取樣率且利用現存時脈信號而非專用時脈恢復或時脈產生組件之一取樣率轉換器。

習知取樣率轉換器需要專用時脈機構作為轉換子系統之一部分。因此，需要一種可利用現存時脈信號且可經組態以提供寬廣範圍之時脈頻率之取樣率轉換器。根據本發明之實施例之一系統及方法克服先前技術中之大部分此等及其他缺點。

根據一實施例，一微控制器包括一晶片上取樣率轉換器，其中該取樣率轉換器接收以一第一取樣率取樣之一源音訊信號，且其中該取樣率轉換器產生以一第二取樣率取樣之一輸出音訊信號，且其中該取樣率轉換器在轉換音訊信號之取樣率時利用一主時脈信號。該微控制器進一步包括經組態以產生主時脈信號之一主時脈電路，其中該主時脈電路自一晶片上系統時脈信號或一匯流排介面時脈信號中選擇且調整經選定時脈信號之頻率以產生具有第二取樣率之頻率之主時脈信號。

根據另一實施例，微控制器之一第一電路經組態以提供匯流排 介面時脈信號，其中該匯流排介面時脈信號係自一數位信號恢復。根據另一實施例，該微控制器之該第一電路經組態以使用一鎖相迴路時脈恢復電路以恢復匯流排介面時脈信號。根據另一實施例，藉由鎖相迴路電路恢復之匯流排介面時脈信號係一USB基礎結構時脈信號。根據另一實施例，該微控制器進一步包括經組態以提供晶片上系統時脈信號之一第二電路，其中該晶片上系統時脈信號係藉由一RC振盪器電路產生。根據另一實施例，該微控制器進一步包括經組態以提供一參考時脈信號之一第三電路，其中該參考時脈信號係自源音訊信號恢復，其中該主時脈電路進一步經組態以藉由自晶片上系統時脈信號、匯流排介面時脈信號或參考時脈信號選擇而產生主時脈信號。根據另一實施例，源音訊信號係藉由系統經由一USB介面接收之串流音訊。根據另一實施例，該微控制器進一步包括一匯流排介面，其中該匯流排介面係將主時脈信號提供至系統之外部之組件之一整合晶片間聲音匯流排。

100‧‧‧彈性計時系統

102‧‧‧取樣率轉換器(SRC)子系統

104‧‧‧主時脈(MCLK)源產生模組

106‧‧‧取樣率轉換器(SRC)引擎

108‧‧‧鎖相迴路(PLL)

110‧‧‧快速電阻電容器(FRC)

112‧‧‧輸出時脈信號(REFO)模組

114‧‧‧多工器

116‧‧‧時脈分割器

118‧‧‧匯流排

119‧‧‧源音訊信號

120‧‧‧輸出音訊信號

121‧‧‧音訊編碼解碼器

200‧‧‧系統

202‧‧‧控制邏輯

204‧‧‧匯流排介面與控制暫存器模組

205‧‧‧通用周邊匯流排(UPB)

206‧‧‧/62.5分割器

208‧‧‧/5.5分割器

214‧‧‧時脈多工器

216‧‧‧時脈分割器/FM16X分割器

300‧‧‧系統

302‧‧‧中央處理單元(CPU)

304‧‧‧多埠存取介面

306‧‧‧通用序列匯流排(USB)耦合

308‧‧‧SRAM

310‧‧‧直接記憶體存取(DMA)控制器(DMAC)

312‧‧‧特殊功能暫存(SFR)匯流排

314‧‧‧直接記憶體存取(DMA)特殊功能暫存(SFR)匯流排

316‧‧‧串列周邊介面(SPI)

318‧‧‧整合晶片間聲音(I2S)相容裝置

320‧‧‧取樣率轉換器(SRC)

藉由參考隨附圖式熟習本項技術者更加瞭解本發明，且明白本發明之許多目的、特徵，及優點。不同圖式中使用相同參考符號指示類似或相同項。

圖1係根據實施例之一例示性時脈系統之一方塊圖。

圖2係更詳細繪示圖1之時脈系統之一圖式。

圖3係包含根據實施例之一時脈系統之一例示性處理器系統之一方塊圖。

圖4係繪示實施例之操作之一圖式。

圖5係繪示實施例之操作之一圖式。

圖6係繪示實施例之操作之一圖式。

參考隨附圖式中繪示及下文詳細描述之例示性且因此非限制性實施例將更完全理解本發明及其各種特徵及有利細節。可省略已知程式化技術、電腦軟體、硬體、操作平台及協定之描述以免使細節不必要地模糊本發明。然而應瞭解，儘管指示較佳實施例，詳細描述及特定實例僅係做為圖解說明而非做為限制。熟習此項技術者自本發明將變得明白基本發明概念之精神及/或範疇中之各種替代、修改、添加及/或重新配置。

此外，不應以任何方式將本文中給定之任何實例或圖解說明視為約束、限制，或表示任何術語或其等利用之術語之定義。替代地，應將此等實例或圖解說明視為相對於一特定實施例描述且僅為闡釋性。該等熟習本項技術者將瞭解任何術語或與此等實例及圖解說明一起利用之術語涵蓋其他實施例及可(或可不)隨其或在說明書中之其他地方給定之其實施方案及節錄，且所有此等實施例意欲被包含於該術語或該等術語之範疇中。

如下文將更詳細解釋，實施例包含可與使用自現存時脈信號產生之一可組態時脈信號操作之一機載取樣率轉換器(SRC)一起組態之一電路。如所描述，SRC具有根據一特定轉換之約束變化之時脈頻率要求。然而，由一SRC時脈信號要求之最常用頻率之兩者係12.288MHz及24.576MHz，其係因為該兩個頻率係分別用以編碼數位音訊及DVD之過度取樣頻率。數位音訊通常以48kHz取樣且以其之256倍過度取樣用於傳送，其導致需要一12.288MHz時脈信號以處理此經過度取樣音訊信號。DVD音訊通常以96kHz取樣且亦以其之256倍過度取樣，其導致需要一24.576MHz時脈信號。

具有此等頻率之時脈信號通常無法於一USB裝置中找到。例如，一典型USB裝置(諸如具有一USB介面之一微控制器)可包含可由USB基礎結構使用之一96MHz時脈信號及可取自一晶片上非晶體可調諧 振盪器之一8MHz時脈。一典型裝置亦包含用作為主系統時鐘之至少一晶體振盪器。此振盪器之頻率通常可組態，但其操作頻率係基於裝置作為一整體之需要選擇且因此不適用於根據SRC之需要組態。

實施例自已經可用之96MHz、8MHz，或晶體振盪器參考時脈信號導出用於SRC之一時脈，而不是利用一專用時脈恢復電路(諸如，一PLL，或一專用振盪器)。

現轉向圖1，此一圖式示意性地繪示用於根據所示實施例之一SRC之一彈性計時系統。彈性計時系統100接收一參考振盪器信號(REFI)且輸出一時脈信號(REFO)，該時脈信號已經組態至所要取樣頻率以由SRC在轉換源音訊信號119之取樣率時使用。在一實施例中，REFI信號係參考時脈信號。REFI信號可自任何數目之源導出。在一些實施例中，REFI信號將係導出自提供主系統時脈用於驅動USB裝置之原始晶體振盪器。在此案例中，REFI信號將其產生的輸出時脈信號REFO基於其上之一精確參考信號提供給彈性計時信號。在其他實施例中，REFI時脈信號可自源音訊信號恢復。在其他實施例中，REFI時脈信號可由任何使用者提供之時脈源提供。

彈性計時系統100包含由一主時脈(MCLK)產生模組104及一SRC引擎106構成之一SRC子系統102。如以下將更詳細解釋，MCLK產生模組104基於可用於SRC及音訊編碼解碼器電路之時脈信號產生一主時脈。SRC引擎106使用由彈性計時系統產生之輸出時脈信號REFO實施實際取樣率轉換。

在某些實施例中，用為至MCLK產生模組104之一輸入之時脈信號之一者係由通常存在於USB裝置中之一鎖相迴路(PLL)電路產生之一96MHz信號。產生96MHz信號之PLL電路可自藉由USB裝置接收之一外部資料流恢復一時脈信號。例如，一時脈信號藉由PLL自其恢復之此資料流可係藉由USB裝置接收且轉換至一不同取樣率之源音訊 信號119。在此案例中，該時脈信號之頻率將由將係藉由SRC引擎106轉換之源音訊信號119之取樣率之PLL恢復。此PLL電路亦可基於微控制器中可找到之一參考時脈產生一時脈信號。該PLL電路可係可組態的，使得其可輸出具有不同於自外部資料流恢復之時脈信號之一頻率之一時脈信號。然而，應注意此PLL電路並非專用於SRC或音訊編碼解碼器且將不期望產生適於由SRC引擎直接使用之一時脈信號。

在USB裝置中構成之某些實施例中，此PLL電路係用於產生用於驅動包括USB系統之電路之一系統時脈之USB硬體基礎結構之一共同部分。對於高速USB裝置，此PLL電路用以產生一96MHz USB系統時脈。對於低速USB裝置，此PLL電路將產生一48MHz USB系統時脈。然而，應注意本文中論述之頻率值僅係例示性。

在某些實施例中，用來做為至MCLK產生模組104之一輸入之另一時脈信號係由一內部快速電阻電容(FRC)電路產生。不同於自一外部資料流恢復一時脈信號之一PLL電路，一FRC電路基於使用一RC電路產生之一振盪器信號產生一時脈信號。該FRC電路不利用一晶體或陶瓷振盪器。可用於USB裝置中之一共同FRC電路提供用以驅動裝置之序列邏輯之一8MHz時脈信號，同時裝置電力開啟且開始接受外部資料流及/或時脈信號。一FRC電路亦可藉由利用可用以調諧所產生之時脈信號之頻率之可變電容器而提供一可組態時脈信號。

在一些實施例中，此時脈信號之頻率係經由指定藉由FRC輸出之時脈信號之頻率之一組調諧位元而組態。在一些實施例中，可使用一FRC產生之頻率之範圍可進一步使用放寬可使用FRC產生之頻率之範疇之額外調諧位元而校正。

MCLK產生模組104自藉由PLL 108恢復或使用FRC 110產生之時脈信號選擇。MCLK源產生模組104之輸出被提供至REFO模組112中之一多工器114。多工器114在藉由MCLK產生模組提供之時脈信號與 REFI參考振盪器信號之間選擇。

選定為多工器114之輸出之時脈信號被提供至一時脈分割器116。此時脈分割器116負責將由多工器114選擇之時脈信號轉換至SRC引擎要求之頻率之一時脈信號。換言之，時脈分割器以所要轉換取樣率之頻率產生一時脈信號。一時脈分割器亦通常稱為一前置除頻器(prescaler)，其係因為時脈分割器在產生一不同頻率之一輸出時脈信號時改變輸入時脈信號之頻率比例。在某些實施例中，時脈分割器116可係能夠基於提供為輸入之可用96MHz、8MHz時脈或參考時脈信號提供(例如)24.576MHz及12.288MHz輸出時脈頻率之一FM16X時脈分割器。

由時脈分割器116產生之輸出時脈信號係REFO輸出MCLK信號。MCLK信號被提供至SRC引擎且用以藉由產生一輸出音訊信號120轉換源音訊信號119之取樣率。接著可將輸出音訊信號120提供至音訊編碼解碼器121用於以更新的取樣率處理。音訊編碼解碼器121可在彈性計時系統100之外部完全或部分實施。MCLK亦可經由一匯流排118介面(諸如，一IC間聲音或整合晶片間聲音匯流排)提供至其他組件。在一些實施例中，MCLK亦被提供至其用以(例如)解碼經調整取樣率音訊信號以重播之裝置之組件音訊編碼解碼器120。

圖2更詳細繪示MCLK源產生模組104之另一實施例。在此實施例中，不利用REFI參考信號，使得MCLK源產生模組104自藉由PLL 108恢復之時脈信號或使用FRC 110產生之時脈信號選擇。同時在此實施例中，一時脈分割器216係在MCLK源產生模組104之內部。因此，經選定時脈信號經在MCLK源產生模組104內分割以產生REFO輸出時脈信號。

系統200包含圖1之彈性計時系統100之部分，及控制邏輯202及一匯流排介面與控制暫存器模組204。直接與彈性計時系統介連之控 制邏輯202將控制信號提供至多工器214及時脈分割器216。由控制邏輯202提供之控制信號指示多工器214在第一時脈信號與第二時脈信號之間選擇。在一些實施例中，根據控制邏輯202之指令選擇之第一時脈信號係根據此項技術中已知之方法藉由一鎖相迴路電路自一數位資料信號恢復之一時脈信號。在一些實施例中，根據控制邏輯202之指令選擇之第二時脈信號係由存在於微控制器中之一快速電阻電容(FRC)振盪器產生之一時脈信號。此FRC振盪器不係一晶體振盪器而是可經組態以提供不同頻率之一時脈信號之一序列邏輯電路。在一些實施例中，匯流排介面與暫存模組204可由用於在一UPB匯流排205上連通之一通用周邊匯流排(UPB)介面組成。

MCLK源產生模組104包含一或多個分割器206、208及一時脈多工器214。在一實施例中，MCLK源產生模組104分割器包含用於自PLL 108接收輸入且產生一1536kHz時脈之一/62.5分割器206，及用於自FRC 110接收輸入且產生一1454kHz時脈之一/5.5分割器208。此等特定分割器容許基於可用96MHz及8MHz時脈產生24.576MHz及12.288MHz輸出時脈頻率。例如，若選擇96MHz時脈，則/62.5分割器產生藉由FM16X分割器216乘上16倍之1536kHz之一頻率之一信號，導致具有一24.576MHz頻率之一信號。由於8MHz時脈信號係自一FRC 110導出，該時脈之頻率可組態高達7%。因此，對FRC 110之一5.6%增加產生一8.448MHz時脈信號。若此8.448MHz時脈信號被選擇，則/5.5分割器產生具有1536kHz之一頻率之一信號，該信號被藉由FM16X分割器216乘上16倍，導致具有一24.576MHz頻率之一信號。以此方式，可使用PLL 108或FRC 110獲得特定輸出頻率。然而，其他輸出頻率將更佳適合於一時脈輸入或其他。時脈多工器214基於來自控制邏輯202之輸入在此等兩個時脈輸入之間選擇。

圖3繪示為經由一USB耦合接收一源音訊信號且調整其取樣率用 於重播之目的實施一SRC之一例示性USB裝置。系統300包含一中央處理單元(CPU)302。CPU 302經由一特殊功能暫存(SFR)匯流排312連接至一或多個不具備DMA(直接記憶體存取)能力之周邊設備。CPU 312進一步耦合至一多埠存取介面304以與一通用序列匯流排(USB)306連通。繼而多埠存取介面304耦合至SRAM 308及一DMA控制器(DMAC)310。DMAC 310經由一DMA SFR匯流排314耦合至一或多個子系統(諸如，取樣率轉換器(SRC)320)及一或多個串列周邊介面316、318(諸如，可用以連接至個別數位裝置或系統內之其他積體電路之一整合晶片間聲音(I2S)介面)。

如上所述，諸實施例提供用於將音訊自一USB源串流至一音訊編碼解碼器之取樣率轉換器。圖4示意性地繪示使用圖3之例示性系統此操作。如在402處所示，源音訊資料經由多埠存取介面304自一外部USB裝置306串流至SRAM 308。如在404處所示，接著源音訊資料經由DMAC 310被提供至SRC 320。如上文所述，若需要，則將源數位音訊資料藉由SRC 320轉換至具有一新的取樣率之一數位音訊信號。接著將更新的音訊信號提供至其中其可以更新的取樣率處理之音訊編碼解碼器。

系統300亦可經由SRC將USB音訊源耦合至一I2S相容裝置318。更特別參考圖5展示此過程。源音訊信號資料經由USB耦合306接收且經由多埠存取介面304儲存至SRAM 308。源音訊資料經由DMAC 310提供至SRC 320用於取樣率轉換。一旦SRC已轉換源音訊之取樣率，則重新取樣的音訊經由506提供至DMAC 310，且經由I2S介面318提供至外部子系統。

此外，一些實施例容許資料經由SRC自經由一串列周邊介面(SPI)316提供音訊之一裝置串流至一I2S相容裝置318。此參考圖6更特別展示。在此案例中，音訊源資料經由602自SPI子系統或裝置提供至 SRAM 308。源音訊資料經由604提供至DMAC 310且接著至SRC 320用於取樣率轉換。一旦SRC已轉換源音訊之取樣率，則重新取樣的音訊經由506提供至DMAC 310且經由I2S介面318至外部子系統及裝置。

上文實施例繪示具有利用現存時脈源而非要求任何專用時脈產生電路(諸如，一PLL或一專用晶體或陶瓷振盪器)之優點之一音訊取樣率轉換器之彈性計時之實施。由此彈性計時系統提供之另一優點係該系統可用以將一時脈信號提供至除SRC之外之音訊編碼解碼器。此將用於SRC及編碼解碼器之時脈信號合併至相較於具有用於SRC及音訊編碼解碼器之單獨時脈信號產生減小製造成本及複雜性之一單一信號中。

所主張彈性計時系統及取樣率轉換器之另一優點係由SRC及音訊編碼解碼器利用之時脈信號中之抖動及偏移之減少。即使以音訊編碼解碼器需要之速率取樣源音訊信號使得無取樣率轉換係必須的，抖動及位移仍可出現且導致音訊品質之一明顯減小。當串流音訊時，音訊信號必須在時間正好的間隔到達以使音訊編碼解碼器能夠在不丟失任何聲音資訊之情況下接收及解碼信號。到達音訊編碼解碼器太早或太晚之任何音訊資料可能不能由編碼解碼器適當轉換且可導致一可聞卡嗒聲代替所缺少之音訊資訊。

即使以音訊編碼解碼器時脈之相同頻率取樣一經串流USB源音訊，用以編碼源音訊信號之時脈與由音訊編碼解碼器使用之時脈之間之任何差異仍可導致抖動；抖動在串流音訊應用中尤其非所要，其係因為歸因於抖動之資訊丟失可導致可由一聽眾感知之丟失音訊信號資訊。資訊丟失係由於用以串流源音訊與音訊編碼解碼器之時脈之間歸因於欠載運行及超載運行之抖動所致。USB與編碼解碼器系統之間之時脈抖動及偏移可導致欠載運行及超載運行。然而，藉由利用彈性計時方案，源音訊信號之取樣即使以其原始取樣之相同速率取樣仍產生 可藉由音訊編碼解碼器在更少抖動之情況下處理之一更加同步的時脈信號及經取樣音訊信號。

儘管前述說明描述特定實施例，本文中揭示實施例之細節上之許多改變，且一般技術者參考此描述將明白且可進行額外實施例。在此內容背景下，說明書及圖式被視為一闡釋性而非一限制性意義，且所有此等修改意欲包含於本發明之範疇中。因此，本發明之範疇應由隨附申請專利範圍及其等合法等效物判定。

Claims (20)

1. 一種微控制器，其包括：一晶片上取樣率轉換器，其中該取樣率轉換器接收以一第一取樣率取樣之一源音訊信號，且其中該取樣率轉換器產生以一第二取樣率取樣之一輸出音訊信號，且其中該取樣率轉換器在轉換該音訊信號之該取樣率時利用一主時脈信號，及一主時脈電路，其經組態以產生該主時脈信號，其中該主時脈電路自一晶片上系統時脈信號或一匯流排介面時脈信號中選擇且調整該經選定時脈信號之頻率以產生具有該第二取樣率之頻率之該主時脈信號。
2. 如請求項1之微控制器，其中該微控制器進一步包括：一第一電路，其經組態以提供該匯流排介面時脈信號，其中該匯流排介面時脈信號係自一數位信號恢復。
3. 如請求項2之微控制器，其中該第一電路經組態以使用一鎖相迴路時脈恢復電路恢復該匯流排介面時脈信號。
4. 如請求項3之微控制器，其中藉由該鎖相迴路電路恢復之該匯流排介面時脈信號係一USB基礎結構時脈信號。
5. 如請求項1之微控制器，其中該微控制器進一步包括：一第二電路，其經組態以提供該晶片上系統時脈信號，其中該晶片上系統時脈信號係藉由一RC振盪器電路產生。
6. 如請求項1之微控制器，其中該微控制器進一步包括：一第三電路，其經組態以提供一參考時脈信號，其中該參考時脈信號係自該源音訊信號恢復，其中該一主時脈電路進一步經組態以藉由自該晶片上系統時脈信號、該匯流排介面時脈信號或該參考時脈信號中選擇而產生該主時脈信號。
7. 如請求項1之微控制器，其中該源音訊信號係藉由一系統經由一USB介面接收之串流音訊。
8. 如請求項1之微控制器，其中該微控制器進一步包括：一匯流排介面，其中該匯流排介面係將該主時脈信號提供至一系統外部之組件之一整合晶片間聲音匯流排。
9. 一種用於一處理器中之方法，其包括：接收一源音訊信號，其中該源音訊信號以一第一取樣率取樣；接收一第一時脈信號，其中該第一時脈信號係自一數位信號恢復；接收一第二時脈信號，其中該第二時脈信號係藉由一RC振盪器電路產生；選擇該第一時脈信號或該第二時脈信號中之一者；調整該經選定時脈信號以產生具有一第二取樣率之頻率之一主時脈信號；將以一第一取樣率取樣之該源音訊信號轉換至以由該主時脈信號指定之該第二取樣率取樣之一輸出音訊信號。
10. 如請求項9之方法，其進一步包括：使用該主時脈信號解碼該輸出音訊信號而以該第二取樣率解碼該源音訊信號。
11. 如請求項9之方法，其中藉由一鎖相迴路時脈恢復電路將該第一時脈信號提供給一第一電路。
12. 如請求項11之方法，其中藉由該鎖相迴路時脈恢復電路提供之該第一時脈信號係一USB基礎結構時脈信號。
13. 如請求項9之方法，其中該源音訊信號係藉由一系統經由一USB介面接收之串流音訊。
14. 如請求項9之方法，其進一步包括：將主時脈信號經由一匯流排介面提供至一系統外部之組件，其中該匯流排介面係一整合晶片間聲音匯流排。
15. 如請求項9之方法，其中該源音訊信號係藉由一系統經由一串列周邊介面接收之串流音訊。
16. 一種取樣率轉換系統，其包括：一取樣率轉換器，其中該取樣率轉換器接收以一第一取樣率取樣之一源音訊信號，且其中該取樣率轉換器產生以一第二取樣率取樣之一輸出音訊信號，且其中該取樣率轉換器在轉換該音訊信號時利用一主時脈信號；一時脈恢復電路，其經組態以提供一第一時脈信號，其中該第一時脈信號係自一數位信號恢復；一RC振盪器電路，其經組態以提供一第二時脈信號；及一電路，其經組態以藉由選擇該第一時脈信號或該第二時脈信號中之一者而產生該主時脈信號，且經組態以調整該經選定時脈信號之頻率以產生具有該第二取樣率之頻率之該主時脈信號。
17. 如請求項16之系統，其中該系統進一步包括：一音訊編碼解碼器，其中該音訊編碼解碼器使用該主時脈信號以該第二取樣率解碼該源音訊信號。
18. 如請求項16之系統，其中藉由一鎖相迴路時脈恢復電路將該第一時脈信號提供給該時脈恢復電路。
19. 如請求項18之系統，其中藉由該鎖相迴路時脈恢復電路提供之該第一時脈信號係一USB基礎結構時脈信號。
20. 如請求項16之系統，其中該源音訊信號係藉由微控制器經由一USB介面接收之串流音訊。