CN1953332A - 时钟发生器和使用该时钟发生器的通信终端 - Google Patents

时钟发生器和使用该时钟发生器的通信终端 Download PDF

Info

Publication number
CN1953332A
CN1953332A CN 200510109235 CN200510109235A CN1953332A CN 1953332 A CN1953332 A CN 1953332A CN 200510109235 CN200510109235 CN 200510109235 CN 200510109235 A CN200510109235 A CN 200510109235A CN 1953332 A CN1953332 A CN 1953332A
Authority
CN
China
Prior art keywords
clock
register
frequency divider
input
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510109235
Other languages
English (en)
Other versions
CN1953332B (zh
Inventor
杨春杰
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leadcore Technology Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN2005101092355A priority Critical patent/CN1953332B/zh
Publication of CN1953332A publication Critical patent/CN1953332A/zh
Application granted granted Critical
Publication of CN1953332B publication Critical patent/CN1953332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Telephone Function (AREA)

Abstract

一种时钟发生器，应用于音频或话音模块中，包括时钟选择器、寄存器和锁相环，时钟选择器至少包括两个输入端口，每一输入端口连接一时钟信号，时钟选择器的输出端连接锁相环的输入端，寄存器分别连接时钟选择器及锁相环，用于控制时钟选择器从输入的时钟信号选择其中之一作为参考时钟以及控制锁相环的内部参数。所述时钟选择器的第一输入端口连接实时时钟、第二输入端口连接系统时钟。不仅使得时钟发生器能支持更多不同的时钟输入，而且克服了离线时为了保证给时钟发生器提供参考时钟使得系统时钟不得不工作由此造成功耗损失的问题。

Description

时钟发生器和使用该时钟发生器的通信终端
技术领域
本发明涉及支持多种频率输出的时钟发生器，特别涉及一种应用在通信终端的音频或话音模块的时钟发生器。
背景技术
时钟发生器广泛应用于很多行业。比如，在手机等通信终端中不仅利用时钟发生器产生精确和高稳定的时钟信号，而且还支持多种时钟频率的输出。在公告号为CN 1171486C、专利权人为日本电气株式会社的发明专利中，公开了一种用于多系统的时钟发生器，它主要是利用自动频率控制电路(AFC)控制TCXO(温度补偿晶体振荡器)，进而控制PLL电路的输出。请参阅图1，其为公告号为CN 1171486C的时钟发生器的部分电路图。该时钟发生器包括AFC电路11、TCXO12、分频器A13、相位比较器14、电荷泵15、VCO(压控晶振)16、分频器B17和寄存器18。通过利用自动频率控制电路(AFC)11控制TCXO12的输出，并通过将TXCO12的输出频率乘以分频器A13和分频器B18的分频比较来确定VCO16的输出，即能够通过利用寄存器18来改变分频比较进行获得所需频率上的输出。
音频(Audio)模块和话音(Voice)模块是手机等通信终端中不可缺少的部分，它们一般集成在模拟基带ABB芯片、电源管理PMU芯片、基带处理DBB芯片或应用处理APP芯片中。为了满足众多音频接口的标准，音频(Audio)模块需要的采样频率包括8Khz、11.025Hhz、16Khz、22.5Khz、24Khz、32Khz、44.1Khz、48Khz等。而话音模块需要的采样频率通常为8Khz和16KHZ。目前，音频模块和话音模块利用时钟发生器来产生不同的采样频率。请参阅图2，其为一种应用在音频模块/话音模块中的时钟发生器的结构示意图。该时钟发生器包括PLL(锁相环)和寄存器25，图2公开的仅为锁相环的一种结构示意图。该PLL包括相位比较器21、电荷泵22、VCO23和分频器B24。通过寄存器25来改变PLL的内部参数，比如改变分频器B24的分频值，从而获得不同的采样频率输出。
但是，这种时钟发生器仅支持单一的时钟输出，比如系统时钟，由于系统时钟通常是固定的，若寄存器能够改变的PLL内部参数少且范围窄的话，则能够获得的采样频率很可能不能满足要求，这时就需要外加其它PLL芯片，由此增加了成本。当这种时钟发生器应用于便携式通信终端(如手机)，不仅增加了成本，而且给终端的体积控制带来复杂性。
由于时钟发生器需要系统时钟提供的时钟频率，即使通信终端在运行一些离线业务，如单机游戏、播放MP3等，为了保证音频(Audio)模块的正常工作状态，终端必须维持音频模块中的时钟发生器的系统时钟处理工作状态，由此造成大量的功率损失。
发明内容
本发明的目的在于提供一种时钟发生器和使用该时钟发生器的通信终端，以解决现有技术中存在只能接收单一时钟输入时钟发生器，由此输出的频率范围较窄以致某些频点的频率不能输出，从而需要增加新PLL进而造成成本高且增加体积的技术缺陷，以及离线时为了保证给时钟发生器提供系统时钟而造成功耗损失的技术问题。
为解决上述问题，本发明公开了一种时钟发生器，包括时钟选择器、寄存器和锁相环，时钟选择器至少包括两个输入端口，每一输入端口连接一时钟信号，时钟选择器的输出端连接锁相环的输入端，寄存器分别连接时钟选择器及锁相环，用于控制时钟选择器从输入的时钟信号选择其中之一作为参考时钟以及控制锁相环的内部参数。
本时钟发生器还包括第一分频器，第一分频器设置在一时钟信号和时钟选择器的一输入端之间，并且，第一分频器还连接寄存器，通过寄存器控制其分频系数。
本时钟发生器还包括第二分频器，所述第二分频器设置在锁相环的输出端，并且第二分频器还连接寄存器，通过所述寄存器控制其分频系数。
所述时钟发生器为应用于音频模块/话音模块的时钟发生器，并且，所述时钟选择器的第一输入端口连接实时时钟、第二输入端口连接系统时钟。
所述寄存器为微处理器中的存储单元或者所述寄存器连接一微处理器。
锁相环包括相位比较器、充电泵、压控晶振和第三分频器，所述寄存器连接第三分频器，通过寄存器控制其分频系数。
本发明还公开了一种通信终端，包括收/发模块、基带处理器、主处理器和外围接口电路，还包括音频模块和话音模块，音频模块/话音模块包括时钟发生器，所述时钟发生器包括时钟选择器、寄存器和锁相环，时钟选择器至少包括两个输入端口，第一输入端口连接一系统时钟，第二输入端口连接实时时钟，时钟选择器的输出端连接锁相环的输入端，锁相环的输出端用以输出音频模块/话音模块的采样频率，寄存器分别连接时钟选择器及锁相环，用于控制时钟选择器从输入的时钟信号选择其中之一作为参考时钟以及控制锁相环的内部参数。
时钟发生器还包括第一分频器，第一分频器设置在一时钟信号和时钟选择器的一输入端之间，并且，第一分频器还连接寄存器，通过寄存器控制其分频系数。时钟发生器还包括第二分频器，所述第二分频器设置在锁相环的输出端，并且第二分频器还连接寄存器，通过所述寄存器控制其分频系数。
主处理器连接所述寄存器，主处理器包括触发单元及参数控制单元，其中：触发单元：根据外围接口电路的输入信号选择参考时钟：当触发话音业务或在线音乐播放时，选择的参数时钟为系统时钟，当在线多媒体业务被触发时，选择的参数时钟为系统时钟或实时时钟，当离线业务被触发时，选择的参数时钟为实时时钟；参数控制单元：根据需要的采样频率确定各个分频器中的分频系数。
与现有技术相比，本发明具有以下优点：时钟发生器设置有至少两个连接时钟信号的输入端口，通过选择其中之一的时钟作为参数时钟，能够使得时钟发生器输出更多频点的时钟频率，以满足不同的需要。
本发明的时钟发生器可以应用于音频或话音模块中，可以将实时时钟作为时钟发生器的一输入时钟，不仅使得时钟发生器能支持更多不同的时钟输入，而且克服了离线时为了保证给时钟发生器提供参考时钟使得系统时钟不得不工作由此造成功耗损失的问题。
并且，可以将上述包括本发明时钟发生器的音频或话音模块应用于通信终端，使得通信终端在离线状态下提供多媒体服务时，能够使得基带处理器处于睡眠状态，降低通信终端的功耗损失。
附图说明
图1是公告号为CN 1171486C的时钟发生器的部分电路图；
图2为一种现有技术中应用在音频模块和话音模块中的时钟发生器的结构示意图；
图3为本发明的一种时钟发生器的结构示意图；
图4为本发明时钟发生器的一实例示意图；
图5为本发明应用于音频(Audio)模块/话音(Voice)模块的时钟发生器的结构示意图；
图6为一包括本发明的音频模块和话音模块的手机结构示意图。
具体实施方式
以下结合附图，具体说明本发明。
本发明的核心在于，本发明的时钟发生器设置有至少两个连接时钟信号的输入端口，通过选择其中之一的时钟作为参数时钟，能够使得时钟发生器输出更多频点的时钟频率，以满足不同的需要。特别是当实时时钟作为其中之一的时钟信号输入时钟发生器的输入端口，不仅使得时钟发生器能支持更多不同的时钟输入，而且克服了离线时为了保证给时钟发生器提供参考时钟使得系统时钟不得不工作由此造成功耗损失的问题。
请参阅图3，其为本发明的一种时钟发生器的结构示意图。它包括时钟选择器31、寄存器32和锁相环(PLL)33，时钟选择器31至少包括两个输入端口，每一输入端口连接一时钟信号，时钟选择器31的输出端连接锁相环33的输入端，寄存器32分别连接时钟选择器31及锁相环33，用于控制时钟选择器31从输入的时钟信号选择其中之一作为参考时钟以及控制锁相环33的内部参数。
寄存器32可以和输入单元连接，用于用户输入控制信号，控制时钟选择器选择哪一输入时钟作为参数时钟，以及控制锁相环的内部参数使其输出的时钟频率为要求的时钟频率值。寄存器32也可以连接一微处理器或者寄存器32也可以是微处理器中的一存储单元，通过微处理器来控制寄存器32的控制值，也可以通过微处理器连接外设，通过用户输入的信号控制寄存器中的控制值：控制时钟选择器选择哪一输入时钟作为参数时钟，以及控制锁相环的内部参数使其输出的时钟频率为要求的时钟频率值。
通过增加输入时钟个数，使得参考时钟的选择范围增大，由此得到更多的输出时钟来满足要求，由此避免增加其它PLL芯片来获得要求的时钟频率，进而减少成本。
实施例
请参阅图4，其为本发明时钟发生器的一实例示意图。该时钟发生器还包括若干第一分频器34和第二分频器35。其中，每一第一分频器34设置在一输入时钟信号和时钟选择器31的一输入端之间，第二分频器35设置在PLL的锁输出端，并且第一分频器34和第二分频器35也连接寄存器32，通过寄存器32修改其分频系数，以便能获得更多频点的时钟频率。在本实例中，PLL包括相位比较器21、充电泵22、压控晶振23和第三分频器24，寄存器33用于控制PLL内的参数，比如控制第三分频器的分频系数。由于上述公开的PLL结构实属现有技术，其工作原理等在此就不再赘述了。
应用例
以下就以将本发明的时钟发生器应用于音频(Audio)模块/话音(Voice)模块中为例，来说明时钟发生器的工作原理。请参阅图5，其为应用于音频(Audio)模块/话音(Voice)模块的时钟发生器的结构示意图。时钟发生器有两个输入端口，其一用于输入系统时钟，其二用于输入实时时钟。系统时钟包括32Khz的RTC时钟、12Mhz的APP的主时钟、GSM和3G终端系统中13Mhz和26Mhz的系统时钟、19.2Mhz的系统时钟。
实时时钟(REAL TIME CLOCK)是由实时时钟集成电路所提供，在一些需要微功耗及准确计时的场合，如手机，电视机，复费率电表，高精度时钟，可编程时间控制器，数码相机等等都设有实时时钟集成电路来提供实时时钟信号。实时时钟集成电路能够提供不间断时钟信号，将其作为时钟发生器中的一输入时钟信号产生采样频率，能够充分提高实时时钟的利用率，并能够减少或免去系统时钟作为参考时钟产生采样频率时的功率消耗。
音频(Audio)模块需要的采样频率包括8Khz、11.025Hhz、16Khz、22.5Khz、24Khz、32Khz、44.1Khz、48Khz等。而话音模块需要的采样频率通常为8Khz和16KHZ。
另外，通过改变第一分频器34(分频值：1/N)、第二分频器(分频值：1/S)35和第三分频器24(分频值：1/M)中N，M，S的值来获得不同的采样时钟，满足不同音频标准的要求。比如，从32Khz的输入的参考时钟获得44.1Khz的采样时钟。则根据32.768Khz*M/S＝44.1Khz，可得M/S＝44.1/32.768，则M可取值673，S可取值500。通过控制M和S获得需要的采样时钟。M，N，S支持的位数越大，PLL的设计难度越大。为此在实际使用中，M，N，S的位数可控制在二进制的12位(0-2047)以内，基本能满足音频(Audio)模块/话音(Voice)模块的采样时钟的要求。
这种音频(Audio)模块和话音(Voice)模块应用于通信终端、计算机设备时，就能够支持多种时钟的输入，特别是支持实时时钟的输入，并且，能够支持更广范围的采样频率输出。
一种使用上述音频(Audio)模块和话音(Voice)模块的通信终端，不仅无需增加新PLL而造成增加成本的问题，而且还能降低功耗。也就是说，一种通信终端，包括收/发模块、基带处理器、主处理器和外围接口电路，还包括音频模块和话音模块，音频模块/话音模块包括时钟发生器，所述时钟发生器包括时钟选择器、寄存器和锁相环，时钟选择器至少包括两个输入端口，第一输入端口连接一系统时钟，第二输入端口连接实时时钟，时钟选择器的输出端连接锁相环的输入端，锁相环的输出端用以输出音频模块/话音模块的采样频率，寄存器分别连接时钟选择器及锁相环，用于控制时钟选择器从输入的时钟信号选择其中之一作为参考时钟以及控制锁相环的内部参数。
另外，时钟发生器还包括第一分频器，第一分频器设置在一时钟信号和时钟选择器的一输入端之间，并且，第一分频器还连接寄存器，通过寄存器控制其分频系数。时钟发生器还包括第二分频器，所述第二分频器设置在锁相环的输出端，并且第二分频器还连接寄存器，通过所述寄存器控制其分频系数。
主处理器连接所述寄存器，主处理器包括触发单元及参数控制单元，其中：
触发单元：根据外围接口电路的输入信号选择参考时钟：当触发话音业务或在线音乐播放时，选择的参数时钟为系统时钟，当在线多媒体业务被触发时，选择的参数时钟为系统时钟或实时时钟，当离线业务被触发时，选择的参数时钟为实时时钟；
参数控制单元：根据需要的采样频率确定各个分频器中的分频系数。
当主处理器接收到触发话音业务或在线音乐播放时，确定参数时钟及对应的各个分频器中的分频系数。在后续的话音业务或在线音乐播放时，基带处理器可处理激活状态，而主处理器可以处于睡眠状态，大大节省功耗。
当主处理器接收到离线业务被触发时，确定参数时钟及对应的各个分频器中的分频系数，使得基带处理器处于睡眠状态，而主处理器处于工作状态，以此节省基带处理器的功耗。
请参阅图6，其为一包括本发明的音频模块和话音模块的手机结构示意图。它包括DBB处理器和APP处理器。在该手机中，音频模块和话音模块集成在一起，如集成在同一芯片中。音频链路包括三种路径：
(1)号路径：当仅仅支持话音或简单的在线音乐播放(例如MP3)，则只需走(1)号路径。CLK1(系统时钟)被激活，CLK2(实时时钟)处于睡眠状态，整个APP部分均处于睡眠状态己最大程度的节省功耗；
(2)号路径：当支持在线多媒体业务(如Videophone时)，需要走(2)号路径，这时DBB和APP都处于工作状态，功耗最大。CLK1和CLK2可任选一路；
(3)路径：当运行离线业务，如游戏、MP3、TV、FM等，可走(3)路径，这时DBB处于睡眠状态，CLK2被激活，仅仅APP部分处于工作状态。
比起仅支持单一的系统时钟的设计，在支持同样业务的情况下以上设计更能节省功耗；同时该设计更能适合不同的终端系统，简化了音频模块和话音模块设计。
以上公开的仅为本发明的几个具体实施例，但本发明并非局限于此，任何本领域的技术人员能思之的变化，都应落在本发明的保护范围内。

Claims (10)

1、一种时钟发生器，其特征在于，包括时钟选择器、寄存器和锁相环，时钟选择器至少包括两个输入端口，每一输入端口连接一时钟信号，时钟选择器的输出端连接锁相环的输入端，寄存器分别连接时钟选择器及锁相环，用于控制时钟选择器从输入的时钟信号选择其中之一作为参考时钟以及控制锁相环的内部参数。
2、如权利要求1所述的时钟发生器，其特征在于，还包括第一分频器，第一分频器设置在一时钟信号和时钟选择器的一输入端之间，并且，第一分频器还连接寄存器，通过寄存器控制其分频系数。
3、如权利要求1或2所述的时钟发生器，其特征在于，还包括第二分频器，所述第二分频器设置在锁相环的输出端，并且第二分频器还连接寄存器，通过所述寄存器控制其分频系数。
4、如权利要求1所述的时钟发生器，其特征在于，所述时钟发生器为应用于音频模块/话音模块的时钟发生器，并且，所述时钟选择器的第一输入端口连接实时时钟、第二输入端口连接系统时钟。
5、如权利要求1或2所述的时钟发生器，其特征在于，所述寄存器为微处理器中的存储单元或者所述寄存器连接一微处理器。
6、如权利要求1所述的时钟发生器，其特征在于，锁相环包括相位比较器、充电泵、压控晶振和第三分频器，所述寄存器连接第三分频器，通过寄存器控制其分频系数。
7、一种通信终端，包括收/发模块、基带处理器、主处理器和外围接口电路，其特征在于，还包括音频模块和话音模块，音频模块/话音模块包括时钟发生器，所述时钟发生器包括时钟选择器、寄存器和锁相环，时钟选择器至少包括两个输入端口，第一输入端口连接一系统时钟，第二输入端口连接实时时钟，时钟选择器的输出端连接锁相环的输入端，锁相环的输出端用以输出音频模块/话音模块的采样频率，寄存器分别连接时钟选择器及锁相环，用于控制时钟选择器从输入的时钟信号选择其中之一作为参考时钟以及控制锁相环的内部参数。
8、如权利要求7所述的通信终端，其特征在于，时钟发生器还包括第一分频器，第一分频器设置在一时钟信号和时钟选择器的一输入端之间，并且，第一分频器还连接寄存器，通过寄存器控制其分频系数。
9、如权利要求7或8所述的通信终端，其特征在于，时钟发生器还包括第二分频器，所述第二分频器设置在锁相环的输出端，并且第二分频器还连接寄存器，通过所述寄存器控制其分频系数。
10、如权利要求9所述的通信终端，其特征在于，主处理器连接所述寄存器，主处理器包括触发单元及参数控制单元，其中：
触发单元：根据外围接口电路的输入信号选择参考时钟：当触发话音业务或在线音乐播放时，选择的参数时钟为系统时钟，当在线多媒体业务被触发时，选择的参数时钟为系统时钟或实时时钟，当离线业务被触发时，选择的参数时钟为实时时钟；
参数控制单元：根据需要的采样频率确定各个分频器中的分频系数。
CN2005101092355A 2005-10-17 2005-10-17 时钟发生器和使用该时钟发生器的通信终端 Active CN1953332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2005101092355A CN1953332B (zh) 2005-10-17 2005-10-17 时钟发生器和使用该时钟发生器的通信终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2005101092355A CN1953332B (zh) 2005-10-17 2005-10-17 时钟发生器和使用该时钟发生器的通信终端

Publications (2)

Publication Number Publication Date
CN1953332A true CN1953332A (zh) 2007-04-25
CN1953332B CN1953332B (zh) 2011-01-12

Family

ID=38059491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101092355A Active CN1953332B (zh) 2005-10-17 2005-10-17 时钟发生器和使用该时钟发生器的通信终端

Country Status (1)

Country Link
CN (1) CN1953332B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847993A (zh) * 2010-04-29 2010-09-29 北京中星微电子有限公司 一种音频设备的时钟配置方法及系统
CN101902321A (zh) * 2010-08-13 2010-12-01 中兴通讯股份有限公司 时钟管理方法和系统
US8451971B2 (en) 2008-05-30 2013-05-28 Mediatek Inc. Communication systems, clock generation circuits thereof, and method for generating clock signal
US8526559B2 (en) 2008-05-30 2013-09-03 Mediatek Inc. Communication systems and clock generation circuits thereof with reference source switching
US8619938B2 (en) 2007-12-28 2013-12-31 Mediatek Inc. Clock generation devices and methods
CN105915217A (zh) * 2016-06-03 2016-08-31 无锡中感微电子股份有限公司 一种无线通信唤醒电路
CN110221650A (zh) * 2019-06-18 2019-09-10 中国人民解放军国防科技大学 一种适用于高性能网络处理器芯片的时钟发生器
CN111934671A (zh) * 2020-09-14 2020-11-13 四川科道芯国智能技术股份有限公司 多频点除频器和控制电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236697B1 (en) * 1998-05-28 2001-05-22 Integrated Device Technology, Inc. Clock recovery for multiple frequency input data
JP3397193B2 (ja) * 2000-01-06 2003-04-14 日本電気株式会社 クロック生成装置
CN2679923Y (zh) * 2003-12-25 2005-02-16 港湾网络有限公司 在同一系统上实现系统多时钟的装置
US7098707B2 (en) * 2004-03-09 2006-08-29 Altera Corporation Highly configurable PLL architecture for programmable logic

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619938B2 (en) 2007-12-28 2013-12-31 Mediatek Inc. Clock generation devices and methods
US8451971B2 (en) 2008-05-30 2013-05-28 Mediatek Inc. Communication systems, clock generation circuits thereof, and method for generating clock signal
US8526559B2 (en) 2008-05-30 2013-09-03 Mediatek Inc. Communication systems and clock generation circuits thereof with reference source switching
CN101847993A (zh) * 2010-04-29 2010-09-29 北京中星微电子有限公司 一种音频设备的时钟配置方法及系统
CN101847993B (zh) * 2010-04-29 2015-05-06 北京中星微电子有限公司 一种音频设备的时钟配置方法及系统
CN101902321A (zh) * 2010-08-13 2010-12-01 中兴通讯股份有限公司 时钟管理方法和系统
CN105915217A (zh) * 2016-06-03 2016-08-31 无锡中感微电子股份有限公司 一种无线通信唤醒电路
CN105915217B (zh) * 2016-06-03 2019-05-21 无锡中感微电子股份有限公司 一种无线通信唤醒电路
CN110221650A (zh) * 2019-06-18 2019-09-10 中国人民解放军国防科技大学 一种适用于高性能网络处理器芯片的时钟发生器
CN111934671A (zh) * 2020-09-14 2020-11-13 四川科道芯国智能技术股份有限公司 多频点除频器和控制电路
CN111934671B (zh) * 2020-09-14 2021-01-05 四川科道芯国智能技术股份有限公司 多频点除频器和控制电路

Also Published As

Publication number Publication date
CN1953332B (zh) 2011-01-12

Similar Documents

Publication Publication Date Title
CN1953332B (zh) 时钟发生器和使用该时钟发生器的通信终端
US6029061A (en) Power saving scheme for a digital wireless communications terminal
CN100527045C (zh) 为低功率设计的动态时钟系统与方法
JP5113279B2 (ja) 通信システム加入者ユニットにおける電力消費制御方法および制御回路
US8027707B2 (en) Method and apparatus for reducing standby power consumption of a handheld communication system
US6219564B1 (en) Time base alignment for digital mobile phones
CN113242079B (zh) 一种基于天通卫星宽带数据通信的终端
JPH05274055A (ja) 電気システムの電力消費量を調整する方法と実施するための装置
US20080258794A1 (en) Glitch-free clock switching circuit
US20090154615A1 (en) Integrated circuit for processing multi-channel radio signal
US7496774B2 (en) Method and system for generating clocks for standby mode operation in a mobile communication device
US7907965B2 (en) Apparatus and method for controlling the power consumption of a combined UMTS/GSM/EDGE radio station
CN113242081B (zh) 一种基于天通卫星通信的智能终端
CN203086442U (zh) 一种基于加法器的锁相式快跳源
CN100420289C (zh) 音频处理电路及相关方法
JP3830225B2 (ja) ＩｒＤＡ変復調ＩＣ
EP1063777A1 (en) Mobile communication terminal
JPH10313264A (ja) 移動体通信端末
WO2008023356A2 (en) Sdr based method of multi-mode radio timing scheduling
JP3154624B2 (ja) デジタルデータ受信装置
JP3006805B2 (ja) ダイレクトディジタルシンセサイザを用いた局部発振回路
JPH0758636A (ja) 周波数シンセサイザ
US6870428B2 (en) Mobile radio communications device having a PLL that phase locks with two crystal oscillators
JPS60170327A (ja) シンセサイザ
US20030123596A1 (en) Frequency synthesizer for dual mode receiver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: LIANXIN SCIENCE CO., LTD.

Free format text: FORMER OWNER: DATANG MOBILE COMMUNICATION APPARATUS CO., LTD.

Effective date: 20090508

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090508

Address after: Zip code, 4 building, 41 333 Qinjiang Road, Shanghai, China: 200233

Applicant after: Lian core technology Co., Ltd.

Co-applicant after: Datang Mobile Communication Equipment Co., Ltd.

Co-applicant after: Datang Mobile Communication Equipment Co., Ltd., Shanghai

Address before: Postal code 29, Haidian District, Beijing, Xueyuan Road: 100083

Applicant before: Datang Mobile Communications Equipment Co

Co-applicant before: Datang Mobile Communication Equipment Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: DATANG MOBILE COMMUNICATION EQUIPMENT CO., LTD. DATANG MOBILE COMMUNICATION EQUIPMENT CO., LTD., SHANGHAI

Effective date: 20120323

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200233 XUHUI, SHANGHAI TO: 201206 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20120323

Address after: 201206 Pudong New Area Mingyue Road, Shanghai, No. 1258

Patentee after: Leadcore Technology Co., Ltd.

Address before: 200233 Shanghai, Jiang Road, No. 41, building 4, building 333

Co-patentee before: Datang Mobile Communication Equipment Co., Ltd.

Patentee before: Leadcore Technology Co., Ltd.

Co-patentee before: Datang Mobile Communication Equipment Co., Ltd., Shanghai

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20070425

Assignee: Shanghai Li Ke Semiconductor Technology Co., Ltd.

Assignor: Leadcore Technology Co., Ltd.

Contract record no.: 2018990000159

Denomination of invention: Clock generator and communication terminal using the same

Granted publication date: 20110112

License type: Common License

Record date: 20180615

EE01 Entry into force of recordation of patent licensing contract