CN100420289C - 音频处理电路及相关方法 - Google Patents
音频处理电路及相关方法 Download PDFInfo
- Publication number
- CN100420289C CN100420289C CNB2006100958730A CN200610095873A CN100420289C CN 100420289 C CN100420289 C CN 100420289C CN B2006100958730 A CNB2006100958730 A CN B2006100958730A CN 200610095873 A CN200610095873 A CN 200610095873A CN 100420289 C CN100420289 C CN 100420289C
- Authority
- CN
- China
- Prior art keywords
- frequency
- frequency signal
- audio
- signal
- digital audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明为一种音频处理电路与相关方法，应用于多媒体装置中，该音频处理电路包含：频率信号合成器，其根据取样频率频率信号与第一参考频率信号而产生基础频率信号；时序产生器，电连接于该频率信号合成器，其接收该基础频率信号而产生至少一个第一倍频频率信号；数字内插电路模块，其接收该第一倍频频率信号以及第一数字音频数据进行内插处理而产生第二数字音频数据；取样速率转换器，电连接于该数字内插电路模块与该时序产生器，其接收该数字音频数据，并送出重新取样后的数字音频数据；以及数字模拟转换器，电连接于该取样速率转换器，其接收该重新取样后的数字音频数据并根据该第二参考频率信号来将音频其转换成一模拟声音信号后输出。
Description
技术领域
本发明为一种音频处理电路及相关方法，特别是与视频处理电路整合于同一集成电路芯片上的音频处理电路及相关方法。
背景技术
将原本属于不同集成电路芯片但却共同运作于同一电子装置中的不同功能的电路模块整合于同一集成电路芯片上，是目前许多集成电路设计公司所追求的目标，因为如此不但可使其集成电路芯片功能更强大，还可有效降低其客户的产品成本，进而提升其产品竞争力。举例来说，目前逐渐成为市场主流的液晶电视，其内部便设置有多种不同功能的电路模块，例如控制图像显示的视频芯片11以及控制声音播放的音频芯片12，两者原本是如图1所示的常用液晶电视1的部分电路功能模块示意图，完成于各自独立的集成电路芯片上，但为能达成节省成本与简化设计的目的，将上述视频芯片11以及音频芯片12整合在同一集成电路芯片上已是将来的趋势。
再请参见图2，其为与视频电路模块整合在同一集成电路芯片上的常用音频电路模块的部分电路功能模块示意图，其中数字声音数据先送入内插器21(Interpolator)处理，然后再通过数字模拟转换器(DAC)25的处理与转换后输出模拟声音信号。
在传统观念中，数字模拟转换器(DAC)25需要以伴随该数字声音数据相关产生的取样频率频率信号Fs为基础，产生高质量且高倍频的工作频率信号，例如图中所示的n倍频工作频率信号n*Fs，因此常用手段中必须在芯片中增设一个独立的锁相回路(PLL)26来根据该取样频率频率信号Fs而产生其倍频的工作频率信号，进而提供给数字模拟转换器(DAC)25使用。
另外，为了可以把原始频率只有Fs(通常为32kHz或48kHz)的数字声音数据的数据量配合上数字模拟转换器(DAC)25所需的n倍频工作频率信号n*Fs，系统中增设了如图中所示的内插器21来进行相关的数据内插运算。而内插器21所需的n倍频工作频率信号n*Fs，也是需要利用锁相回路(PLL)26来产生与提供。
但因锁相回路(PLL)26属于面积庞大的模拟电路，对于芯片尺寸与生产成本有相当不利的影响。因此，如何在不损害性能的前提下达到缩小芯片尺寸与降低生产成本，进而改善上述常用手段在这方面上的缺陷，成为发展本发明的最主要的目的。
发明内容
本发明为一种音频处理电路，应用于多媒体装置中，该音频处理电路包含：频率信号合成器，其根据取样频率频率信号与第一参考频率信号而产生基础频率信号；时序产生器，电连接于该频率信号合成器，其接收该基础频率信号而产生至少一个第一倍频频率信号；数字内插电路模块，其接收该第一倍频频率信号以及与该取样频率频率信号相关的第一数字音频数据进行内插处理而产生第二数字音频数据；取样速率转换器，电连接于该数字内插电路模块与该时序产生器，其根据该第一倍频频率信号来接收该数字音频数据，并根据第二参考频率信号而送出重新取样后的数字音频数据；以及数字模拟转换器，电连接于该取样速率转换器，其接收该重新取样后的数字音频数据并根据该第二参考频率信号来将该重新取样后的数字音频数据转换成一模拟声音信号后输出。
如本发明所述的音频处理电路，其中该时序产生器根据该基础频率信号还产生第二倍频频率信号，该第二倍频频率信号的频率低于该第一倍频频率信号。
如本发明所述的音频处理电路，其中该第一倍频频率信号与该第二倍频频率信号的频率则分别是该取样频率频率信号频率的256倍以及8倍。
如本发明所述的音频处理电路，其中该数字内插电路模块包含：内插滤波器，其对应该第二倍频频率信号而对该第一数字音频数据进行第一内插处理而产生初步取样点数量增加的数字音频数据；先进先出缓冲器，电连接于该内插滤波器，其对应该第二倍频频率信号而工作，用以以先进先出方式暂存该初步取样点数量增加的数字音频数据；以及线性内插器，电连接于该先进先出缓冲器，其对应该第一倍频频率信号而工作而对该先进先出缓冲器输出的该初步取样点数量增加的数字音频数据进行第二内插处理而产生取样点数量增加的该第二数字音频数据。
本发明所述的音频处理电路，其中该第二参考频率信号由与该视频处理电路所共享的一振荡器所产生，而该第二参考频率信号的频率大于该第一倍频频率信号的频率。
本发明所述的音频处理电路，其中该振荡器位于该集成电路芯片之外。
本发明所述的音频处理电路，其中该数字模拟转换器为三角积分数字模拟转换器。
本发明所述的音频处理电路，其所应用的该多媒体装置可为平面显示器。
本发明所述的音频处理电路，其与一视频处理电路整合于集成电路芯片上，而该集成电路芯片应用于该多媒体装置中。
本发明所述的音频处理电路，其中该第一参考频率信号及该第一参考频率信号与该视频处理电路所共享。
本发明所述的音频处理电路，其中该第一参考频率信号的频率大于200MHz，而该第二参考频率信号的频率为14.318MHz。
本发明的另一方面为一种音频处理方法，应用于将一第一数字音频数据转换为一模拟声音信号的多媒体装置中，该方法包含下列步骤：根据取样频率频率信号与第一参考频率信号产生基础频率信号；接收该基础频率信号而产生至少一个第一倍频频率信号；接收该第一倍频频率信号以及与该取样频率频率信号相关的第一数字音频数据进行内插处理而产生第二数字音频数据；根据该第一倍频频率信号来接收该第二数字音频数据，并根据第二参考频率信号而送出重新取样后的数字音频数据；以及接收该重新取样后的数字音频数据并根据该第二参考频率信号来将该重新取样后的数字音频数据转换成一模拟声音信号后输出。
如本发明所述的音频处理方法，其中根据该基础频率信号还产生第二倍频频率信号，该第二倍频频率信号的频率低于该第一倍频频率信号。
如本发明所述的音频处理方法，其中该第一倍频频率信号与该第二倍频频率信号的频率则分别是该取样频率频率信号频率的256倍以及8倍。
如本发明所述的音频处理方法，其中接收该第一倍频频率信号以及与该取样频率频率信号相关的该数字音频数据进行内插处理的方法包含下列步骤：对应该第二倍频频率信号而对该第一数字音频数据进行第一内插处理而产生初步取样点数量增加的数字音频数据；对应该第二倍频频率信号而以先进先出方式暂存该初步取样点数量增加的数字音频数据；以及对应该第一倍频频率信号而对该初步取样点数量增加的数字音频数据进行一第二内插处理而产生取样点数量增加的该第二数字音频数据。
如本发明所述的音频处理方法，其中该第二参考频率信号由与视频处理电路所共享的振荡器所产生，而该第二参考频率信号的频率大于该第一倍频频率信号的频率。
如本发明所述的音频处理方法，其可应用于多媒体装置，该多媒体装置可为平面显示器。
如本发明所述的音频处理方法，其中该第一参考频率信号的频率大于200MHz，而该第二参考频率信号的频率为14.318MHz。
本发明不需额外增设频率信号源，同时可省去原本以模拟电路完成的常用锁相回路(PLL)，因此可大量节省芯片面积；依照本发明的新颖结构，纯数字的频率信号合成器与时序产生器还可直接享受工艺改进所带来的完全优点；而且当芯片上需要多套电路来同时处理不同音源时本发明还可大量节省面积。
附图说明
通过下列附图及详细说明，可更深入的了解本发明：
图1为常用液晶电视的部分电路功能模块示意图。
图2为常用音频电路模块的部分电路功能模块示意图。
图3为本发明较佳具体实施例音频处理电路的功能模块示意图。
图4为本发明较佳具体实施例音频处理方法流程示意图。
其中，附图标记说明如下：
1 液晶电视
11 视频芯片
12 音频芯片
26 锁相回路
21 内插器
25 数字模拟转换器
3 显示器
30 集成电路芯片
31 音频处理电路
39 视频处理电路
310 频率信号合成器
311 时序产生器
312 数字内插电路模块
313 取样速率转换器
314 数字模拟转换器
3120 内插滤波器
3121 先进先出缓冲器
3122 线性内插器
390 第一频率信号源
40 振荡器
具体实施方式
请参见图3，其为本发明较佳具体实施例音频处理电路的功能模块示意图，音频处理电路31较佳地与视频处理电路39整合于集成电路芯片30上，而该集成电路芯片30应用于显示器3中，同时本发明的音频处理电路31主要包含有频率信号合成器310、时序产生器311、数字内插电路模块312、取样速率转换器313以及数字模拟转换器314。
频率信号合成器(Clock Synthesizer)310根据取样频率频率信号Fs与第一参考频率信号Fr1合成产生基础频率信号CK0，而其中该第一参考频率信号Fr1为与该视频处理电路39所共享的第一频率信号源390所产生，因此本发明的第一个优点是不需额外增设频率信号源并且省去原本以模拟电路完成的常用大面积锁相回路(PLL)，只需从显示器3的现有硬件组件中选择适当的频率信号源，由于在同一集成电路芯片30上的视频处理电路39中，通常具有此类符合需求的频率信号源，因此设计者可任意从中挑选，而该第一频率信号源390的选择原则是工作频率越高越好，通常视频处理电路39中已具有高达200MHz以上的锁相回路(PLL)频率信号源可供运用。至于电连接于该频率信号合成器310的时序产生器(timing generator)311则接收该基础频率信号CK0而产生第一倍频频率信号与第二倍频频率信号来供其它电路组件运用。
频率信号合成器(Clock Synthesizer)310与时序产生器(timinggenerator)311皆是已被广泛运用的纯数字电路，因此其内部构造不再赘述。应注意到的是，以纯数字电路所完成的频率信号合成器310与时序产生器311所占用的电路面积极小，约是以模拟电路完成的常用锁相回路(PLL)的面积的百分之一，因此可大幅节省芯片面积，而且方便跟随工艺改进而缩小。
因此，本发明用上述的频率信号合成器(Clock Synthesizer)310与时序产生器(timing generator)311来取代常用技术中的锁相回路26的一部分功能，即以时序产生器(timing generator)311所产生的第一倍频频率信号与第二倍频频率信号来供数字内插电路模块312中的内插滤波器3120、先进先出缓冲器3121以及线性内插器3122来使用，其中内插滤波器3120对应该第二倍频频率信号而对接收到的第一数字音频数据进行第一内插处理而产生初步取样点数量增加的数字音频数据，而先进先出缓冲器3121则对应该第二倍频频率信号工作，进而储存该初步取样点数量增加的数字音频数据，至于线性内插器3122则对应该第一倍频频率信号工作而对该先进先出缓冲器输出的该初步取样点数量增加的数字音频数据进行第二内插处理而产生取样点数量增加的该第二数字音频数据。而最后完成的取样点数量增加的该第二数字音频数据的数据量应当是为能配合上数字模拟转换器314的取样频率。较佳地，第一倍频频率信号与第二倍频频率信号的频率则分别是如图所示的该取样频率频率信号Fs的256倍频信号“256Fs”以及8倍频信号“8Fs”。
但是由于纯数字电路构成的频率信号合成器310与时序产生器311所产生倍频频率信号的抖动量(Jitter)较大，仅适合提供给用来处理数字数据的数字内插电路模块312而不会影响其正常运作。但如果提供给该取样速率转换器313的输出端模块以及数字模拟转换器314运用，则会因其信号中过大的抖动量(Jitter)而严重影响其正常运作与输出质量。因此，本实施例利用相对稳定的第二参考频率信号Fr2供该取样速率转换器313的输出端模块以及数字模拟转换器314运用。但为能确保信号质量且不大量增加电路面积，发明人进一步设想从显示器3的现有硬件组件中选择适当的频率信号源，由于在同一集成电路芯片30上的视频处理电路39，通常也需要此种特性的频率信号源，例如原本产生供视频处理电路39运用的振荡器(oscillator)40所产生的频率信号，应注意到，在此设计环境中，振荡器40原本已存在所以不需另外增设，而且振荡器40所产生的频率信号非常稳定、频率也够高，因此完全符合上述信号质量且不增加电路面积的要求，当然如果系统中也有其它符合要求的频率源也可以选用。而类似本例中以振荡器(oscillator)40完成的该第二频率信号源的选择原则是工作频率约在第一倍频频率信号的频率附近即可。而取样频率频率信号Fs通常为32kHz或48kHz，以本例来说，如果该取样频率频率信号Fs为48kHz，而第一倍频频率信号的频率“256Fs”约为12.288MHz；在此实施例中，利用原本产生供视频处理电路39运用的14.318MHz频率信号的振荡器(oscillator)40足以适用。至于数字模拟转换器314则接收该重新取样后的数字音频数据并根据该第二参考频率信号来将该重新取样后的数字音频数据转换成模拟声音信号后输出，而数字模拟转换器314的电路结构与操作与常用电路并无不同，较佳地用三角积分数字模拟转换器(Delta-Sigma DAC)来完成，于此便不再赘述。
而当取样频率频率信号Fs改为32kHz，导致第一倍频频率信号的频率“256Fs”变为8.192MHz时，运用上述14.318MHz频率信号的振荡器(oscillator)40也很理想。另外，如果系统想要支持两种以上不同频率的音源并可同时处理，例如同时处理32kHz的第一声音信号与48kHz的第二声音信号，需要设置两套频率信号合成器310与时序产生器311的组合，以便分别参考32kHz与48kHz的取样频率频率信号Fs来产生该等倍频频率信号。同上所述，由于Fs＝48kHz时，“256Fs”约为12.288MHz，而Fs＝32kHz时，“256Fs”约为8.192MHz，两者都低于现有振荡器(oscillator)40的14.318MHz频率信号，因此设置两套频率信号合成器310与时序产生器311便可满足需求。较之于常用手段中如果设置两套完全相同的常用锁相回路(PLL)所占用的电路面积，更突显出本发明的优点。对于多音频信号的输出输入处理，例如一边看影片、一边录制电视节目，本发明的结构十分有利。而且运用本发明手段所产生的模拟声音信号，对于位在20Hz至20KHz的声音频段，并不会产生任何可察觉的质量损失。
再者，虽然8.192MHz与14.318MHz间的差异并不太影响最后模拟声音信号的质量，但通过对频率信号合成器310与时序产生器311的参数调整，例如将256Fs调整成512Fs，将其输出的该等倍频频率信号的频率调整成16.384MHz，使其与该振荡器(oscillator)40的频率14.318MHz更加接近，可以使信号质量更佳。
图4显示根据本发明较佳具体实施例的音频处理方法流程示意图，主要步骤包含：首先，根据取样频率频率信号与第一参考频率信号而产生基础频率信号，而其中该第一参考频率信号较佳与该视频处理电路共享；然后接收该基础频率信号而产生至少一个第一倍频频率信号；接着接收该第一倍频频率信号以及与该取样频率频率信号相关的第一数字音频数据进行内插处理而产生取样点数量增加的第二数字音频数据；再根据该第一倍频频率信号来接收该取样点数量增加的第二数字音频数据，并根据精准的第二参考频率信号而送出重新取样后的数字音频数据，而该第二参考频率信号亦与该视频处理电路所共享；以及接收该重新取样后的数字音频数据并根据该第二参考频率信号来将该重新取样后的数字音频数据转换成模拟声音信号后输出。
综上所述，本发明不需额外增设频率信号源，同时可省去原本以模拟电路完成的常用锁相回路(PLL)，而所增设的频率信号合成器(ClockSynthesizer)310与时序产生器(timing generator)311所占用的电路面积极小，约只需要数百个逻辑闸，约是以模拟电路完成的常用锁相回路(PLL)的面积的百分之一，因此可大量节省芯片面积；依照本发明的新颖结构，纯数字的频率信号合成器310与时序产生器311还可直接享受工艺改进所带来的完全优点；而且当芯片上需要多套电路来同时处理不同音源时本发明更表现出其价值所在。本发明可应用于如液晶电视等显示器或液晶投影机等各式多媒体装置上，但凡其它未脱离本发明所公开的内容下所完成的等效改变或修饰，均应包含在下述的权利要求书界定的范围内。
Claims (18)
1. 一种音频处理电路，应用于多媒体装置中，该音频处理电路包含：
频率信号合成器，其根据取样频率频率信号与第一参考频率信号而产生基础频率信号；
时序产生器，电连接于该频率信号合成器，其接收该基础频率信号而产生至少一个第一倍频频率信号；
数字内插电路模块，其接收该第一倍频频率信号以及与该取样频率频率信号相关的第一数字音频数据进行内插处理而产生第二数字音频数据；
取样速率转换器，电连接于该数字内插电路模块与该时序产生器，其根据该第一倍频频率信号来接收该第二数字音频数据，并根据第二参考频率信号而送出重新取样后的数字音频数据；以及
数字模拟转换器，电连接于该取样速率转换器，其接收该重新取样后的数字音频数据并根据该第二参考频率信号来将该重新取样后的数字音频数据转换成模拟声音信号后输出。
2. 如权利要求1所述的音频处理电路，其特征在于，该时序产生器根据该基础频率信号还产生第二倍频频率信号，该第二倍频频率信号的频率低于该第一倍频频率信号。
3. 如权利要求2所述的音频处理电路，其特征在于，该第一倍频频率信号与该第二倍频频率信号的频率则分别是该取样频率频率信号频率的256倍以及8倍。
4. 如权利要求2所述的音频处理电路，其特征在于，该数字内插电路模块包含：
内插滤波器，其对应该第二倍频频率信号而对该第一数字音频数据进行第一内插处理而产生初步取样点数量增加的数字音频数据；
先进先出缓冲器，电连接于该内插滤波器，其对应该第二倍频频率信号工作，用先进先出方式暂存该初步取样点数量增加的数字音频数据；以及
线性内插器，电连接于该先进先出缓冲器，其对应该第一倍频频率信号工作而对该先进先出缓冲器输出的该初步取样点数量增加的数字音频数据进行第二内插处理而产生取样点数量增加的该第二数字音频数据。
5. 如权利要求1所述的音频处理电路，其特征在于，该第二参考频率信号由与该视频处理电路所共享的振荡器产生，而该第二参考频率信号的频率大于该第一倍频频率信号的频率。
6. 如权利要求5所述的音频处理电路，其特征在于，该振荡器位于该集成电路芯片之外。
7. 如权利要求1所述的音频处理电路，其特征在于，该数字模拟转换器为三角积分数字模拟转换器。
8. 如权利要求1所述的音频处理电路，其特征在于，该音频处理电路应用的该多媒体装置可为平面显示器。
9. 如权利要求1所述的音频处理电路，其特征在于，该音频处理电路与视频处理电路整合于集成电路芯片上，而该集成电路芯片应用于该多媒体装置中。
10. 如权利要求9所述的音频处理电路，其特征在于，该第一参考频率信号及该第二参考频率信号与该视频处理电路所共享。
11. 如权利要求1所述的音频处理电路，其特征在于，该第一参考频率信号的频率大于200MHz，而该第二参考频率信号的频率为14.318MHz。
12. 一种音频处理方法，用以将第一数字音频数据转换为模拟声音信号，该方法包含下列步骤：
根据取样频率频率信号与第一参考频率信号而产生基础频率信号；
接收该基础频率信号而产生至少一个第一倍频频率信号；
接收该第一倍频频率信号以及与该取样频率频率信号相关的该第一数字音频数据进行内插处理而产生第二数字音频数据；
根据该第一倍频频率信号来接收该第二数字音频数据，并根据第二参考频率信号而送出重新取样后的数字音频数据；以及
接收该重新取样后的数字音频数据并根据该第二参考频率信号来将该重新取样后的数字音频数据转换成该模拟声音信号后输出。
13. 如权利要求12所述的音频处理方法，其特征在于，根据该基础频率信号还产生第二倍频频率信号，该第二倍频频率信号的频率低于该第一倍频频率信号。
14. 如权利要求13所述的音频处理方法，其特征在于，该第一倍频频率信号与该第二倍频频率信号的频率则分别是该取样频率频率信号频率的256倍以及8倍。
15. 如权利要求13所述的音频处理方法，其特征在于，接收该第一倍频频率信号以及与该取样频率频率信号相关的该数字音频数据进行内插处理的方法包含下列步骤：
对应该第二倍频频率信号而对该第一数字音频数据进行第一内插处理而产生初步取样点数量增加的数字音频数据；
对应该第二倍频频率信号而以先进先出方式暂存该初步取样点数量增加的数字音频数据；以及
对应该第一倍频频率信号而对该初步取样点数量增加的数字音频数据进行第二内插处理而产生取样点数量增加的该第二数字音频数据。
16. 如权利要求12所述的音频处理方法，其特征在于，该第二参考频率信号由与视频处理电路所共享的振荡器所产生，而该第二参考频率信号的频率大于该第一倍频频率信号的频率。
17. 如权利要求12所述的音频处理方法，其特征在于，该音频处理方法可应用于多媒体装置，该多媒体装置可为平面显示器。
18. 如权利要求12所述的音频处理方法，其特征在于，该第一参考频率信号的频率大于200MHz，而该第二参考频率信号的频率为14.318MHz。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100958730A CN100420289C (zh) | 2006-06-30 | 2006-06-30 | 音频处理电路及相关方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100958730A CN100420289C (zh) | 2006-06-30 | 2006-06-30 | 音频处理电路及相关方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1878266A CN1878266A (zh) | 2006-12-13 |
| CN100420289C true CN100420289C (zh) | 2008-09-17 |
Family
ID=37510541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100958730A Active CN100420289C (zh) | 2006-06-30 | 2006-06-30 | 音频处理电路及相关方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100420289C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7729466B2 (en) * | 2007-08-23 | 2010-06-01 | Himax Technologies Limited | NICAM system and symbol rate conversion method thereof |
| CN101677246B (zh) * | 2008-09-19 | 2011-08-10 | 扬智科技股份有限公司 | 具有取样频率转换的数模转换系统及其取样频率转换方法 |
| CN101800062A (zh) * | 2010-04-02 | 2010-08-11 | 福州思迈特数码科技有限公司 | 实现音频升频的车载dvd导航影音装置 |
| CN104935827B (zh) * | 2014-03-21 | 2018-07-06 | 北京同步科技有限公司 | 视频帧同步时嵌入音频的处理系统及处理方法 |
| CN113257258B (zh) * | 2020-02-12 | 2024-10-11 | 瑞昱半导体股份有限公司 | 音频处理装置及音频处理方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159338A (en) * | 1990-11-30 | 1992-10-27 | Kabushiki Kaisha Toshiba | Sampling frequency conversion apparatus |
| CN2301013Y (zh) * | 1997-06-02 | 1998-12-16 | 周毅 | 数字声多取样频率转换器 |
| WO2003065719A1 (en) * | 2002-01-30 | 2003-08-07 | Gennum Corporation | Video serializer/deserializer with embedded audio support |
| CN1523362A (zh) * | 2003-02-07 | 2004-08-25 | 利用视频光栅化器的音频处理方法 |
-
2006
- 2006-06-30 CN CNB2006100958730A patent/CN100420289C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159338A (en) * | 1990-11-30 | 1992-10-27 | Kabushiki Kaisha Toshiba | Sampling frequency conversion apparatus |
| CN2301013Y (zh) * | 1997-06-02 | 1998-12-16 | 周毅 | 数字声多取样频率转换器 |
| WO2003065719A1 (en) * | 2002-01-30 | 2003-08-07 | Gennum Corporation | Video serializer/deserializer with embedded audio support |
| CN1523362A (zh) * | 2003-02-07 | 2004-08-25 | 利用视频光栅化器的音频处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1878266A (zh) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100420289C (zh) | 音频处理电路及相关方法 | |
| EP3273598B1 (en) | Asynchronous sample rate converter | |
| WO1998012878A1 (en) | Synchronization infrastructure for use in a computer system | |
| US10560780B2 (en) | Phase alignment in an audio bus | |
| US6728584B1 (en) | Synchronization and mixing of multiple streams at different sampling rates | |
| US7479912B1 (en) | Low-power high-performance audio DAC system including internal oscillator, FIFO memory, and ASRC | |
| CN102315927A (zh) | 一种时钟同步装置及方法 | |
| CN1953332B (zh) | 时钟发生器和使用该时钟发生器的通信终端 | |
| JP4213132B2 (ja) | タイミングリカバリ回路及び間引きクロック生成方法 | |
| CN1697324B (zh) | 传输信号去抖动的实现方法及其装置 | |
| US6067411A (en) | Adaptive frequency synthesizer with synchronization | |
| US7714750B2 (en) | Audio processing circuit and method | |
| CN102387369A (zh) | 接收信号的装置以及接收时钟信号的方法 | |
| US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
| CA2724373C (en) | Clock generation using a fractional phase detector | |
| JP2725692B2 (ja) | １４０ｍクロック・ｓｔｍ−１電気クロック生成方式 | |
| US7471753B2 (en) | Serializer clock synthesizer | |
| CN102543085B (zh) | 数字音频信号的多采样率解码系统及其方法 | |
| CN201956057U (zh) | 数字音频信号的多采样率解码系统 | |
| JP3037237B2 (ja) | 同期回路及びその同期方法及びｌｓｉ | |
| KR0141285B1 (ko) | 직접 디지탈 주파수합성기 | |
| JPH08125644A (ja) | クロックの同期化回路 | |
| CN100412747C (zh) | 一种数字音频i2s接口时钟提供方法 | |
| Calbaza et al. | A direct digitally delay generator | |
| JP2000307430A (ja) | シグマデルタ方式ｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200408 Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China Patentee after: MEDIATEK Inc. Address before: Hsinchu County, Taiwan, China Patentee before: MStar Semiconductor, Inc. |