JP3537419B2 - エミュレーション・システムにおけるクロック生成及び分配 - Google Patents
エミュレーション・システムにおけるクロック生成及び分配Info
- Publication number
- JP3537419B2 JP3537419B2 JP2001500405A JP2001500405A JP3537419B2 JP 3537419 B2 JP3537419 B2 JP 3537419B2 JP 2001500405 A JP2001500405 A JP 2001500405A JP 2001500405 A JP2001500405 A JP 2001500405A JP 3537419 B2 JP3537419 B2 JP 3537419B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- derived
- emulation
- look
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000009795 derivation Methods 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- GEKNCWBANDDJJL-UHFFFAOYSA-N esmolol hydrochloride Chemical compound [Cl-].COC(=O)CCC1=CC=C(OCC(O)C[NH2+]C(C)C)C=C1 GEKNCWBANDDJJL-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の分野】本発明は、エミュレーション・システム
に関する。更に詳細には、本発明は、エミュレーション
・システムにおける複数の同期クロック信号の生成及び
分配に関する。
に関する。更に詳細には、本発明は、エミュレーション
・システムにおける複数の同期クロック信号の生成及び
分配に関する。
【０００２】（発明の背景）
エミュレーション・システム用の従来のクロック生成及
び分配の技法は、基本クロック信号と、派生クロック信
号を生成するために基本クロック信号の周波数を乗除算
する回路と、派生クロック信号を分配する回路とを含
む。通常、派生クロック信号は、２の累乗による基本ク
ロック信号と相関している。例えば、基本クロック信号
は、異なった周波数を持つ３つの同期クロック信号を得
るために、周波数を２で割り、かつ周波数に２を掛け
る。これらの派生クロック信号を生成させるために、専
用回路が各々の派生クロック信号を生成するために備え
られている。追加又は異なるクロック信号は、追加又は
異なる回路を必要とする。
び分配の技法は、基本クロック信号と、派生クロック信
号を生成するために基本クロック信号の周波数を乗除算
する回路と、派生クロック信号を分配する回路とを含
む。通常、派生クロック信号は、２の累乗による基本ク
ロック信号と相関している。例えば、基本クロック信号
は、異なった周波数を持つ３つの同期クロック信号を得
るために、周波数を２で割り、かつ周波数に２を掛け
る。これらの派生クロック信号を生成させるために、専
用回路が各々の派生クロック信号を生成するために備え
られている。追加又は異なるクロック信号は、追加又は
異なる回路を必要とする。
【０００３】すなわち、従来のクロック生成及び分配の
技法は、提供された派生クロック信号の数、派生クロッ
ク信号と基本クロック信号の関連性に関して融通がきか
ない。特に、従来のクロック生成及び分配の概念は、多
くのクロックを用いるエミュレーション・システムには
役に立たない。
技法は、提供された派生クロック信号の数、派生クロッ
ク信号と基本クロック信号の関連性に関して融通がきか
ない。特に、従来のクロック生成及び分配の概念は、多
くのクロックを用いるエミュレーション・システムには
役に立たない。
【０００４】１つの基本クロック信号から派生した多数
のクロック信号を用いると、エミュレーション・システ
ムは、通常、エミュレーションを開始、停止、再開する
ために基本クロック信号を開始、停止、再開する。しか
し、派生クロック信号は、基本クロック信号と同位相で
はない可能性がある。派生クロック信号が基本クロック
信号と同位相でない状態でエミュレーションが停止する
場合、エミュレーションは、基本クロック信号の立上り
又は立下りのエッジで停止する。しかし、派生クロック
信号で作動しているクロック領域において、エミュレー
ションは次の派生クロックのエッジまで続く。エミュレ
ーションが再開したとき、基本クロック信号も停止した
ところから再開するが、派生クロック信号が基本クロッ
ク信号に関して同期していない可能性があるために、派
生クロック信号は、基本クロック信号及び時間に関して
同じ点で停止されるとは限らず、派生クロック信号は、
エミュレーションが停止した点で再開されないかもしれ
ない。従って、これらの従来技術のクロック生成及び分
配の仕組みは、エミュレーションのための十分に機能的
な開始、停止、そして機能の再開を提供しないであろ
う。
のクロック信号を用いると、エミュレーション・システ
ムは、通常、エミュレーションを開始、停止、再開する
ために基本クロック信号を開始、停止、再開する。しか
し、派生クロック信号は、基本クロック信号と同位相で
はない可能性がある。派生クロック信号が基本クロック
信号と同位相でない状態でエミュレーションが停止する
場合、エミュレーションは、基本クロック信号の立上り
又は立下りのエッジで停止する。しかし、派生クロック
信号で作動しているクロック領域において、エミュレー
ションは次の派生クロックのエッジまで続く。エミュレ
ーションが再開したとき、基本クロック信号も停止した
ところから再開するが、派生クロック信号が基本クロッ
ク信号に関して同期していない可能性があるために、派
生クロック信号は、基本クロック信号及び時間に関して
同じ点で停止されるとは限らず、派生クロック信号は、
エミュレーションが停止した点で再開されないかもしれ
ない。従って、これらの従来技術のクロック生成及び分
配の仕組みは、エミュレーションのための十分に機能的
な開始、停止、そして機能の再開を提供しないであろ
う。
【０００５】従って必要なものは、各々の派生クロック
周波数のための特定の回路なしで派生クロック信号を生
成することができるような、また、派生クロック信号が
その派生クロック信号が基本クロック信号と同位相であ
るか否かに関わらず停止したところから再開することが
できるようなクロック生成及び分配の方法と装置であ
る。
周波数のための特定の回路なしで派生クロック信号を生
成することができるような、また、派生クロック信号が
その派生クロック信号が基本クロック信号と同位相であ
るか否かに関わらず停止したところから再開することが
できるようなクロック生成及び分配の方法と装置であ
る。
【０００６】（発明の概要）
１つ又はそれ以上の派生クロック信号を生成するための
方法と装置が開示される。一つの実施態様では、幾つか
の派生クロック信号がルックアップ・テーブルから生成
される。カウンタ回路が、基本クロックサイクルをカウ
ントし、かつルックアップ・テーブルに対するインデッ
クスを提供する。エミュレーションは、基本クロック信
号を止めることによって停止でき、派生クロック信号を
それぞれの派生クロックサイクル内の停止点で停止させ
る。派生クロック信号は、止まる前に次の遷移に継続し
ない。エミュレーションは、基本クロック信号を再開す
ることによって再開され、これによって、派生クロック
信号は、それぞれの派生クロック信号サイクル内の停止
点から再開する。
方法と装置が開示される。一つの実施態様では、幾つか
の派生クロック信号がルックアップ・テーブルから生成
される。カウンタ回路が、基本クロックサイクルをカウ
ントし、かつルックアップ・テーブルに対するインデッ
クスを提供する。エミュレーションは、基本クロック信
号を止めることによって停止でき、派生クロック信号を
それぞれの派生クロックサイクル内の停止点で停止させ
る。派生クロック信号は、止まる前に次の遷移に継続し
ない。エミュレーションは、基本クロック信号を再開す
ることによって再開され、これによって、派生クロック
信号は、それぞれの派生クロック信号サイクル内の停止
点から再開する。
【０００７】派生クロック信号は、エミュレーションを
続けるために、それがエッジであろうとなかろうと、そ
の停止点で再開でき、従って、より正確なエミュレーシ
ョンを行える。ルックアップ・テーブルは、従来技術と
比べて派生クロック信号間の同期の容易さを増す、なぜ
なら、複数の派生クロック信号が、類似の回路によって
並行して生成され、それが各々の派生クロック信号に大
体同じ遅れをもたらし、また基本クロック信号内で起こ
る過度現象すなわち不規則性が派生クロック信号へ送ら
れるからである。すなわち、分配ネットワークがクロッ
クスキューを減らす、又は、なくすように設計されるな
らば派生クロック信号は望まれる位相関係を保つ。
続けるために、それがエッジであろうとなかろうと、そ
の停止点で再開でき、従って、より正確なエミュレーシ
ョンを行える。ルックアップ・テーブルは、従来技術と
比べて派生クロック信号間の同期の容易さを増す、なぜ
なら、複数の派生クロック信号が、類似の回路によって
並行して生成され、それが各々の派生クロック信号に大
体同じ遅れをもたらし、また基本クロック信号内で起こ
る過度現象すなわち不規則性が派生クロック信号へ送ら
れるからである。すなわち、分配ネットワークがクロッ
クスキューを減らす、又は、なくすように設計されるな
らば派生クロック信号は望まれる位相関係を保つ。
【０００８】（詳細な説明）
エミュレーション・システム内のクロック生成及び分配
のための方法と装置が詳述される。以下の説明において
本発明の十分な理解を与えるために、説明の都合上非常
に多くの具体的内容が示される。しかし、本発明がそれ
らの具体的内容なしで実施できるということは当業者に
とって明らかであろう。その他には、本発明を不鮮明に
しないために、公知の構成と装置はブロック図の形で示
される。
のための方法と装置が詳述される。以下の説明において
本発明の十分な理解を与えるために、説明の都合上非常
に多くの具体的内容が示される。しかし、本発明がそれ
らの具体的内容なしで実施できるということは当業者に
とって明らかであろう。その他には、本発明を不鮮明に
しないために、公知の構成と装置はブロック図の形で示
される。
【０００９】簡潔に言えば、本発明は、ルックアップ・
テーブルを持つ回路によって一つ又はそれ以上の派生ク
ロック信号を生成する方法及び装置を提供する。カウン
タ回路が基本クロックサイクルをカウントし、ルックア
ップ・テーブルに対するインデックスとなる。一つの実
施形態では、基本クロック信号の周波数よりも小さい周
波数を持つ中間クロック信号を提供するために、カウン
タ回路と基本クロック信号との間で周波数分周回路を使
用することができる。
テーブルを持つ回路によって一つ又はそれ以上の派生ク
ロック信号を生成する方法及び装置を提供する。カウン
タ回路が基本クロックサイクルをカウントし、ルックア
ップ・テーブルに対するインデックスとなる。一つの実
施形態では、基本クロック信号の周波数よりも小さい周
波数を持つ中間クロック信号を提供するために、カウン
タ回路と基本クロック信号との間で周波数分周回路を使
用することができる。
【００１０】ルックアップ・テーブルを持つ回路で派生
クロック信号を生成することにより、派生クロック周波
数及びデューティ・サイクルがルックアップ・テーブル
内のエントリを変えることによって修正され、それによ
り、従来技術におけるような派生クロック信号を提供す
るハードウェアを変えるのではなく、より大きな柔軟性
が与えられる。更に、エミュレーションを続けるため
に、派生クロック信号は、それがエッジであるか否かに
関係なく、その止まったところから再開される。故に、
より正確なエミュレーションが提供される。また、ルッ
クアップ・テーブルは、従来技術と比べて派生クロック
信号間の同期の容易さを増す。なぜなら多数の派生クロ
ック信号が類似の回路によって並行して生成され、それ
が各々の派生クロック信号にほぼ同じ遅れをもたらし、
また基本クロック信号内で起こる過渡現象つまり不規則
性が派生クロック信号へ渡されるからである。
クロック信号を生成することにより、派生クロック周波
数及びデューティ・サイクルがルックアップ・テーブル
内のエントリを変えることによって修正され、それによ
り、従来技術におけるような派生クロック信号を提供す
るハードウェアを変えるのではなく、より大きな柔軟性
が与えられる。更に、エミュレーションを続けるため
に、派生クロック信号は、それがエッジであるか否かに
関係なく、その止まったところから再開される。故に、
より正確なエミュレーションが提供される。また、ルッ
クアップ・テーブルは、従来技術と比べて派生クロック
信号間の同期の容易さを増す。なぜなら多数の派生クロ
ック信号が類似の回路によって並行して生成され、それ
が各々の派生クロック信号にほぼ同じ遅れをもたらし、
また基本クロック信号内で起こる過渡現象つまり不規則
性が派生クロック信号へ渡されるからである。
【００１１】一つの実施形態においては、基本クロック
信号か外部クロック信号かを選択するために選択回路が
提供される。外部クロック信号は、例えばもう一つの回
路からの派生クロック信号か、代わりの基本クロック信
号か、又は他のどのようなタイミング信号でもよい。選
択回路は、外部クロック信号を乗算するために、周波数
乗算器も含むことができる。
信号か外部クロック信号かを選択するために選択回路が
提供される。外部クロック信号は、例えばもう一つの回
路からの派生クロック信号か、代わりの基本クロック信
号か、又は他のどのようなタイミング信号でもよい。選
択回路は、外部クロック信号を乗算するために、周波数
乗算器も含むことができる。
【００１２】（クロック生成回路の概略）
図１は、本発明によるクロック生成回路の一実施形態を
示す。派生クロック生成回路１５０は、派生クロック信
号を生成するために、基本クロック生成回路１００から
基本クロック信号を受入れる。基本クロック生成回路１
００は、例えばクリスタルのような高周波振動子、ある
いは望まれる周波数を持つクロック信号を生成するどの
ようなタイプの回路であってもよい。
示す。派生クロック生成回路１５０は、派生クロック信
号を生成するために、基本クロック生成回路１００から
基本クロック信号を受入れる。基本クロック生成回路１
００は、例えばクリスタルのような高周波振動子、ある
いは望まれる周波数を持つクロック信号を生成するどの
ようなタイプの回路であってもよい。
【００１３】派生クロック生成回路１５０は、一般に、
周波数分周回路１５２と、カウンタ回路１５４と、そし
てルックアップ・テーブル１５６を備える。周波数分周
回路１５２は、基本クロック生成回路１００、あるいは
他のソースからクロック信号を受け取り、より低い周波
数の信号を出力として生成する。周波数分周回路１５２
は、当分野で知られているいかなる周波数分周回路か、
あるいは受け取った基本クロック信号に対して周波数除
算関数を提供するいかなる他のタイプの回路であっても
よい。あるいは、周波数分周回路１５２は、より高い周
波数のクロック信号を作り出すために周波数乗算回路で
置き換えることもできる。
周波数分周回路１５２と、カウンタ回路１５４と、そし
てルックアップ・テーブル１５６を備える。周波数分周
回路１５２は、基本クロック生成回路１００、あるいは
他のソースからクロック信号を受け取り、より低い周波
数の信号を出力として生成する。周波数分周回路１５２
は、当分野で知られているいかなる周波数分周回路か、
あるいは受け取った基本クロック信号に対して周波数除
算関数を提供するいかなる他のタイプの回路であっても
よい。あるいは、周波数分周回路１５２は、より高い周
波数のクロック信号を作り出すために周波数乗算回路で
置き換えることもできる。
【００１４】カウンタ回路１５４は、周波数分周回路１
５２の出力を受け取り、周波数分周回路１５２によって
出力されたクロック信号のサイクルをカウントする。例
えば、カウンタ回路１５４は、０から７をカウントする
３ビットのカウンタであってもよい。もちろん、カウン
タ回路１５４は、例えば２ビット、４ビット等のカウン
タのような異なるカウンタ回路か、又はいかなる他のタ
イプのカウンタ回路であってもよい。
５２の出力を受け取り、周波数分周回路１５２によって
出力されたクロック信号のサイクルをカウントする。例
えば、カウンタ回路１５４は、０から７をカウントする
３ビットのカウンタであってもよい。もちろん、カウン
タ回路１５４は、例えば２ビット、４ビット等のカウン
タのような異なるカウンタ回路か、又はいかなる他のタ
イプのカウンタ回路であってもよい。
【００１５】ルックアップ・テーブル１５６は、カウン
タ回路１５４の出力を受け取る。それはルックアップ・
テーブル１５６に格納されたエントリをインデックスす
るために使われる。一つの実施形態においては、ルック
アップ・テーブル１５６は、非同期メモリを備える。ル
ックアップ・テーブルの機能を有するいかなるメモリ構
成も使用することができる。３ビットのカウンタを用い
る実施形態においては、ルックアップ・テーブル１５６
は、８つのエントリを持ち、その各々が出力信号レベル
を持っている。ルックアップ・テーブル１５６の出力
は、一つあるいはそれ以上の派生クロック信号である。
３ビットのカウンタと８つのエントリを持つある実施形
態においては、ルックアップ・テーブル１５６は、そこ
に格納されているエントリを順番に、そして周期的に出
力する。
タ回路１５４の出力を受け取る。それはルックアップ・
テーブル１５６に格納されたエントリをインデックスす
るために使われる。一つの実施形態においては、ルック
アップ・テーブル１５６は、非同期メモリを備える。ル
ックアップ・テーブルの機能を有するいかなるメモリ構
成も使用することができる。３ビットのカウンタを用い
る実施形態においては、ルックアップ・テーブル１５６
は、８つのエントリを持ち、その各々が出力信号レベル
を持っている。ルックアップ・テーブル１５６の出力
は、一つあるいはそれ以上の派生クロック信号である。
３ビットのカウンタと８つのエントリを持つある実施形
態においては、ルックアップ・テーブル１５６は、そこ
に格納されているエントリを順番に、そして周期的に出
力する。
【００１６】図２は本発明による、選択回路を含むクロ
ック生成回路の一つの実施形態を示す。図２の回路で
は、マルチプレクサ２１０と周波数乗算器２２０の追加
以外は、図１の回路と同じである。マルチプレクサ２１
０は、派生クロック生成回路１５０への入力に基本クロ
ック信号以外の外部クロック信号の選択を考慮したもの
である。
ック生成回路の一つの実施形態を示す。図２の回路で
は、マルチプレクサ２１０と周波数乗算器２２０の追加
以外は、図１の回路と同じである。マルチプレクサ２１
０は、派生クロック生成回路１５０への入力に基本クロ
ック信号以外の外部クロック信号の選択を考慮したもの
である。
【００１７】マルチプレクサ２１０に与えられる選択信
号(図２には示されていない)は、複数のマルチプレクサ
に選択信号を提供する中央制御回路によって生成するこ
とができる。選択信号は、外部クロック信号をマルチプ
レクサ２１０に提供している派生クロック生成回路によ
っても与えることができる。当分野で知られる適当な制
御信号を生成するどのような方法でも使われる。
号(図２には示されていない)は、複数のマルチプレクサ
に選択信号を提供する中央制御回路によって生成するこ
とができる。選択信号は、外部クロック信号をマルチプ
レクサ２１０に提供している派生クロック生成回路によ
っても与えることができる。当分野で知られる適当な制
御信号を生成するどのような方法でも使われる。
【００１８】派生クロック生成回路１５０を駆動する複
数のクロック信号から選択できる能力を与えることによ
り、本発明は、他の可能な方法に比べて派生クロック信
号を生成するためのより大きな柔軟性を提供する。
数のクロック信号から選択できる能力を与えることによ
り、本発明は、他の可能な方法に比べて派生クロック信
号を生成するためのより大きな柔軟性を提供する。
【００１９】一つの実施形態においては、周波数乗算器
２２０は、外部クロック信号とマルチプレクサ２１０の
間に連結される。周波数乗算器２２０は、一つ又はそれ
以上の派生クロック信号が外部クロック信号と同じ周波
数を持つように、周波数分周回路１５２とルックアップ
・テーブル１５６を補正するための適当なファクタを外
部クロック信号に乗算する。外部クロック信号を乗算す
ることにより、派生クロック生成回路１５０の回路は、
外部クロック信号と基本クロック信号によって共有され
ても良い。しかし、外部クロック信号内の過度現象が、
派生クロック生成回路１５０を通って出力信号に送られ
る。このことは外部クロック信号又は基本クロック信号
内の不一致及びまたは過度現象にかかわらず、外部クロ
ック信号と派生クロック信号の間に適切な関係を与え、
また、派生クロック信号をクロックのエッジのほかにど
のような点からでも開始、停止、再開する能力を与え
る。
２２０は、外部クロック信号とマルチプレクサ２１０の
間に連結される。周波数乗算器２２０は、一つ又はそれ
以上の派生クロック信号が外部クロック信号と同じ周波
数を持つように、周波数分周回路１５２とルックアップ
・テーブル１５６を補正するための適当なファクタを外
部クロック信号に乗算する。外部クロック信号を乗算す
ることにより、派生クロック生成回路１５０の回路は、
外部クロック信号と基本クロック信号によって共有され
ても良い。しかし、外部クロック信号内の過度現象が、
派生クロック生成回路１５０を通って出力信号に送られ
る。このことは外部クロック信号又は基本クロック信号
内の不一致及びまたは過度現象にかかわらず、外部クロ
ック信号と派生クロック信号の間に適切な関係を与え、
また、派生クロック信号をクロックのエッジのほかにど
のような点からでも開始、停止、再開する能力を与え
る。
【００２０】図３は、本発明によるルックアップ・テー
ブルのエントリの一実施形態と対応する派生クロック信
号を示す。図３は、８エントリ用の表の中に４つのルッ
クアップ・テーブルのエントリがある例とそれに対応す
る派生クロック信号を含む。しかし、本発明によりいか
なる大きさのルックアップ・テーブルも使われ、いかな
る数の派生クロック信号も生成されるということに注意
することが重要である。一つの実施形態では、図３のル
ックアップ・テーブルのエントリは、一つのルックアッ
プ・テーブルに納められるが、複数のルックアップ・テ
ーブルも使用することができる。
ブルのエントリの一実施形態と対応する派生クロック信
号を示す。図３は、８エントリ用の表の中に４つのルッ
クアップ・テーブルのエントリがある例とそれに対応す
る派生クロック信号を含む。しかし、本発明によりいか
なる大きさのルックアップ・テーブルも使われ、いかな
る数の派生クロック信号も生成されるということに注意
することが重要である。一つの実施形態では、図３のル
ックアップ・テーブルのエントリは、一つのルックアッ
プ・テーブルに納められるが、複数のルックアップ・テ
ーブルも使用することができる。
【００２１】ルックアップ・テーブルのエントリ３００
は、例えばルックアップ・テーブル１５６（図１に示
す）のようなルックアップ・テーブル内のエントリに対
応する。ＩＮＤＥＸエントリは、信号レベルのエントリ
に相当するインデックス、又はアドレスである。一つの
実施形態では、０から７まで表示された８つのＩＮＤＥ
Ｘの値がルックアップ・テーブルに含まれる。もちろ
ん、いかなる数のＩＮＤＥＸの値でも使われる。ルック
アップ・テーブルのエントリ３００は、ＩＮＤＥＸの値
の各々に対応して派生クロック信号の信号レベルを示す
エントリＣＬＯＣＫ＿１を含む。一つの実施形態では、
論理０は、低い電圧（例えば、０Ｖから０．７Ｖ）に対
応し、論理１は、高い電圧（例えば、３Ｖから５Ｖ）に
対応する。しかし、代わりのエントリと電圧レベルも使
うことができる。
は、例えばルックアップ・テーブル１５６（図１に示
す）のようなルックアップ・テーブル内のエントリに対
応する。ＩＮＤＥＸエントリは、信号レベルのエントリ
に相当するインデックス、又はアドレスである。一つの
実施形態では、０から７まで表示された８つのＩＮＤＥ
Ｘの値がルックアップ・テーブルに含まれる。もちろ
ん、いかなる数のＩＮＤＥＸの値でも使われる。ルック
アップ・テーブルのエントリ３００は、ＩＮＤＥＸの値
の各々に対応して派生クロック信号の信号レベルを示す
エントリＣＬＯＣＫ＿１を含む。一つの実施形態では、
論理０は、低い電圧（例えば、０Ｖから０．７Ｖ）に対
応し、論理１は、高い電圧（例えば、３Ｖから５Ｖ）に
対応する。しかし、代わりのエントリと電圧レベルも使
うことができる。
【００２２】ＩＮＤＥＸエントリは、カウンタ回路１５
４（図１に示す）から受け取った入力信号に対応する。
カウンタ回路１５４が０から７まで繰り返しカウントす
る時、対応する信号レベルが出力される。信号３０５
は、ルックアップ・テーブルのエントリ３００に対応す
る。ルックアップ・テーブルへの入力が変化する時、ル
ックアップ・テーブルからの出力は、高レベルと低レベ
ルの間を入れ替わる。この実施形態では、ルックアップ
・テーブルの出力は、ルックアップ・テーブルを持つ派
生クロック生成回路内の周波数分周回路の出力に合致す
る。
４（図１に示す）から受け取った入力信号に対応する。
カウンタ回路１５４が０から７まで繰り返しカウントす
る時、対応する信号レベルが出力される。信号３０５
は、ルックアップ・テーブルのエントリ３００に対応す
る。ルックアップ・テーブルへの入力が変化する時、ル
ックアップ・テーブルからの出力は、高レベルと低レベ
ルの間を入れ替わる。この実施形態では、ルックアップ
・テーブルの出力は、ルックアップ・テーブルを持つ派
生クロック生成回路内の周波数分周回路の出力に合致す
る。
【００２３】ルックアップ・テーブルのエントリ３１０
は、ルックアップ・テーブルにおけるエントリ３００の
周波数の半分の周波数を持つクロック信号３１５を生成
する。出力レベル（ＣＬＯＣＫ＿２）はルックアップ・
テーブルへの連続する２つの入力の間保たれる。
は、ルックアップ・テーブルにおけるエントリ３００の
周波数の半分の周波数を持つクロック信号３１５を生成
する。出力レベル（ＣＬＯＣＫ＿２）はルックアップ・
テーブルへの連続する２つの入力の間保たれる。
【００２４】ルックアップ・テーブルのエントリ３２０
は、クロック信号３１５と同じ周波数だが異なるデュー
ティ・サイクルを持つクロック信号３２５を生成する。
クロック信号３２５は、カウンタ回路からの３つのカウ
ントは低く、１つのカウントは高い。ルックアップ・テ
ーブルのエントリ３３０は、クロック信号３１５におけ
る周波数の半分の周波数を持つクロック信号３３５を生
成する。
は、クロック信号３１５と同じ周波数だが異なるデュー
ティ・サイクルを持つクロック信号３２５を生成する。
クロック信号３２５は、カウンタ回路からの３つのカウ
ントは低く、１つのカウントは高い。ルックアップ・テ
ーブルのエントリ３３０は、クロック信号３１５におけ
る周波数の半分の周波数を持つクロック信号３３５を生
成する。
【００２５】エミュレーションは、例えば、ＩＮＤＥＸ
の値４と５の間の変わり目に相当するＣＬＯＣＫ＿１の
立ち上がりエッジ、時刻ｔ2、で停止するかもしれな
い。しかし、ｔ2は、図３の他のクロック信号に関して
エッジに対応していない。ｔ2で停止するための従来技
術のエミュレーション・システムでは、エミュレーショ
ンは、典型的にｔ2の次の最初のエッジまで継続する。
従って、ＣＬＯＣＫ＿２，ＣＬＯＣＫ＿３，そしてＣＬ
ＯＣＫ＿４に対応するクロック領域はｔ2で停止しない
かもしれない。例えば、ＣＬＯＣＫ＿２，ＣＬＯＣＫ＿
３，ＣＬＯＣＫ＿４はｔ2とｔ3の間で停止する。従来技
術ではエミュレーションが再開する場合、停止したクロ
ック信号は、クロックサイクルが停止した点から再開す
る。
の値４と５の間の変わり目に相当するＣＬＯＣＫ＿１の
立ち上がりエッジ、時刻ｔ2、で停止するかもしれな
い。しかし、ｔ2は、図３の他のクロック信号に関して
エッジに対応していない。ｔ2で停止するための従来技
術のエミュレーション・システムでは、エミュレーショ
ンは、典型的にｔ2の次の最初のエッジまで継続する。
従って、ＣＬＯＣＫ＿２，ＣＬＯＣＫ＿３，そしてＣＬ
ＯＣＫ＿４に対応するクロック領域はｔ2で停止しない
かもしれない。例えば、ＣＬＯＣＫ＿２，ＣＬＯＣＫ＿
３，ＣＬＯＣＫ＿４はｔ2とｔ3の間で停止する。従来技
術ではエミュレーションが再開する場合、停止したクロ
ック信号は、クロックサイクルが停止した点から再開す
る。
【００２６】従来技術と対照的に本発明は、ルックアッ
プ・テーブルがクロック信号を生成させるために使われ
るのでＣＬＯＣＫ＿２，ＣＬＯＣＫ＿３，そしてＣＬＯ
ＣＫ＿４をｔ2で停止、再開させる。ｔ2で止めるために
ルックアップ・テーブル３００，３１０，３２０，そし
て３３０に入力されたＩＮＤＥＸの値は４で止められ
る。各々のクロック信号は、その点で止められ、それに
続く遷移に進行しない。クロック信号をｔ2から再開す
るためにＩＮＤＥＸの値は５に増やされ、望まれるエミ
ュレーションの順序に従って進行する。
プ・テーブルがクロック信号を生成させるために使われ
るのでＣＬＯＣＫ＿２，ＣＬＯＣＫ＿３，そしてＣＬＯ
ＣＫ＿４をｔ2で停止、再開させる。ｔ2で止めるために
ルックアップ・テーブル３００，３１０，３２０，そし
て３３０に入力されたＩＮＤＥＸの値は４で止められ
る。各々のクロック信号は、その点で止められ、それに
続く遷移に進行しない。クロック信号をｔ2から再開す
るためにＩＮＤＥＸの値は５に増やされ、望まれるエミ
ュレーションの順序に従って進行する。
【００２７】（派生クロック信号を使用したエミュレー
ション・システムの概略）図４は、本発明が組み込まれ
たエミュレーション・システムの一実施形態を示す。エ
ミュレーション・システム４０は、一般に、バス、ある
いは他の装置によって内部接続された複数のエミュレー
ション・ボードを備える。またエミュレーション・シス
テム４０は、エミュレーション・システム４０の他のコ
ンポーネントにクロック信号を提供するタイミング生成
回路も含む。
ション・システムの概略）図４は、本発明が組み込まれ
たエミュレーション・システムの一実施形態を示す。エ
ミュレーション・システム４０は、一般に、バス、ある
いは他の装置によって内部接続された複数のエミュレー
ション・ボードを備える。またエミュレーション・シス
テム４０は、エミュレーション・システム４０の他のコ
ンポーネントにクロック信号を提供するタイミング生成
回路も含む。
【００２８】エミュレーション・システム４０は、例え
ばエミュレーション・ボード４１０及び４２０のような
複数のエミュレーション・ボードを含む。エミュレーシ
ョン・ボードは、エミュレーション・システム４０が試
験とデバグの目的のためにハードウエア設計をエミュレ
ートすることができる。一つの実施形態では、各々のエ
ミュレーション・ボードは、例えばフィールド・プログ
ラマブル・ゲート・アレイ（ＦＰＧＡ）装置のような、
複数のプログラム可能な装置（図４には示されていな
い）を含む。エミュレーション・ボードは、バス４００
によって内部接続される。代わりに、バス４００は、例
えばバックプレーンや内部接続されたボードのような、
複数のボード間の内部接続を提供するような異なる装置
によって置き換えてもよい。
ばエミュレーション・ボード４１０及び４２０のような
複数のエミュレーション・ボードを含む。エミュレーシ
ョン・ボードは、エミュレーション・システム４０が試
験とデバグの目的のためにハードウエア設計をエミュレ
ートすることができる。一つの実施形態では、各々のエ
ミュレーション・ボードは、例えばフィールド・プログ
ラマブル・ゲート・アレイ（ＦＰＧＡ）装置のような、
複数のプログラム可能な装置（図４には示されていな
い）を含む。エミュレーション・ボードは、バス４００
によって内部接続される。代わりに、バス４００は、例
えばバックプレーンや内部接続されたボードのような、
複数のボード間の内部接続を提供するような異なる装置
によって置き換えてもよい。
【００２９】タイミング生成回路４５０もまたバス４０
０に連結される。タイミング生成回路４５０は、エミュ
レーション・システム４０のコンポーネントに一つある
いはそれ以上のクロック信号を提供する。一つの実施形
態では、タイミング生成回路４５０は、派生クロック信
号を生成するために８つの回路を備える。勿論タイミン
グ生成回路４５０によっていかなる数のクロック信号も
生成されてもよい。一つの実施形態では、タイミング生
成回路４５０は、例えば、図２及び３に関して上記で議
論した回路のような派生クロック生成回路を含む。
０に連結される。タイミング生成回路４５０は、エミュ
レーション・システム４０のコンポーネントに一つある
いはそれ以上のクロック信号を提供する。一つの実施形
態では、タイミング生成回路４５０は、派生クロック信
号を生成するために８つの回路を備える。勿論タイミン
グ生成回路４５０によっていかなる数のクロック信号も
生成されてもよい。一つの実施形態では、タイミング生
成回路４５０は、例えば、図２及び３に関して上記で議
論した回路のような派生クロック生成回路を含む。
【００３０】本発明に従って派生クロック信号を生成す
る一つの利点は、分配されたクロック信号が複数のクロ
ック生成回路を使用する結果として起こる位相シフトを
持たないことである。従って、クロック分配経路がスキ
ューを減らすか、又は、なくすように設計されると、派
生クロック信号は、同位相にとどまり、それにより従来
技術と比較してエミュレーションを改良する。
る一つの利点は、分配されたクロック信号が複数のクロ
ック生成回路を使用する結果として起こる位相シフトを
持たないことである。従って、クロック分配経路がスキ
ューを減らすか、又は、なくすように設計されると、派
生クロック信号は、同位相にとどまり、それにより従来
技術と比較してエミュレーションを改良する。
【００３１】上述の明細の中で、本発明は、それについ
ての固有な実施形態に関連して説明された。しかし、よ
り広い発明の意図と範囲から逸脱することなしに様々な
修正と変更がそれに対して為され得るという事は明らか
であろう。従って、明細書と図面は、限定的な意味では
なく、むしろ説明的と解釈されるべきである。 ［図面の簡単な説明］
ての固有な実施形態に関連して説明された。しかし、よ
り広い発明の意図と範囲から逸脱することなしに様々な
修正と変更がそれに対して為され得るという事は明らか
であろう。従って、明細書と図面は、限定的な意味では
なく、むしろ説明的と解釈されるべきである。 ［図面の簡単な説明］
【図１】本発明による、派生クロック信号を生成するた
めのタイミング生成回路の一実施形態を示す。
めのタイミング生成回路の一実施形態を示す。
【図２】本発明による、選択回路を持つ派生クロック信
号を生成するためのタイミング生成回路の一実施形態を
示す。
号を生成するためのタイミング生成回路の一実施形態を
示す。
【図３】本発明によるルックアップ・テーブルのエント
リ及びそれに対応する派生クロック信号の一実施形態を
示す。
リ及びそれに対応する派生クロック信号の一実施形態を
示す。
【図４】本発明が組み込まれるエミュレーション・シス
テムの一実施形態を示す。
テムの一実施形態を示す。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 バルビエール，ジャン
フランス国・92320・シャティヨン・リ
ュ ガイ−イーサック・43
(56)参考文献 特開 昭59−85527（ＪＰ，Ａ)
特開 昭62−194510（ＪＰ，Ａ)
特開 平６−282348（ＪＰ，Ａ)
特開 平３−85012（ＪＰ，Ａ)
特開 昭58−14227（ＪＰ，Ａ)
特開 昭63−276915（ＪＰ，Ａ)
特開 昭61−267812（ＪＰ，Ａ)
特開 昭58−175035（ＪＰ，Ａ)
特開 平４−315209（ＪＰ，Ａ)
特開 平３−248213（ＪＰ，Ａ)
特開 平２−209010（ＪＰ，Ａ)
特開 平１−260518（ＪＰ，Ａ)
特開 昭64−46118（ＪＰ，Ａ)
特開 昭63−44215（ＪＰ，Ａ)
特開 昭60−49421（ＪＰ，Ａ)
特開 昭59−9765（ＪＰ，Ａ)
特開 昭57−185720（ＪＰ，Ａ)
特開 昭56−68813（ＪＰ，Ａ)
特開 昭50−72549（ＪＰ，Ａ)
実開 昭61−133830（ＪＰ，Ｕ)
実開 昭57−148231（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 1/08
G06F 1/04 301
G06F 1/10
Claims (9)
- 【請求項１】 エミュレーション・システム内のクロッ
クの生成及び分配の方法であって： 基本クロック信号のサイクルをカウントすることにより
生成されるルックアップ・テーブルへのインデックスか
ら派生クロック信号を生成するステップ； 前記基本クロック信号を停止することによりエミュレー
ションを停止するステップであって、前記ルックアップ
・テーブルへの前記インデックスが、前記派生クロック
信号の１クロックサイクル内の停止点で停止され、かつ
前記派生クロック信号が停止前に次の派生クロックエッ
ジまで継続しないステップ；及び 前記基本クロック信号を再開することによってエミュレ
ーションを再開するステップであって、前記停止点が派
生クロックエッジではない場合であっても前記派生クロ
ック信号が、派生クロック信号の前記１クロックサイク
ル内の前記停止点から再開されるステップ； を含むことを特徴とする方法。 - 【請求項２】 請求項１に記載の方法であって： 前記派生クロック信号を生成するステップは、さらに カウントされたクロックサイクルの数に対応するアドレ
スを持つルックアップ・テーブル内のエントリにアクセ
スするステップ；及び 前記のアクセスされたエントリに応答して信号レベルを
出力するステップ； を含むことを特徴とする方法。 - 【請求項３】 エミュレーション・システムであって： 各々が一つ又はそれ以上の回路設計をエミュレートする
ためのハードウェアを有する複数のエミュレーション・
ボード； 前記複数のエミュレーション・ボードを相互接続するた
めの手段；及び 前記の一つ又はそれ以上の回路設計のエミュレーション
を停止し再開するクロック生成回路を備え、 前記クロック生成回路は、 第１周波数の基本クロック信号を生成する基本クロック
生成回路；及び 前記基本クロック信号を受信するよう接続された周波数
分周回路と、該周波数分周回路の出力を受信するよう接
続されたカウンタ回路と、該カウンタ回路の出力を受信
するよう接続されたルックアップ・テーブルとを有する
派生クロック生成回路； を含み、 前記カウンタ回路の出力が、前記ルックアップ・テーブ
ルのエントリをインデックスするために使われ； 前記ルックアップ・テーブルの前記エントリは、前記ク
ロック生成回路によって生成された派生クロック信号の
信号レベルを示し； 前記基本クロック信号が停止したときに、前記派生クロ
ック信号が派生クロック信号の１クロックサイクル内の
停止点で停止し、停止前に次の派生クロックエッジまで
継続せず；かつ 前記基本クロック信号が再開したときに、前記停止点が
派生クロックエッジではない場合であっても前記派生ク
ロック信号が、前記停止点から再開する； ことを特徴とするエミュレーション・システム。 - 【請求項４】 請求項３に記載されたエミュレーション
・システムであって、さらに： 複数の追加的派生クロック信号を生成するために並列に
接続された複数の追加的クロック生成回路； を含むことを特徴とするエミュレーション・システム。 - 【請求項５】 請求項４に記載されたエミュレーション
・システムであって： 前記複数の追加的クロック生成回路は、前記基本クロッ
ク信号を受信するとともに外部ソースからの外部クロッ
ク信号を受信するよう接続され、且つ各周波数分周回路
に接続された出力を持つマルチプレクサを有する選択回
路を各々備え； 前記マルチプレクサの選択入力が前記外部ソースから提
供される； ことを特徴とするエミュレーション・システム。 - 【請求項６】 請求項５に記載されたエミュレーション
・システムであって： 前記複数の追加的クロック生成回路の各々は、前記外部
クロック信号を掛け算し、掛け算された外部クロック信
号を前記マルチプレクサに提供する周波数乗算回路を更
に備えた； ことを特徴とするエミュレーション・システム。 - 【請求項７】 請求項３に記載されたエミュレーション
・システムであって： 前記派生クロック信号が、前記複数のエミュレーション
・ボードに分配される； ことを特徴とするエミュレーション・システム。 - 【請求項８】 エミュレーション・システム内のクロッ
ク信号を生成する装置であって： 基本クロック信号のサイクルをカウントすることにより
生成されるルックアップ・テーブルへのインデックスか
ら派生クロック信号を生成する手段； 前記基本クロック信号を停止することによりエミュレー
ションを停止する手段であって、前記ルックアップ・テ
ーブルへの前記インデックスを、前記派生クロック信号
の１クロックサイクル内の停止点で停止し、かつ前記派
生クロック信号が停止前に次の派生クロックエッジまで
継続しないところの手段；及び 前記基本クロック信号を再開することによってエミュレ
ーションを再開する手段であって、前記停止点が派生ク
ロックエッジではない場合であっても前記派生クロック
信号を、派生クロック信号の前記１クロックサイクル内
の前記停止点で再開する手段； から構成される装置。 - 【請求項９】 請求項８に記載の装置であって： 前記派生クロック信号を生成する手段は、さらに カウントされたクロックサイクルの数に対応するアドレ
スを持つルックアップ・テーブル内のエントリにアクセ
スする手段；及び 前記のアクセスされたエントリに応答して信号レベルを
出力する手段； を含むことを特徴とする装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/404,923 US6934674B1 (en) | 1999-09-24 | 1999-09-24 | Clock generation and distribution in an emulation system |
| US09/404,923 | 1999-09-24 | ||
| PCT/US2000/003261 WO2001024008A1 (en) | 1999-09-24 | 2000-02-08 | Clock generation and distribution in an emulation system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003501710A JP2003501710A (ja) | 2003-01-14 |
| JP3537419B2 true JP3537419B2 (ja) | 2004-06-14 |
Family
ID=23601588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001500405A Expired - Lifetime JP3537419B2 (ja) | 1999-09-24 | 2000-02-08 | エミュレーション・システムにおけるクロック生成及び分配 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6934674B1 (ja) |
| EP (1) | EP1133728B1 (ja) |
| JP (1) | JP3537419B2 (ja) |
| AT (1) | ATE239251T1 (ja) |
| AU (1) | AU2986700A (ja) |
| DE (1) | DE60002426T2 (ja) |
| WO (1) | WO2001024008A1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US7188063B1 (en) * | 2000-10-26 | 2007-03-06 | Cypress Semiconductor Corporation | Capturing test/emulation and enabling real-time debugging using an FPGA for in-circuit emulation |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| JPWO2006087806A1 (ja) * | 2005-02-18 | 2008-07-03 | 富士通株式会社 | クロック生成装置、クロック生成方法、クロック生成プログラム、動作検証装置、動作検証方法及び動作検証プログラム |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| GB0702597D0 (en) | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | A debug circuit and a method of debugging |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| DE102008009924B4 (de) * | 2008-02-15 | 2014-10-30 | Jürgen Altenbrunn | Verfahren zum Generieren von Frequenzen |
| US8229725B1 (en) | 2008-09-29 | 2012-07-24 | Xilinx, Inc. | Method and apparatus for modeling processor-based circuit models |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| CN101847993B (zh) * | 2010-04-29 | 2015-05-06 | 北京中星微电子有限公司 | 一种音频设备的时钟配置方法及系统 |
| US11194943B2 (en) * | 2017-12-12 | 2021-12-07 | Synopsys, Inc. | FPGA-based hardware emulator system with an inter-FPGA connection switch |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5072549A (ja) | 1973-10-29 | 1975-06-16 | ||
| JPS5668813A (en) | 1979-11-09 | 1981-06-09 | Hitachi Ltd | Timing formation circuit |
| JPS57148231A (en) | 1981-03-10 | 1982-09-13 | Mitsubishi Heavy Ind Ltd | Tester for shock pressurizing |
| JPS57185720A (en) | 1981-05-11 | 1982-11-16 | Akai Electric Co Ltd | Digital pattern generating circuit |
| JPS5814227A (ja) | 1981-07-16 | 1983-01-27 | Mitsubishi Electric Corp | タイミング発生回路 |
| JPS58175035A (ja) | 1982-04-06 | 1983-10-14 | Fuji Xerox Co Ltd | タイミング発生回路 |
| JPS599765A (ja) | 1982-07-08 | 1984-01-19 | Toshiba Corp | 補助記憶装置のタイミング制御回路 |
| JPS5985527A (ja) | 1982-11-08 | 1984-05-17 | Nec Corp | タイミング発生回路 |
| JPS6049421A (ja) | 1983-08-30 | 1985-03-18 | Fujitsu Ltd | タイミングパルス発生方式 |
| FR2574182B1 (fr) | 1984-11-30 | 1987-01-09 | Elf Aquitaine | Calorimetre a ecoulement de fluide, basse temperature et haute pression |
| JPS61267812A (ja) | 1985-05-23 | 1986-11-27 | Matsushita Electric Ind Co Ltd | タイミング信号発生装置 |
| JPS62194510A (ja) | 1986-02-20 | 1987-08-27 | Nec Corp | タイミング制御信号出力回路 |
| JPS637016A (ja) | 1986-06-27 | 1988-01-12 | Fuji Xerox Co Ltd | クロツク制御装置 |
| JPS6344215A (ja) | 1986-08-08 | 1988-02-25 | Fujitsu Ltd | クロック信号発生装置 |
| JPS63276915A (ja) | 1987-02-06 | 1988-11-15 | Nec Corp | タイミング信号発生回路 |
| US4759014A (en) * | 1987-05-28 | 1988-07-19 | Ampex Corporation | Asynchronous-to-synchronous digital data multiplexer/demultiplexer with asynchronous clock regeneration |
| JPS6446118A (en) | 1987-08-13 | 1989-02-20 | Ando Electric | Timing generating circuit |
| JP2770314B2 (ja) | 1988-04-12 | 1998-07-02 | 日本電気株式会社 | マイクロコンピュータ |
| DE68929518T2 (de) | 1988-10-05 | 2005-06-09 | Quickturn Design Systems, Inc., Mountain View | Verfahren zur Verwendung einer elektronisch wiederkonfigurierbaren Gatterfeld-Logik und dadurch hergestelltes Gerät |
| JPH02209010A (ja) | 1989-02-09 | 1990-08-20 | Mitsubishi Electric Corp | タイミングパルス生成回路 |
| JPH0385012A (ja) | 1989-08-29 | 1991-04-10 | Canon Inc | パルス発生回路 |
| JPH03248213A (ja) | 1990-02-27 | 1991-11-06 | Fujitsu Ltd | タイミング信号発生回路 |
| US5623418A (en) * | 1990-04-06 | 1997-04-22 | Lsi Logic Corporation | System and method for creating and validating structural description of electronic system |
| JPH04315209A (ja) | 1991-04-12 | 1992-11-06 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US5452239A (en) | 1993-01-29 | 1995-09-19 | Quickturn Design Systems, Inc. | Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system |
| JPH06282348A (ja) | 1993-03-25 | 1994-10-07 | Shinko Electric Co Ltd | シリアルクロック生成回路 |
| US5371417A (en) * | 1993-07-02 | 1994-12-06 | Tandem Computers Incorporated | Multiple frequency output clock generator system |
| JPH07262037A (ja) | 1994-03-24 | 1995-10-13 | Hitachi Ltd | エミュレータの構成方法およびエミュレータ用拡張ボード |
| US5701441A (en) * | 1995-08-18 | 1997-12-23 | Xilinx, Inc. | Computer-implemented method of optimizing a design in a time multiplexed programmable logic device |
| JPH1079650A (ja) * | 1996-09-04 | 1998-03-24 | Fujitsu Ltd | クロック発生回路 |
| US6135648A (en) * | 1996-11-12 | 2000-10-24 | Lsi Logic Corporation | Hard disk rotational latency simulator |
| KR100202956B1 (ko) * | 1996-12-26 | 1999-06-15 | 전주범 | 디지털 신호 처리 시스템에서의 삼각 합수 룩업 테이블 액세스 방법 및 장치 |
| US6055489A (en) * | 1997-04-15 | 2000-04-25 | Intel Corporation | Temperature measurement and compensation scheme |
| US6064247A (en) * | 1998-05-04 | 2000-05-16 | Adaptec, Inc. | Multiple frequency clock generation and synchronization |
| US6304125B1 (en) * | 1998-09-04 | 2001-10-16 | Sun Microsystems, Inc. | Method for generating and distribution of polyphase clock signals |
| KR100295812B1 (ko) * | 1999-06-18 | 2001-07-12 | 서평원 | 고속 위상검출기를 이용한 디지털 위상동기루프 |
-
1999
- 1999-09-24 US US09/404,923 patent/US6934674B1/en not_active Expired - Lifetime
-
2000
- 2000-02-08 JP JP2001500405A patent/JP3537419B2/ja not_active Expired - Lifetime
- 2000-02-08 EP EP00908546A patent/EP1133728B1/en not_active Expired - Lifetime
- 2000-02-08 AU AU29867/00A patent/AU2986700A/en not_active Abandoned
- 2000-02-08 AT AT00908546T patent/ATE239251T1/de not_active IP Right Cessation
- 2000-02-08 WO PCT/US2000/003261 patent/WO2001024008A1/en active IP Right Grant
- 2000-02-08 DE DE60002426T patent/DE60002426T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ATE239251T1 (de) | 2003-05-15 |
| JP2003501710A (ja) | 2003-01-14 |
| DE60002426D1 (de) | 2003-06-05 |
| AU2986700A (en) | 2001-04-30 |
| US6934674B1 (en) | 2005-08-23 |
| EP1133728A1 (en) | 2001-09-19 |
| WO2001024008A1 (en) | 2001-04-05 |
| DE60002426T2 (de) | 2004-03-18 |
| EP1133728B1 (en) | 2003-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3537419B2 (ja) | エミュレーション・システムにおけるクロック生成及び分配 | |
| US4853653A (en) | Multiple input clock selector | |
| KR960015134A (ko) | 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기 | |
| US5914996A (en) | Multiple clock frequency divider with fifty percent duty cycle output | |
| US7652517B2 (en) | Method and apparatus for generating synchronous clock signals from a common clock signal | |
| WO1997010538A1 (en) | Memory controller with low skew control signal | |
| JP2011125057A (ja) | クロックジェネレータ | |
| US6040725A (en) | Dynamically configurable variable frequency and duty cycle clock and signal generation | |
| US5481697A (en) | An apparatus for providing a clock signal for a microprocessor at a selectable one of a plurality of frequencies and for dynamically switching between any of said plurality of frequencies | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| JP2002055732A (ja) | デスキュー回路を有するクロック生成器 | |
| US8868827B2 (en) | FIFO apparatus for the boundary of clock trees and method thereof | |
| JP2014515138A (ja) | 複合データのレベルシフタおよびデスキュー装置 | |
| US6550013B1 (en) | Memory clock generator and method therefor | |
| US6985041B2 (en) | Clock generating circuit and method | |
| US6441666B1 (en) | System and method for generating clock signals | |
| JP2561644B2 (ja) | タイミング信号発生器 | |
| JPH05100766A (ja) | クロツクジエネレータ | |
| JPS6260195A (ja) | リフレツシユ制御回路 | |
| JP3011498B2 (ja) | クロック生成回路 | |
| KR940012090A (ko) | 클럭분주회로 | |
| JPH0474799B2 (ja) | ||
| KR20120004178A (ko) | 반도체 장치 | |
| JPH11220366A (ja) | 内部クロック信号生成回路 | |
| JPH03113547A (ja) | 記憶制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3537419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |