DE3616596A1 - Cmi-codierer - Google Patents

Description

Die Erfindung betrifft einen CMI-Codierer nach dem Oberbegriff des Patentanspruchs 1.

Zur Umcodierung eines binären Datensignals in ein CMI-codiertes Signal sind zahlreiche Codierer bekannt. Diese ersetzen eine logische Eins des Datensignals abwechselnd durch eine logische Eins und eine logische Null des Datensignals durch einen Splitphase-Impuls, der je zur Hälfte aus der logischen Null und der logischen Eins besteht. Ein solcher Codierer ist in der Patentschrift DE 19 48 533 in Fig. 1 beschrieben. In einem oberen Datenpfad wird hierbei die logische Eins des Datensignals codiert, und in einem unteren Datenpfad wird die logische Null des Datensignals mit einem Taktsignal verknüpft. Über ein ODER-Gatter werden die Signale des oberen und des unteren Datenpfades zusammengefaßt; sie ergeben das gewünschte CMI-Signal. Bei diesem Codierer wird vorausgesetzt, daß bereits ein dem Taktsignal fest zugeordnetes binäres Datensignal vorliegt. Durch unterschiedliche Laufzeiten in beiden Datenzweigen erhält man kein verzerrungsfreies CMI-Signal. Darüber hinaus ist die Schaltung nicht für extrem hohe Datenraten geeignet.

In der DE-PS 30 31 579 ist ein weiterer CMI-Codierer beschrieben. Durch Mehrfach-Verknüpfungen von logischen Signalen ergibt sich jedoch eine zeitkritische Schaltung, die außerdem einen beträchtlichen Bauteileaufwand benötigt.

In der DE-OS 33 24 820 ist ein weiterer CMI-Codierer angegeben, der kein symmetrisches Taktsignal benötigt. Dafür benötigt er jedoch ein Verzögerungsglied zur Bildung des Splitphase-Impulses. Außerdem können auch hier Störimpulse entstehen. Die Ausgänge zweier Kippstufen werden jeweils über ein Gatter mit dem Taktsignal zusammengefaßt und auf den Dateneingang rückgeführt. Hierdurch wird die maximale Taktfrequenz unnötig begrenzt.

In der DE-OS 33 35 518 werden die verwendeten Kippstufen direkt durch das Taktsignal angesteuert. In der Rückführung einer Kippstufe ist allerdings wiederum ein Gatter vorhanden, das die maximale Arbeitsgeschwindigkeit beschränkt. Zur Bildung des Splitphase-Impulses wird wiederum ein Verzögerungsglied benötigt. Zur Störimpulsunterdrückung sind weitere Gatterschaltungen erforderlich. Ein ideales CMI-Signal erhält man auch bei dieser Schaltungsanordnung bei unterschiedlichen Laufzeiten von Kippstufen und Gattern jedoch ebenfalls nicht.

Weitere bekannte CMI-Coder weisen die geschilderten Nachteile größtenteils ebenfalls auf.

Aufgabe der Erfindung ist es, einen einfach realisierbaren CMI-Codierer anzugeben, der für hohe Übertragungsgeschwindigkeiten geeignet ist und ein verzerrungsfreies CMI-Signal abgibt.

Die Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Vorteilhafte Ausbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhaft bei dem erfindungsgemäßen CMI-Codierer ist es, daß keinerlei zusätzliche Gatter die Schaltgeschwindigkeit der Kippstufen begrenzen. Die notwendigen logischen Verknüpfungen werden in zwei parallelen Datenzweigen durchgeführt, die jeweils nur ein einziges Gatter enthalten. Die Datenzweige weisen gleiche Bauelemente auf - beispielsweise je ein Verknüpfungsglied - und sind daher unempfindlich gegen durch Temperaturänderung hervorgerufene Laufzeitänderungen. In einer vorteilhaften Ausbildung der Erfindung werden als Gatter die besonders in ECL-Technik am einfachsten realisierbaren NOR-Gatter verwendet. Außerdem ist eine genaue Symmetrie des Taktsignals nicht erforderlich. Durch eine taktgesteuerte Kippstufe ist das CMI-Signal praktisch verzerrungsfrei. Der CMI-Codierer kann bereits beim heutigen Stand der Technologie für Datensignale über 140 Mbit/s eingesetzt werden.

Ausführungsbeispiele der Erfindung werden anhand von Figuren näher beschrieben.

Es zeigt

Fig. 1 ein bevorzugtes Ausführungsbeispiel der Erfindung,

Fig. 2 ein Zeitdiagramm zum Ausführungsbeispiel und

Fig. 3 bis Fig. 5 die Verwendung von UND-/ODER-/NAND- Gattern anstelle von NOR-Gattern.

In Fig. 1 ist ein bevorzugtes Ausführungsbeispiel des CMI-Codierers dargestellt, wie er zweckmäßigerweise mit erhältlichen diskreten Bauelementen realisiert wird. Ein Dateneingang 1 ist mit dem Eingang eines ersten OR/NOR- Gatters G 1 verbunden, das an einem Ausgang das binäre Datensignal DS und an seinem zweiten Ausgang das invertierte Datensignal abgibt. Der erste Ausgang des OR/NOR-Gatters G 1 ist mit dem Dateneingang D einer ersten Kippstufe FF 1 verbunden; der zweite Ausgang ist mit dem Takt-Steuereingang (clock enable) einer zweiten als Binärteiler geschalteten Kippstufe FF 2 verbunden. Der Binärteiler ist hier durch eine D-Kippstufe realisiert, deren invertierender Ausgang mit dem Dateneingang D verbunden ist. Die Takteingänge CL beider Kippstufen sind mit dem Taktsignal-Eingang 2 des CMI-Codierers verbunden. Das Taktsignal T wird über ein zweites OR/NOR-Gatter G 2 geführt, das als Laufzeitglied dient und dessen Laufzeit der Schaltzeit einer Kippstufe entsprechen soll. An den Ausgang Q 1 der ersten Kippstufe FF 1 ist der Eingang eines ersten Verknüpfungsgliedes G 3 - hier eines NOR-Gatters - angeschaltet, dessen zweitem Eingang des Taktsignal T über das zweite OR/NOR-Gatter zugeführt wird.

Der Ausgang Q 2 der zweiten Kippstufe FF 2 ist mit dem ersten Eingang eines zweiten Verknüpfungsgliedes G 4 - ebenfalls ein NOR-Gatter - verbunden, dessen zweiter Eingang an den invertierenden Ausgang der ersten Kippstufe FF 1 angeschaltet ist. Die Ausgänge beider Verknüpfungsglieder G 3, G 4 sind mit den Dateneingängen D 1 und D 2 einer dritten Kippstufe FF 3 verbunden, deren Ausgang Q 3 den Datenausgang 3 des CMI-Codierers darstellt, an dem ein CMI-Signal CS abgegeben wird. Die Dateneingänge D 1 und D 2 werden durch eine interne ODER-Verknüpfung der dritten Kippstufe FF 3 zusammengefaßt. Der Takteingang CL der dritten Kippstufe ist an den Ausgang 4 einer Taktverdoppler- Schaltung TD angeschaltet, deren Eingang mit dem invertierten Ausgang des zweiten OR/NOR-Gatters G 2 verbunden ist. Die Taktverdoppler-Schaltung TD enthält im wesentlichen ein EXCLUSIVE-NOR-Gatter G 5, dessen erstem Eingang das invertierte Taktsignal T ^- direkt und dessen zweitem Eingang das invertierte Taktsignal über ein erstes Verzögerungsglied DY 1 zugeführt wird. Falls erforderlich wird dem Ausgang des EXCLUSIVE-NOR-Gatters G 5 ein zweites Verzögerungsglied DY 2 mit der Laufzeit T 2 nachgeschaltet, beispielsweise ein weiteres Gatter. Bei der beschriebenen Schaltungsanordnung wurde von den erhältlichen Bausteinen ausgegangen. Es ist selbstverständlich, daß als zweite Kippstufe FF 2 auch eine als Binärteiler geschaltete JK-Kippstufe verwendet werden kann und das erste OR/NOR-Gatter nicht erforderlich ist, wenn das Datensignal bereits invertiert vorliegt, die zweite Kippstufe FF 2 ein invertiertes Datensignal nicht erfordert (wenn beispielsweise ein Takt-Steuereingang CE anstelle eines invertierenden Takt-Steuereinganges vorhanden ist oder bei einer JK-Kippstufe das Datensignal DS direkt mit dem J- und dem K-Eingang verbunden wird. Ebenso ist anstelle des zweiten OR/NOR-Gatters G 2 die Verwendung eines anderen Laufzeitgliedes denkbar. Besonderheiten bei der Ansteuerung des Takt-Steuereinganges müssen natürlich berücksichtigt werden. Die Kippstufen FF 1 und FF 2 weisen als Takt-Steuereingang (clock enable) einen sogenannten "Active Low"-Eingang auf. Durch eine logische Eins wird der Kippvorgang verhindert und durch eine logische Null ermöglicht. Dies entspricht hier einer ODER-Verknüpfung des Takt-Steuereingangs - ohne vorherige Invertierung! - mit dem Takteingang CL. Ebenso können natürlich auch Kippstufen mit einer UND-Verknüpfung zwischen Takt und Takt- Steuereingang gewählt werden, wobei dem Takt-Steuereingang dann das nichtinvertierte Datensignal zugeführt wird.

Die Funktion des CMI-Codierers wird anhand eines in Fig. 2 dargestellten Zeitdiagramms näher erläutert. Das am Ausgang des ersten OR/NOR-Gatters G 1 anliegende binäre Datensignal DS wird mit der positiven Flanke des Taktsignals T in die erste Kippstufe FF 1 eingespeichert. Wenn das Datensignal die logische Eins aufweist, wird der Taktimpuls für die zweite Kippstufe FF 2 wirksam, wodurch sich die logischen Zustände an ihren Ausgängen ändern. Im ersten Verknüpfungsglied G 3 wird eine logische Eins des Binärsignals mit dem Taktsignal T verknüpft, wodurch sich am Ausgang ein Splitphase-Impuls "01" ergibt, wie dies unter "a" in Fig. 3 dargestellt ist. Das zweite Verknüpfungsglied G 4 gibt an seinem Ausgang "b" dann die logische Eins ab, wenn als Datensignal die logische Eins vorliegt und der Ausgang Q 2 der zweiten Kippstufe FF 2 auf der logischen Null liegt. Die Ausgangssignale beider Verknüpfungsglieder gelangen zur ODER-Verknüpfung der dritten Kippstufe FF 2 und werden dort mit einem Sendetaktsignal 2T abgetastet, das die doppelte Frequenz des Taktsignals T aufweist und dessen wirksame Flanke ca. in der Mitte der vom ersten Verknüpfungsglied G 3 abgegebenen positiven Impulse liegt. Dies ist erforderlich, da die Kippstufen sowohl eine Set-up-Zeit als auch eine Hold-Zeit benötigen. Am Ausgang Q 3 wird das getaktete CMI-Signal abgegeben. Die Frequenzverdopplung erfolgt in bekannter Weise durch das EXCLUSIVE-NOR-Glied G 5 oder ein EXCLUSIVE-ODER-Gatter und das erste Verzögerungsglied DY 1, dessen Verzögerungszeit T 1 der Hälfte einer Taktperiode des Taktsignals T entspricht. Das Taktsignal T kann daher auch eine entsprechende Unsymmetrie aufweisen. EXCLUSIVE-NOR-Gatter sind in der Regel extrem schnell, so daß die Erzeugung des doppelten Taktes problemlos ist. Durch das Verzögerungsglied DY 1 können auch eventuelle Unsymmetrien in der Arbeitsweise des EXCLUSIVE-NOR-Gatters G 5 ausgeglichen werden. Falls erforderlich, wird ein weiteres Verzögerungsglied DY 2 dem EXCLUSIVE-NOR-Gatter nachgeschaltet - hierzu kann ein weiteres Gatter verwendet werden. Ein Abgleich der Schaltungsanordnung ist nicht erforderlich, da die an den Eingängen D 1 und D 2 der dritten Kippstufe FF 3 anliegenden Eingangssignale nicht exakt in der Mitte abgetastet werden müssen. Sollte ein Sendetaktsignal mit der doppelten Taktsignalfrequenz bereits vorhanden sein, kann natürlich auf die Taktverdoppler- Schaltung verzichtet werden. Wie dem Schaltungsfachmann geläufig ist, können als Verknüpfungsglieder anstelle der NOR-Gatter ebenfalls UND-Gatter, ODER-Gatter sowie NAND-Gatter verwendet werden, mit denen dieselbe logische Funktion realisierbar ist. Dies ist in den Fig. 3 bis 5 dargestellt. Bei der Verwendung von ODER- oder NAND-Gattern müssen die Dateneingänge der dritten Kippstufe FF 3* eine UND- Verknüpfung aufweisen. Auch sind Lösungen mit Wired- OR- und Wired-NOR-Gattern usw. möglich. Eine Rahmensynchronisierung kann durch eine gesteuerte Verletzung der Coderegel durchgeführt werden. Hierzu ist in Fig. 1 ein gestrichelt eingezeichnetes ODER-Gatter G 6 vorgesehen, das dem Takt-Steuereingang der zweiten Kippstufe FF 2 vorgeschaltet ist. Eine logische Eins am zweiten Eingang 5 des ODER-Gatters blockiert die zweite Kippstufe und führt zur Coderegelverletzung. Das Rahmenkennungswort im Datensignal DS muß hier natürlich ebenfalls logische Einsen aufweisen, und die Anzahl der Coderegelverletzungen muß geradzahlig sein.

Bei der in Fig. 1 angegebenen Realisierung mit diskreten Bauteilen werden als Kippstufen die Typen SH133CO116 der Fa. Siemens AG, als OR/NOR-Gatter der Typ SP16F60 der Fa. Plessey Semiconductors und als EXCLUSIVE-NOR-Gatter der Typ F100107 der Fa. Fairchild verwendet. Das Verzögerungsglied kann beispielsweise durch eine Koaxialleitung realisiert werden, deren Laufzeit sehr exakt ist.

Darüber hinaus ist der CMI-Codierer selbstverständlich auch integrierbar, wobei sich für die Integrierung in ECL-Technik besonders die in Fig. 1 angegebene Version eignet.

Claims (4)

1. CMI-Codierer zur Umsetzung eines binären Datensignals in ein CMI-Signal mit einer ersten Kippstufe (FF 1), der die Datensignale (DS) und ein zugehöriges Taktsignal (T) zugeführt werden, mit einer zweiten Kippstufe (FF 2), die als vom Datensignal (DS) gesteuerter Binärteiler arbeitet, und mit an die Ausgänge der Kippstufen (FF 1, FF 2) angeschalteten Gattern zum Codieren des CMI-Signals, dadurch gekennzeichnet, daß ein erster Ausgang (Q 1) der ersten Kippstufe (FF 1) und das über ein Laufzeitglied (G 2) verzögerte Taktsignal (T) mit Eingängen eines ersten Verknüpfungsglieds (G 3) verbunden sind,daß ein zweiter Ausgang () der ersten Kippstufe (FF 1) und ein erster Ausgang (Q 2) der zweiten Kippstufe (FF 2) mit Eingängen eines zweiten Verknüpfungsglieds (G 4) verbunden sind, daß die Ausgänge der beiden Verknüpfungsglieder (G 3, G 4) an miteinander logisch verknüpfte Dateneingänge (D 1, D 2) einer dritten Kippstufe (FF 3) geführt sind und daß dem Takteingang (CL) der dritten Kippstufe ein Sendetaktsignal (2T) zugeführt ist, das die doppelte Frequenz des Taktsignals (T) aufweist.

2. CMI-Coder nach Anspruch 1, dadurch gekennzeichnet, daß als Verknüpfungsglieder (G 3, G 4) NOR-Gatter vorgesehen sind. 3. CMI-Coder nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dritte Kippstufe (FF 3) über eine ODER-Schaltung verknüpfte Dateneingänge (D 1, D 2) aufweist. 4. CMI-Coder nach Anspruch 1, dadurch gekennzeichnet, daß als zweite Kippstufe eine als Binärteiler geschaltete D-Kippstufe vorgesehen ist, die über einen Takt-Steuereingang () vom Datensignal (DS) gesteuert wird.

5. CMI-Coder nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dem Takteingang (CL) der dritten Kippstufe eine Taktverdoppeler-Schaltung (TD) vorgeschaltet ist, deren Eingang das Taktsignal (T) zugeführt ist.

6. CMI-Coder nach Anspruch 5, dadurch gekennzeichnet, daß die Taktverdoppler-Schaltung (TD) ein EXCLUSIVE- NDR/ODER-Gatter (G 5) enthält, dessen einem Eingang ein erstes Verzögerungsglied (DY 1) vorgeschaltet ist. 7. CMI-Coder nach Anspruch 6, dadurch gekennzeichnet, daß als erstes Verzögerungsglied (DY 1) eine Koaxialleitung vorgesehen ist. 8. CMI-Coder nach Anspruch 1, dadurch gekennzeichnet, daß als Laufzeitglied (G 2) ein logisches Gatter vorgesehen ist.9. CMI-Coder nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dem Takt-Steuereingang () der zweiten Kippstufe (FF 2) ein logisches Verknüpfungsglied (G 6) zur Steuerung einer Coderegel-Verletzung vorgeschaltet ist.