DE3036170C2 - - Google Patents

Description

Die Erfindung betrifft eine digital gesteuerte Halbleiterschaltung mit wenigstens einer bistabilen Kippstufe.

Bekanntlich gibt es Halbleiterschaltungen dieser Art, die nach dem sog. Asynchronverfahren arbeiten. Dies bedeutet, daß nicht alle Teile der Digitalschaltung vom selben Taktgeber gesteuert sind. Beispiele hierfür sind sogenannte Multiprozessorsysteme, deren Subsysteme jeweils ihre eigene Taktversorgung haben. Damit nun die verschiedenen Subsysteme eines Multiprozessors problemlos miteinander kommunizieren können, ist eine Datensynchronisierung erforderlich. Weitere Beispiele für asynchron auftretende Signale findet man bei den verschiedenen Verfahren der Datenübertragungstechnik.

Die Synchronisierung erfolgt unter Anwendung von sog. Synchronisierern, deren wesentliche Bestandteile Flip-Flops als Synchronisierorgan sind. Bei der Synchronisierung werden zwei zueinander asynchrone Signale an den Takt bzw. an den Dateneingang des Flip-Flops gelegt.

Es ist nun bekannt (vgl. "IEEE Transactions on Computers" (April 1973), S. 421, 422), daß beim Betrieb von Flip-Flops sogenannte metastabile Zustände auftreten können, die sowohl zu Verzögerungen als auch zu einem Fehlverhalten der Schaltung im Betriebsablauf führen können. Aus der DE-OS 28 34 128 und aus "Frequenz" 31 (1977), Heft 3, Seiten 71 bis 76, ist bekannt, daß die Dauer eines metastabilen Zustands zwischen den mit Hilfe der Rückkopplung erzielten bistabilen Zuständen eines Flip-Flops im wesentlichen von der Anfangsamplitude der Rückkopplungslawine abhängt. Es ist deshalb Aufgabe der Erfindung, hier eine Abhilfe zu schaffen.

Die Aufgabe wird bei einer Halbleiterschaltung der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.

Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.

Ebenso wie es verschiedene Möglichkeiten für die Ausgestaltung des die bistabile Kippstufe darstellenden Flip- Flops gibt, gibt es auch verschiedene Möglichkeiten, das für die Rückkopplung vorgesehene logische Gatter auszuwählen. Die hierfür erforderlichen Gesichtspunkte werden nun anhand der Fig. 1 bis 7 beschrieben, wobei in Fig. 1 das Blockschaltbild des üblichen Basis-Flip-Flops, also eines RS-Flip-Flops, und in den übrigen Figuren je eine Ausgestaltung der Erfindung dargestellt ist.

Das in Fig. 1 dargestellte RS-Flip-Flop verwendet zwei kreuzgekoppelte NOR-Gatter G₁ und G₂. Die Alternative ist die Verwendung zweier kreuzgekoppelter NAND-Gatter G₁ und G₂. Der bei der Kreuzkopplung nicht verbrauchte Eingang des Gatters G₁ ist mit S und sein Ausgang mit bezeichnet, während der freie Eingang des Gatters G₂ mit R und sein Ausgang mit Q bezeichnet ist. Das RS-Flip-Flop wird durch die beiden Eingänge S und R gesetzt oder rückgesetzt. Wenn nun bei einer Realisierung der Gatter G₁ und G₂ durch je ein NOR-Gatter die beiden Eingänge S und R gleichzeitig den Zustand "0" haben, dann bleibt das Flip-Flop unverändert; es hält sich über die Kreuzkopplung und speichert dabei den alten Ausgangszustand. Haben die beiden Eingänge S und R den Zustand "1", dann werden beide Ausgänge Q und gleichzeitig den Zustand "0" erhalten. Dieser Zustand ist jedoch nicht erlaubt, da bei anschließender Beaufschlagung des mit zwei NOR- Gattern G₁ und G₂ realisierten RS-Flip-Flops durch je eine "0" an den Eingängen R und S der Ausgangszustand im allgemeinen nicht mehr definiert ist.

Sind die beiden Gatter G₁ und G₂ NAND-Gatter, so hat man den undefinierten Zustand, wenn gleichzeitig am Eingang S und am Eingang R der Zustand "0" vorliegt, während durch eine gleichzeitige "1" an S und R der Zustand des Flip- Flops nicht beeinflußt wird.

Der Ausgangszustand, d. h. der logische Zustand an den Ausgängen Q und ist auch dann im Sinne eines bistabilen Speicherelementes nicht definiert, wenn S oder R mit einem nach Dauer und/oder Amplitude nicht ausreichenden Eingangsimpuls beaufschlagt werden.

Als den metastabilen Zustand bezeichnet man nun das Verhalten des Flip-Flops während der Änderung seines Ausgangszustandes, wenn die Ausgänge Q und für eine unbestimmte Zeit weder den logischen Pegel "0" noch den logischen Pegel "1" annehmen. Infolge der Wirkung der Kreuzkopplung nehmen im Falle des Vorliegens des metastabilen Zustands die beiden Ausgänge Q und des RS-Flip-Flops gemäß Fig. 1 etwa den halben Pegel zwischen "0" und "1" an.

Um nun das Flip-Flop gemäß Fig. 1 aus dem labilen Zustand möglichst schnell wieder in eine prädestinierte Lage zu versetzen, ist die im Kennzeichen der Erfindung angegebene Rückkopplung vorgesehen, die z. B. entsprechend der aus Fig. 2 ersichtlichen Weise erfolgen kann.

Hier sind die beiden Ausgänge Q und der beiden kreuzgekoppelten NOR-Gatter G₁ und G₂ an je einen der beiden Eingänge eines UND-Gatters G₃ gelegt, dessen Ausgang entweder an einen zu diesem Zweck vorgesehenen dritten Eingang des NOR-Gatters G₁ oder an einen zu diesem Zweck vorgesehenen dritten Eingang des NOR-Gatters G₂ des RS-Flip-Flops gelegt ist.

Den Einsatz der Grundschaltung nach Fig. 2 als Synchronisierungselement zeigt Fig. 7. Durch die UND-Verknüpfung (die hier speziell als ein Transfergatter TG ausgebildet ist) eines Taktsignals am Eingang T und den im allgemeinen dazu asynchron verlaufenden Signals am Dateneingang E werden Impulse erzeugt, die durch beliebige Längen und Amplituden gekennzeichnet sind. Die Schaltung nach Fig. 2 wird nun so mit dem Ausgang des Transfergatters TG verbunden, daß dem Eingang R das nicht invertierte und dem Eingang S das über den Inverter IN 3 invertierte Ausgangssignal von TG zugeführt wird.

Bei auf rein synchroner Grundlage arbeitenden digitalen Halbleiterschaltungen wird entweder der R-Eingang oder der S-Eingang des Flip-Flops für eine halbe Taktbreite auf den Pegel "1" gebracht, so daß eine eindeutige Steuerung des Flip-Flops und damit Informationsübertragung gewährleistet ist. Von den beiden Ausgängen Q und bleibt im Normalfall einer der beiden Ausgänge auf dem Nullpegel. Die bei einer Ausführung gemäß Fig. 2 entsprechend der Erfindung vorgesehene Rückkopplung durch das UND-Gatter G₃ wird dann auf dem Nullpegel gehalten, so daß die Rückkopplung unwirksam bleibt.

Bei asynchronen Systemen, bei denen die zu verarbeitenden Datensignale nicht auf den Systemtakt bezogen sind, können hingegen Impulse beliebiger Breite an die Eingänge S oder R des Flip-Flops gelangen. Dabei wird das in Fig. 1 dargestellte übliche Flip-Flop nur dann in die gewünschte Lage versetzt, wenn der Energieinhalt des steuernden Impulses hierzu ausreichend ist. In diesem Falle wird also die zu übertragende Information in der gewünschten Weise weitergegeben. Anders liegen hingegen die Verhältnisse, wenn der für die Schaltung des Flip-Flops zur Verfügung gestellte Datenimpuls zu klein ist. Dann kommt es zur Entstehung des bereits beschriebenen metastabilen Zustands, der längere Zeit andauern kann.

Die Aufgabe der Rückkopplung gemäß der Erfindung liegt nun darin, zu erkennen, daß sich das Flip-Flop im metastabilen Zustand befindet, d. h. daß der Pegel an den Ausgängen Q und des Flip-Flops sich etwa in der Mitte zwischen den logischen Pegeln "0" und "1" befindet. Außerdem soll die Rückkopplung diesen Zustand möglichst umgehend beseitigen. Der Lösung des ersten Teils dieser Aufgabe dient das UND-Gatter G₃. Es muß so dimensioniert werden, daß es auf den im metastabilen Zustand des Flip- Flops an dessen Ausgängen Q und dann anliegenden verminderten Pegeln ansprechen kann, so daß die Ansprechschwelle des UND-Gatters G₃ niedriger als die Ansprechschwelle der beiden NOR-Gatter G₁ und G₂ ist.

Auf die hierzu erforderlichen technischen Maßnahmen wird noch eingegangen.

Um außerdem den Rückkopplungsvorgang möglichst zu beschleunigen, empfiehlt sich z. B. die aus Fig. 3 ersichtliche Maßnahme. Hier ist als Rückkopplungslied ein NAND- Gatter G₃ vorgesehen, das über eine Push-Pull-Stufe PP entweder auf einen dritten Eingang des NOR-Gatters G₁ oder des NOR-Gatters G₂ mit seinem Ausgang geschaltet ist. Die Push-Pull-Stufe besteht aus einem ersten Inverter IN 1 und einem den Ausgang der Rückkopplung bildenden zweiten Inverter IN 2. Der zweite Inverter IN 2 ist im Detail dargestellt.

Er besteht aus einem ersten MOS-Feldeffekttransistor T 1 vom Anreicherungstyp und einem mit diesem in Serie liegenden zweiten MOS-Feldeffekttransistor T 2 vom Verarmungstyp. Der Treibertransistor T 1 liegt mit seiner Source am Bezugspotential und mit seinem Drain an einem Schaltungsknoten, der einerseits noch mit dem zu beaufschlagenden dritten Eingang des Flip-Flops und andererseits noch mit der Source des Verarmungstyp-Transistors T 2 verbunden ist. Der Drain des Verarmungstyp-Transistors T 2 liegt am ersten Betriebspotential U _DD, während das zweite Betriebspotential mit dem an Masse liegenden Bezugspotential identisch ist. Beide Potentiale sind auch für die anderen Teile der Schaltung verbindlich. Hierzu sind u. a. diejenigen Teile der Schaltung zu zählen, die durch die beiden Ausgänge Q und des Flip-Flops in bekannter Weise zu steuern sind und für die deshalb das Gatter G₃ nur mittelbar von Bedeutung ist.

Das Gate des Treibertransistors T 1 wird unmittelbar vom Ausgang des NAND-Gatters G₃ und das Gate des Verarmungstyp- Transistors T 2 über den ersten Inverter IN 1 gesteuert. Der durch die Push-Pull-Stufe PP gegebene Verstärker ist für eine Beschleunigung der Wirkung der Rückkopplung auf das Flip-Flop G₁, G₂ vorgesehen. Sie ist im Beispielsfall ebenso wie die übrigen Teile der Schaltung in MOS-Technik realisiert. Es ist aber auch eine Realisierung der Schaltung in Bipolartechnik möglich.

Eine schalttechnische Ausgestaltung der in Fig. 2 dargestellten Möglichkeit in MOS-Technik ist im Detail aus Fig. 2a ersichtlich, wobei das UND-Gatter G₃ unter Verwendung von NOR-Gattern und Invertern konstruiert ist. Von einer Bezeichnung der diese Schaltung aufbauenden MOS- Feldeffekttransistoren und einer näheren Beschreibung der Schaltung ist aus verständlichen Gründen abgesehen.

Wie bereits oben bemerkt, kann das Flip-Flop auch durch zwei kreuzgekoppelte NAND-Gatter G₁ und G₂ realisiert sein. Da in diesem Falle der metastabile Zustand als "0" an den beiden Ausgängen Q und des Flip-Flops interpretiert werden muß, ist bei einer der Fig. 2 entsprechenden Realisierung das Gatter G₃ in der Rückkopplung ein ODER- Gatter. Während man im Falle der in Fig. 2 dargestellten Realisierung das UND-Gatter G₃ so ausgestaltet, daß es eine niedrigere Ansprechschwelle als die das Flip-Flop bildenden Gatters G₁ und G₂ aufweist, wird man im Falle der soeben genannten Abänderung die Ansprechschwelle des dann durch ein ODER-Gatter gegebenen Rückkopplungsgatters G₃ höher als die Ansprechschwelle der dann durch NAND- Gatter realisierten Gatter G₁ und G₂ des Flip-Flops einstellen.

Will man die Rückkopplungswirkung intensivieren, so kann man - ebenso wie bei der Anordnung gemäß Fig. 3 eine Push-Pull-Stufe vorsehen. Diese Möglichkeit ist in Fig. 4 dargestellt. Die Push-Pull-Stufe PP entspricht in ihren Einzelheiten der Push-Pull-Stufe bei der Anordnung gemäß Fig. 3. Jedoch ist das Gatter G₃ auch in diesem Fall mit einem negierenden Ausgang versehen, so daß G₃ nicht durch ein ODER-Gatter, sondern durch ein NOR-Gatter zu realisieren ist.

Die bereits erwähnte Reduzierung der Ansprechschwelle des Rückkopplungsgatters G₃ für den Fall, daß dieses durch ein UND-Gatter (Fig. 2) oder durch ein NAND-Gatter (Fig. 3) realisiert ist, läßt sich erreichen, indem man das Verhältnis der Widerstände der Lasttransistoren zu den Widerständen der jeweils zugehörigen Schalttransistoren eingangsseitig merklich größer als im Falle der übrigen Bestandteile der Schaltung, insbesondere auch der beiden das Flip-Flop bildenden Gatter G₁ und G₂ einstellt. Für den Fall, daß das Rückkopplungsgatter G₃ eine ODER-Funktion oder eine NOR-Funktion haben soll, muß die Ansprechschwelle dieses Gatters G₃ erhöht werden. Dies bedeutet, daß man das Verhältnis des Widerstands der Lasttransistoren von G₃ zum Widerstand der zugehörigen Schalttransistoren so einstellt, daß von der Eingangsseite von G₃ aus dieses Widerstandsverhältnis merklich kleiner als das Widerstandsverhältnis am Eingang der Gatter G₁ und G₂ als an den Eingängen der übrigen Schaltungsteile erscheint. Erreichen läßt sich dies in bekannter Weise durch die Einstellung der Transistorgeometrien, z. B. des W/L-Verhältnisses.

Eine Schaltung, die auf die Ein-Kanal-MOS-Technik zugeschnitten ist und die der Realisierung gemäß Fig. 2 entspricht, ist in Fig. 6 dargestellt. Hier ist das Rückkopplungs-UND-Gatter G₃ in bekannter Weise in eines der beiden NOR-Gatter des Flip-Flops einbezogen (hier in das Gatter G₁). Ebenso kann das Gatter G₃, das dann durch ein OR-Gatter gegeben ist, in eines der beiden Gatter G₁ oder G₂ des Flip-Flops miteinbezogen werden, wenn das Flip-Flop durch kreuzgekoppelte NAND- Gatter gegeben ist.

Die Erfindung ist bisher nur in Verbindung mit einem RS-Flip-Flop beschrieben. Es wird aber unmittelbar verständlich, daß sie ebensogut auch bei anderen Flip-Flops, z. B. bei JK-Flip-Flops, bei D-Flip-Flops, bei Master-Slave-Flip-Flops, also sowohl bei statischen als auch bei dynamischen Flip-Flops, anwendbar ist. Die Herstellungsart, d. h. also vor allem auch die Technologie, bedarf hierbei keiner besonderen Berücksichtigung. So ist, wie bereits angedeutet außer der Anwendung der MOS-Technik auch die Realisierung der Gatter in Bipolartechnik möglich. Ebenso ist die Erfindung auf handelsübliche Flip-Flops und sonstige bistabile Kippstufen anwendbar.

Bei getakteten Flip-Flops kann man entsprechend Fig. 5 verfahren, wobei das Rückkopplungsgatter G₃ mit seinem Ausgang entweder an den zusätzlichen Steuereingang "Clear" oder an den zusätzlichen Eingang "Preset" gelegt ist. Eingangsseitig ist das Rückkopplungsgatter, welches z. B. ein UND- oder ein ODER-Gatter sein kann, durch die beiden Signalausgänge Q und des Flip-Flops gesteuert.

Claims (11)

1. Digital gesteuerte Halbleiterschaltung mit wenigstens einer bistabilen Kippstufe, dadurch gekennzeichnet, daß die beiden Signalausgänge (Q, ) der bistabilen Kippstufe (G 1, G 2) an je einen Eingang eines logischen Gatters (G 3) gelegt sind, dessen Signalausgang über einen Rückkopplungsweg mit einem zusätzlichen Signaleingang der bistabilen Kippstufe (G 1, G 2) verbunden ist und das derart beschaffen ist, daß es auf einen metastabilen Betriebszustand der bistabilen Kippstufe (G 1, G 2) anspricht.

2. Digital gesteuerte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die bistabile Kippstufe als RS-Flip-Flop ausgebildet ist.

3. Digital gesteuerte Halbleiterschaltung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß die beiden Ausgänge (Q, ) der bistabilen Kippstufe durch die Ausgänge eines Paares kreuzgekoppelter NOR-Gatter gegeben sind und das die Rückkopplung bewirkende logische Gatter (G₃) als UND-Gatter ausgebildet ist.

4. Digital gesteuerte Halbleiterschaltung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß die beiden Ausgänge (Q, ) der bistabilen Kippstufe durch die Ausgänge eines Paares kreuzgekoppelter NAND-Gatter gegeben sind und das die Rückkopplung bewirkende logische Gatter (G₃) als ODER-Gatter ausgebildet ist.

5. Digital gesteuerte Halbleiterschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Ausgang des die Rückkopplung vermittelnden logischen Gatters (G₃) über eine als Push-Pull-Stufe ausgebildete Verstärkerschaltung an den zusätzlichen Signaleingang der bistabilen Kippstufe geschaltet ist.

6. Digital gesteuerte Halbleiterschaltung nach Anspruch 5 und einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß in der Verstärkerschaltung (PP) zwei MOS-Feldeffekttransistoren (T 1, T 2) vom selben Kanaltyp bezüglich ihrer Source-Drain-Strecken hintereinander geschaltet und von den beiden auch für den Rest der Schaltung zuständigen Betriebspotentialen versorgt sind, daß dabei der eine MOS-Feldeffekttransistor (T 1) mit seiner Source an das als Bezugspotential (Masse) geschaltete zweite Betriebspotential und als Transistor vom Anreicherungstyp ausgebildet ist, während der als Verarmungstyp-Transistor ausgebildete zweite MOS-Feldeffekttransistor (T 2) mit seinem Drain an das erste Betriebspotential (U _DD gelegt ist, daß außerdem das Gate des Anreicherungstyp-Transistors (T 1) invertiert im Vergleich zu dem Gate des Verarmungstyp- Transistors (T 2) beaufschlagt ist, indem zwischen dem Ausgang des Rückkopplungsgatters (G₃) und dem Gate nur eines der beiden Transistoren (T 1, T 2) ein Inverter (IN 1) vorgesehen ist, der im Falle, daß das Rückkopplungsgatter (G 3) nicht negierend ist, zum Gate des MOS-Feldeffekttransistors (T 1) vom Anreicherungstyp und im Falle, daß das Rückkopplungsgatter (G 3) negierend (d. h. als NOR- bzw. NAND-Gatter ausgebildet) ist, zum Gate des MOS-Feldeffekttransistors (T 2) vom Verarmungstyp leitet.

7. Digital gesteuerte Halbleiterschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Rückkopplungsgatter (G₃) in eines der beiden das Flip- Flop bildenden Gatter (G₁, G₂) in der bei der hier anzuwendenden Ein-Kanal-MOS-Technologie üblichen Weise mit einbezogen ist.

8. Digital gesteuerte Halbleiterschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Ansprechwelle des Rückkopplungsgatters (G₃) unterschiedlich zu der Ansprechwelle der übrigen Schaltungsteile, insbesondere zur Ansprechwelle der die bistabile Kippstufe bildenden beiden logischen Gatter (G₁, G₂) eingestellt ist.

9. Digital gesteuerte Halbleiterschaltung nach Anspruch 8, dadurch gekennzeichnet, daß im Falle der Ausbildung der bistabilen Kippstufe (G₁, G₂) durch kreuzgekoppelte NOR- Gatter (G₁, G₂) die Ansprechwelle des als UND-Gatter bzw. NAND-Gatter ausgebildeten Rückkopplungsgatters (G₃) niedriger und im Falle der Ausbildung der bistabilen Kippstufe (G₁, G₂) durch kreuzgekoppelte NAND-Gatter (G₁, G₂) die Ansprechschwelle des als ODER-Gatter bzw. NOR-Gatter ausgebildeten Rückkopplungsgatters (G₃) größer als die Ansprechwelle der das zugehörige Flip-Flop bildenden Gatter (G₁, G₂) eingestellt ist.

10. Digital gesteuerte Halbleiterschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß sie in monolithisch integrierter MOS-Technik realisiert ist.

11. Digital gesteuerte Halbleiterschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die bistabile Kippstufe (G₁, G₂) als taktgesteuertes Flip-Flop ausgebildet ist, daß hierbei der Dateneingang (E) über einen taktgesteuerten Transfertransistor (TG) über einen Inverter (IN 3) an den Setzeingang (S) und unmittelbar an den Reseteingang (R) des rückgekoppelten Flip-Flops gelegt ist.