DE2025740C3 - Sammelleitungsanordnung - Google Patents

Description

Die Erfindung bezieht sich auf eine Sammelleitungsanordnung mit an eine Sammelleitung angeschlossenen Sendergattern und Empfangsgattern, bei der jeweils nur ein Sendergatter Daten an die Sammelleitung abgibt, und bei der das Sendergatter mit seinem mit der Sammelleitung verbundenen Ausgang drei mögliche Ausgangszustände hat, wobei der Innenwiderstand der Sendergatter bei den zwei Ausgangszuständen, in denen die Sendergatter aktiv sind, einen kleinen Wert hat, beim dritten Ausgangszustand, in dem die Sendergatter passiv sind, einen großen Wert hat.

Sammelleitungen sind Datemignalleitungen mit mehreren über die Leitung verteilten Sendern und Empfängern. Besondere Steuersignale sorgen dafür, daß jeweils nur ein Sender Daten an die Sammelleitung abigbt. Eine logische Verknüpfung mehrerer Sendersignale auf der Sammelleitung ist dabei nicht vorgesehen.

Fig. 1 zeigt ein Beispiel einer Sammelleitung mit angeschlossenen Sendern und Empfängern. Die Sender und Empfänger sind hier Gatterschaltungen. Die Sender sollen als Sendergatter, die Empfänger als Empfangsgatter bezeichnet werden. In F i g. 1 sind drei Sendergatter 1,2,3 und vier Empfangsgatter 4,5,6,7 vorgesehen. Die Dateneingänge der Sendergatter 1,2,3 sind mit D1, D2, D3, die Steuereingänge mit 51. 52, 53 benannt. Die Steuereingänge der Empfangsgatter 4, S, 6,7 heißen 54, 55, 56, 57. Die Sammelleitung SL ist an ihren Enden mit einem Widerstand R abgeschlossen. Sind während eines Zeitschrittes die Steuersignale = 54 = »]«, so ist der Datenweg vom Sendergatter 2 zum Empfangsgatter 4 durchgeschaltet. Die Steuereingänge der Sendergatter 1 und 3 müssen während dieses Zeitschrittes »0« sein. In einem folgenden Zeitschritt kann nach Auflösung der Verbindung vom Sendergatter 2 zum Empfangsgatter 4 eine neue Verbindung hergestellt werden.

Der große Vorteil einer derartigen Sammelleitungsanordnung ist darin zu sehen, daß durch den Zeitmultiplexbetrieb ein und dieselbe Leitung für verschiedene Datenwege benutzt werden Lann. Sie

in ersetzt damit eine große Anzahl normaler Signalleitungen. Eine große Effektivität der Sammelleitung ist aber nur dann gegeben, wenn ein häufiger Wechsel der Datenwege zwischen einer großen Anzahl von Sendern und Empfängern möglich ist Dafür müssen aber

ι > mehrere Voraussetzungen erfüllt sein. Zum Beispiel muß die Sammelleitung mit Widerständen abgeschlossen sein, die in etwa dem Wellenwiderstand der Leitung entsprechen. Außerdem sollen die nichtsendenden Sendergatter und alle Empfangsgatter möglichst keine

-><» ohmsche Last darstellen. Zu kleine Innenwiderstände der Sendergatter führen zu Reflexionen oder gar zur völligen Sperrung der Sammelleitung an den Einspeisestellen. Weiterhin sollen die kapazitiven Lasten, die durch die Sender- und Empfangsgatter dargestellt

r. werden, möglichst klein und gleichmäßig über die Leitung verteilt sein.

Auf Grund dec Kapazitäten der Sender- und Empfangsgatter und deren ohmsche Widerstände ist der Wellenwiderstand der Sammelleitung einer Streu-

··» ung unterworfen, die bis zu ±40% ausmachen kann. Ein reflexionsfreier Abschluß der Sammelleitung ist deshalb nicht möglich.

Bisher wurden als Sendergatter für Sammelleitungen Gatter verwendet, bei denen einer der beiden logischen

' ■ Ausgangszustände zugleich den Ruhezustand (nichtsendendes Gatter) darstellt. Damit die nichtsendenden Gatter das Signal auf der Leitung nicht stören können, muß sich der Ruhezustand durch einen hohen Innenwiderstand am Ausgang auszeichnen. Für ein

·"·" solches Sendergatter kann ein Ersatzschaltbild angegeben werden, das aus einem Schalter und einer Spannungsquelle besteht. Im sendenden Zustand wird bei Übertragung einer binären »I« z.B. der Schalter geschlossen, so daß die Spannungquelle an der

i- Sammelleitung liegt und dort eine Spannung einprägt. Soll eine Information der anderen Art, z. B. eine binäre »0« gesendet werden, dann wird der Schalter geöffnet, und es wird keine Spannung auf der Sammelleitung eingeprägt. Dieser zweite Zustand, geöffneter Schalter,

·'·» ist gleichzeitig der Ruhezustand, in dem das Sendergatter nicht sendet.

Wird bei einem solchen Sendergatter von einer binären »1« auf eine binä^re »0« geschaltet, also der Schalter geöffnet, dann fließt zunächst ein Strom in der

■ ■ Sammelleitung weiter. Dieser Strom erzeugt zusammen

mit dem Wellenwiderstand der Leitung an der Sendestelle eine Spannung, die dieselbe Polarität hat, wie die zuvor eingeprägte Spannung. Das bedeutet, daß der Spannungshub an der Sendestelle im Schaltaugen-

■ '· blick verhältnismäßig klein ist. Erst wenn die Reflexionen auf der Sammelleitung abgeklungen sind, nimmt der Spannungshub an der Sendestelle seine normale Größe an.

In Fig.2 ist der beschriebene Fall dargestellt. Das Ersatzschaltbild des Sendergatters besteht aus dem Schalter SCH und der Spannungsquelle UHL Die Sammelleitung SL ist an ihren Enden E mit dem Widerstand R abgeschlossen. Soll eine binäre »1«

gesendet werden, dann wird der Schalter SCH geschlossen, und es liegt an der Sendestelle A die Spannung UHL Wird eine binäre »0« gesendet, dann wird der Schalter SCH wieder geöffnet, und es bildet sich an der Sendestelle A eine Spannung, die von dem noch fließenden Strom und dem Wellenwiderstand der Sammelleitung SL bestimmt wird. Erst wenn kein Strom mehr fließt, nimmt die Sendestelle A die Spannung von etwa 0 Volt an Das bedeutet, daß im Schaltaugenblick der Spannungshub an der Sendestelle A verhältnismäßig klein ist Ist ein Empfangsgatter in der Nähe der Sendßstelle A angeordnet, dann erhält es im Schaltaugenblick eine verhältnismäßig hohe Spannung, die von ihm falsch interpretiert werden kann. Auf jeden Fall erhält das Empfangsgatter die eine eindeutige Information kennzeichnende Spannung zu einem späteren Zeitpunkt die Laufzeit des Signals auf der Sammelleitung SL wird also erhöht

Es ist weiterhin ein TTi-Schaltkreis bekanntgeworden, der drei mögliche Ausgangszustände hat wobei der Schaltkreis bei den beiden Ausgangszuständen, in denen er aktiv ist einen kleinen Innenwiderstand h?,i, während er bei dem dritten Ausgangszustand, in dem er passiv ist, einen großen Innenwiderstand hat Ein solcher TTL-Schaltkreis kann als Sendergatter an eine Sammelleitung angeschlossen werden. Damit wird eine Trennung der sendenden Zustände des Sendergatters von seinem Ruhezustand ermöglicht Der Ausgang des Sendergatters ist für beide logischen Zustände niederohmig. Es wird somit bei beiden logischen Zuständen an der Sendestelle eine Spannung eingeprägt Der Spannungssprung an der Sendestelle im Umschaltaugenblick wird also allein durch das Sendergatter bestimmt

Der Erfindung liegt die Aufgabe zugrunde, bei einer Sammelleitungsanordnung mit Sendergattern dieses als FCL-Schaltkreis auszuführen und ihm die Eigenschaften des bekannten 7TL-Schaltkreises zu geben. Diese Aufgabe wird gelöst durch ein Sendergatter mit einem ECL-Schaltungskreis, der aus einem ersten Differenzverstärker 'tnd aus einem an den Ausgang des ersten Differenzverstärkers angeschlossenen Emitterfolger besteht, aus einem zweiten Differenzverstärker, dessen ungesteuerter Transistor mit seinem Kollektor an der Basis des Emitterfolgertransistors liegt, dessen gesteuerter Transistor mit seinem Kollektor an die Emitter der Transistoren des ersten Differenzverstärkers angeschlossen ist, aus einem Eingangstransistor, dessen Basis das Steuersignal zugeführt wird und dessen Emitter über einen Widerstand mit der Basis des gesteuerten Transistors des zweiten Differenzverstärkers verbunden ist und aus einem zwischen den Ausgang des erster» Differenzverstärkers und der Basis des Emitterfolgertransistors angeordneten Widerstand.

F i g. 3 zeigt ein Prinzipschaltbild eines Sendergatters, das drei Ausgaligszustände hat wobei bei zwei Ausgangszuständen der Innenwiderstand klein ist, während beim dritten Ausgangszustand der Innenwiderstand einen großen Wert hat Die Sammelleitung SL ist wiederum an ihren Enden E von den Widerständen R abgeschlossen. An der Sendestelle A liegt der Ausgang des Sehdergatters. Das Ersatzschaltbild des Sendergatters besteht aus der Spannungsquelle UHL, der Spannungsquelle UNund dem Schalter SCH. Durch den Schalter SCH können die drei möglichen Ausgangszustände des Sendergatters dargestellt werden. Ist der Schalter in der Stellung I, dann liegt an der Sendestelle A die Spannung UHL In diesem Falle wird /.. B. eine binäre »I« ausgesendet. Soll eine binäre »0« gesendet werden, dann wird der Schalter SCH in den Zustand ü gebracht Es liegt dann die Spannung Wan der Sendestelle A. Wenn also eine Information ausgesendet wird (Ausgangszustand I und Ausgangszu-

j stand 0 des Sendergatters), wird an der Sendestelle A eine Spannung eingeprägt der Innenwiderstand des Sendergatters hat einen kleinen Wert Wird überhaupt nicht gesendet dann wird der Schalter SCH in die Stellung 2 gebracht und damit ist der dritte Ausgangs-ο zustand des Sendergatters eingestellt Das Sendergatter hat in diesem Falle einen hohen Innenwiderstand. Wird also das Sendergatter von dem Ausgangszustand 1 in den Ausgangszustand 0 geschaltet dann ist der Spannungshub an der Sendestelle A durch die Spannungsquellen UHL und LWbestimmt Es läuft dann also auf der Sammelleitung SL ein Spannungssprung entlang, der diesem Hub entspricht An der Sammelleitung SL angeschlossene Empfangsgatter erhalten diesen Spannungssprung nach einer kürzeren Laufzeit

.'D als bei der Schaltung nach F i g. 2.

Die erfindungsgemäße Realisierung dieses Sendergatters nach F i g. 3 ist in F i g. 4 gezeigt Es wird hier ein ECL-Schaltkreis verwendet Dieser besteht aus einem Differenzverstärker mit Transistoren 7*2, 7*3 und einem

->"i zum gesteuerten Transistor T2 des Differenzverstärkers parallelgeschalteten gesteuerten Transistor 7*1. An den Ausgang des Differenzverstärkers, im Ausführungsbeispiel an dem Kollektor des Transistors 7"3, ist ein Emitterfolger Γ6 angeschlossen. Der Emitter des

in Emitterfolger 7*6 ist mit der Sammelleitung SL verbunden, er bildet also die Sendestelle A. An der Basis des ungesteuerten Transistors T3 des Differenzverstärkers wird eine feste Spannung angelegt Die Funktion eines derartigen fCL-Schaltkreises ist bekannt und wird ι darum hier nicht näher erläutert.

Diesem bekannten Schaltkreis wird noch ein zweiter Differenzverstärker, bestehend aus Transistoren 7"4 und 7*5 und ein Eingangstransistor Tl sowie ein Basiswiderstand im Basiszweig des Transistors 7"6

in hinzugefügt. Der Kollektor des ungesteuerten Transistors 7*5 des zweiten Differenzverstärkers ist mit der Basis des Emitterfolgertransistors 7*6 verbunden, der Kollektor des gesteuerten Transistors 7*4 des zweiten Differenzverstärkers liegt an dem Emitter des Transi-

i> stors Ti. Die Emitter der Transistoren 7*4, 7"5 des zweiten Differenzverstärkers sind mit einer Stromquelle Q verbunden. An die Basis des gesteuerten Transistors TA des zweiten Differenzverstärkers ist eine konstante Stromquelle Q1 angeschlossen. Der

■ii Eingangstransistor Tl (Emitterfolger) liegt mit seinem Kollektor an Nullpotential und mit seinem Emitter über einen Widerstand an der Basis des gesteuerten Transistors 7*4 des zweiten Differenzverstärkers. Den Eingängen D\ bzw. D 2 der Transistoren Ti bzw. T2

>"> werden die Daten, dem Eingang S des Transistors 7*7 das Steuersignal zugeführt

Die drei Ausgangszustände des Sendergatters können entsprechend der folgenden Wahrheitstabelle gewonnen werden: Ist das Steuersignal 5=0 und das

IMi Datensignal »0« oder »1«, dann ist das Sendergatter in Ruhezusiand, der Innenwiderstand des Sendergatters ist hoch, der Ausgang ist gesperrt Ist das Steuersignal und das Datensignal »0«, dann wird eine binäre »0« ausgesendet ist das Steuersignal »1« und das Datensi-

i' gnal »I«. dann wi d eine binäre »1« ausgesendet. In beiden Fällen ist der Innenwiderstand des Sendergatters niedrig.

Im Falle S=»1« ist der Transistor 7*5 gesperrt, ein

5 6

Strom /fließt über den aus den Transistoren Ti, 7"2und Emitterfolgers gesperrt, und der Ausgangsinnenwider-

Γ3 gebildeten Differenzverstärker. Damit arbeitet die stand nimmt große Werte an (nichtsendender Aus-

Schultung wie ein normales ECL-ODER-Gatter mit den gangszustand des Gatters).

Eingängen Di und D2 und dem Ausgang A. In beiden In Fig. 5 ist ein Impulsdiagramm dargestellt. Zuständen von A fließt durch den Transistor Γ6 so viel -, Übereinander angeordnet zeigt es die Ausgangsspan-Emitterstrom, daß der Innenwiderstand des Ausgangs nung UA über der Zeit / aufgetragen und die klein bleibt (sendende Ausgangszustände). Spannungen des Datensignals D und des Steuersignals S Im Falle S= »0« fließt der Strom /über den Transistor ebenfalls über der Zeit t aufgetragen. Die den 7"5 und erzeugt an den Widerständen RCund RC'e'inen Spannungen entsprechenden Informationen »I« oder Spannungsabfall. Damit wird der Transistor T6 des io »0« sind indem Impulsdiagramm eingetragen.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentanspruch;

   Sammelleitungsanordnung mit an eine Sammelleitung angeschlossenen Sendergattern und Empfangsgattern, bei der jeweils nur ein Sendergatter Daten an die Sammelleitung abgibt, bei der das Sendergatter an ihrem mit der Sammelleitung verbundenen Ausgang drei mögliche Ausgangszustände hat, wobei der Innenwiderstand der Sendergatter bei den zwei Ausgangszuständen, in denen die Sendergatter aktiv sind, einen kleinen Wert hat, beim dritten Ausgangszustand, in dem die Sendergatter passiv sind, einen großen Wert hat, gekennzeichnet durch ein Sendergatter mit einem ZFCL-Schaltungskreis, der aus einem ersten Differenzverstärker (TZ. Ti) und aus einem an den Ausgang des ersten Differenzverstärkers angeschlossenen Emitterfolger (TS) besteht, aus einem zweiten Differenzverstärker, dessen ungesteuerter Transistor (TS) mit seinem Kollektor an der Basis des Emitterfolgertransistors (TS) liegt, dessen gesteuerter Transistor (TA) mit seinem Kollektor an die Emitter der Transistoren des ersten Differenzverstärkers angeschlossen ist, aus einem Eingangstransistor (T7, Emitterfolger), dessen Basis das Steuersignal zugeführt wird und dessen Emitter über einen Widerstand mit der Basis des gesteuerten Transistors (T4) des zweiten Differenzverstärkers verbunden ist und aus einem zwischen den Ausgang des ersten Differenzverstärkers und der Basis des Emitterfolgcrtransistors (TS) angeordneten Widerstand (RC).