DE3854319T2

DE3854319T2 - ECL/TTL-Pegelumsetzer mit TTL Tri-State Ausgang und ECL Steuereingang.

Info

Publication number: DE3854319T2
Application number: DE3854319T
Authority: DE
Inventors: Aurangzeb K Khan
Original assignee: Tandem Computers Inc
Current assignee: Tandem Computers Inc
Priority date: 1987-11-20
Filing date: 1988-11-07
Publication date: 1996-02-29
Anticipated expiration: 2008-11-08
Also published as: EP0317143A3; EP0317143A2; DE3854319D1; AU614549B2; EP0317143B1; JPH01162012A; CA1303150C; JP2539898B2; AU2438288A; US4857776A

Description

Die vorliegende Erfindung betrifft integrierte Schaltungen und genauer Schaltungen zum Übersetzen von Emitter-gekoppelter Logik (ECL) in Transistor- Transistor-Logik (TTL).
In Digitalsystemen werden bidirektionale Busse oft zum Hin- und Her- Übertragen von Daten und Steuersignaien über verschiedene Untersysteme verwendet.
Um die zum Realisieren eines gewünschten Funktionalitätsniveaus erforderliche Anzahl von physikalischen Bussen zu reduzieren, werden derartige Busse oft durch Multiplexen geteilt. Es ist bekannt, daß ein zeitlich gemultiplexter Bus mit zwei Sätzen von Treibern/Empfängern unter der Voraussetzung, daß nicht beide Treibersätze gleichzeitig aktiv sind, eine funktionale Gleichwertigkeit mit zwei separaten Bussen erreichen kann.
Wenn zwei separate Bustreiber gleichzeitig aktiv sind, und speziell, wenn jeder Treibersatz versucht, die Busspannungspegel auf verschiedene Digitalwerte zu zwingen, resultiert eine Buskonkurrenz. In einer derartigen Situation kann der Spannungspegel auf dem Bus verbotene, nicht spezifizierte oder unbestimmte Werte erreichen. Typischerweise erhöht sich in einer derartigen Situation auch die Ausbreitungsverzögerung signifikant.
Bei einer herkömmlichen TTL-Busgestaltung gestattet es eine "Tri-State"- oder "Hochimpedanz"-Treibergestaltungsmethodik mehreren Treibern, sich einen gemeinsamen Bus zu teilen. Ein "normaler" TTL-Treiber erzeugt Strom, wenn er auf einem hohen Pegel ist, und senkt Strom, wenn er auf einem niedrigen Pegel ist. Vergleichsweise wird von einem auf "Tri-State" eingestellten TTL- Treiber auf hohen und niedrigen Pegeln weder Strom erzeugt noch gesenkt. in elektronischen Ausdrücken verhält sich ein auf Tri-State eingestellter Treiber wie ein Hochimpedanzknoten.
An einen TTL-Tri-State-Bus sind allgemein verschiedene Sätze von Treibern/Empfängern angeschlossen. Jeder der an einen Bus angeschlossenen Treiber/Empfänger kann durch Aktivieren des geeigneten Eingabesignals an einer angegliederten "Tri-State-Steuerung"-Schaltung in aktive Treiber- oder Tri-State-Modi gesetzt werden. Eine derartige Tri-State-Steuerfunktion ist ein normaler Teil des auf Tri-State einstellbaren TTL-Treibers.
Die herkömmliche Busgestaltungspraxis erfordert es, daß auf dem Bus nur ein Satz von Treibern gleichzeitig aktiv ist. Bevor ein Satz von Treibern für den aktiven Treibermodus freigegeben wird, müssen alle anderen Treiber auf Tri-State eingestellt werden. Dies stellt sicher, daß keine Buskonkurrenz auftritt.
Die Geschwindigkeit, mit der Treiber eingestellt werden können in oder herausgenommen werden können aus dem Tri-State-Modus beeinflußt direkt die funktionale Leistungsfähigkeit des Busses. Die Geschwindigkeit des Übergangs zwischen "Tri-State"- und "Aktiv"-Modi bestimmt die Geschwindigkeit des Multiplexbetriebes. Die in derartigen Übergängen enthaltene Verzögerung ist eine Hauptbeschränkung bei der Gestaltung von Hochgeschwindigkeitssystemen, die herkömmliche TTL-Technologie verwenden.
Bei der herkömmlichen TTL-Tri-State-Steuerung-Gestaltung wird ein TTL- Signal zum Betreiben der Steuerschaltung verwendet. Ferner basiert die Steuerschaltung selbst auf herkömmlichen TTL-Gestaltungsverfahren. Die Verzögerungsleistung einer derartigen Steuerschaltung ist relativ gering.
Bei der herkömmlichen Integrierte-Schaltungs-Situation, in der eine echte ECL- Schaltung zum Betreiben eines echten TTL-Tri-State-Busses verwendet wird ist das Verfahren folgendermaßen: Echte ECL-Signale sind jene, die intern im Chip sind, und zunächst in interne echte TTL-Signale übersetzt werden. Diese echten TTL-Pegel werden gepuffert und dann als Eingabe an die Tri-State- Steuerschaltung verwendet, die entweder Tri-State einnimmt oder den I/O- Treiber aktiviert, den sie steuert. Diese Technik "kostet" zwei Ausgabezellenwerte an Leistung und Dichte. Sie ist auch ziemlich langsam, da das ECL-Tri- State-Signal über eine herkömmliche Übersetzerschaltung zunächst in ein TTL- Signal übersetzt, dann gepuffert und schließlich in die Steuerschaltung eingegeben wird. Die der Tri-State-Eingabe hinzugefügte Serienverzögerung der Übersetzer- und Pufferschaltungen macht die "Tri-State"-in-"Aktiv"-Modus--
Übergänge ziemlich langsam. Diese geringe Verzögerungsleistung macht die Verwendung von Tri-State-Treibern in schnellen TTL-Digitalgestaltungen unpraktisch.
Die EP-A-0248473, die ein Bestandteil des Standes der Technik nach Artikel 54 (3) EPÜ bildet, offenbart eine ECL-in-TTL-Übersetzerschaltung, die in Abhängigkeit von einem ECL-Pegel-Steuersignal arbeitet, wobei die ECL-Pegel- Eingangs- und Steuersignale jeweils HOCH- und NIEDRIG-Zustände im Bereich von null Volt und einer Spannung von weniger als null Volt DC haben, um an einem Ausgangsanschluß bereitzustellen
a) TTL-Pegel-Ausgangssignale, die jeweils HOCH- und NIEDRIG-Zustände im Bereich einer positiven Ausgangsspannung und null Volt DC haben, oder
b) einen Zustand hoher Impedanz,
wobei die Schaltung Umsetzereinrichtungen zum Umsetzen der ECL-Pegel- Eingangssignale in die TTL-Pegel-Ausgangssignale und eine Ausgangspuffersteuerung umfaßt, die erste und zweite Ausgangstransistoren enthält, die in einer Totem-Pole-Konfiguration zwischen einer positiven Versorgungsspannung und einem Erdpotential von ungefähr null Volt angeschlossen sind, um dazwischen einen Reihenstrompfad zu bilden, wobei der Ausgangsanschluß an einer Verbindung zwischen den ersten und zweiten Ausgangstransistoren ausgebildet ist, woran die TTL-Pegel-Ausgangssignale bereitgestellt werden, wobei die ersten und zweiten Ausgangstransistoren ferner jeweilige Basisleitungen haben, die an einen Spannungsknoten gekoppelt sind, und wobei die Ausgangspuffersteuerung Einrichtungen zum Aktivieren der ersten und zweiten Ausgangstransistoren in Abhängigkeit von den TTL-Pegel- Umsetzerausgangssignalen hat.
Die WO 86/02792 offenbart eine integrierte Schaltung mit einer Schaltungsanordnung zur Umsetzung oder Übersetzung zwischen ECL- und TTL-Pegeln, während die EP-A-0176244 einen Logikumsetzer mit einer Dreizustands- oder Tri-State-Ausgangsstufe offenbart.
Eine Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Busumsetzer- Steuerschaltung zu schaffen.
Eine andere Aufgabe der Erfindung ist es, eine Schaltung zum Steuern eines TTL-Busses mit ECL-Logik zu schaffen.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine schnelle Schaltung zum Steuern eines TTL-Busses mit einer ECL-Schaltung zu schaffen.
Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Schaltung zum Steuern eines TTL-Busses mit einer ECL-Schaltung zu schaffen, die den Bus schnell in einen Hochimpedanzmodus schalten kann.
Es ist noch eine weitere Aufgabe der Erfindung, eine Schaltung zu schaffen, die einen TTL-Bus mit einer ECL-Schaltung steuern kann, und die den Ausgang auf einen Hochimpedanzmodus schalten kann, ohne durch eine ECL-in- TTL-Umsetzerpufferstufe zu gehen.
Gemäß der vorliegenden Erfindung wird eine Schaltung zum Übertragen von ECL-Pegel-Eingangssignalen und zum Arbeiten in Abhängigkeit von einem ECL-Pegelsteuersignal geschaffen, wobei die ECL-Pegel-Eingangs- und -Steuersignale jeweils HOCH- und NIEDRIG-Zustände im Bereich von null Volt und einer Spannung von weniger als null Volt DC haben, um an einem Ausgangsanschluß bereitzustellen
a) TTL-Pegel-Ausgangssignale, die jeweils HOCH- und NIEDRIG-Zustände im Bereich einer positiven Ausgangsspannung und null Volt DC haben, oder
b) einen Zustand hoher Impedanz,
wobei die Schaltung Umsetzereinrichtungen zum Umsetzen der ECL-Pegel- Eingangssignale in die TTL-Pegel-Ausgangssignale und eine Ausgangspuffersteuerung umfaßt, die erste und zweite Ausgangstransistoren enthält, die in elner Totem-Pole-Konfiguration zwischen einer positiven Versorgungsspannung und einem Erdpotential von ungefähr null Volt angeschlossen sind, um dazwischen einen Reihenstrompfad zu bilden, wobei der Ausgangsanschluß an einer Verbindung zwischen den ersten und zweiten Ausgangstransistoren ausgebildet ist, woran die TTL-Pegel-Ausgangssignale bereitgestellt werden, wobei die ersten und zweiten Ausgangstransistoren ferner jeweilige Basisleitungen haben, die an einen Spannungsknoten gekoppelt sind, und wobei die Ausgangspuffersteuerung Einrichtungen zum Aktivieren der ersten und zweiten Ausgangstransistoren in Abhängigkeit von den TTL-Pegel- Umsetzerausgangssignaien hat, wobei die Schaltung enthält:
eine positive Referenzspannungsquelle zum Erzeugen einer positiven Referenzspannung, die größer als null Volt DC und kleiner als die positive Versorgungsspannung ist,
einen Steuertransistor mit einer an die positive Versorgungsspannung angeschlossenen Steuerleitung, einer an den Spannungsknoten angeschlossenen Emitterleitung und einer an die Referenzspannungsquelle angeschlossenen Basisleitung,
einen Schalter, der zwischen den Spannungsknoten und eine negative ECL- Versorgungsspannung gekoppelt ist und in einem von der Aktivierung des ECL- Pegel-Steuersignals abhängigen ersten Modus arbeitet, um einen Strompfad aufzubauen, der den Steuertransistor in einen leitenden Zustand versetzt, um den Spannungsknoten an die positive Referenzspannung anzulegen, wobei die positive Referenzspannung einen Wert hat, der niedrig genug ist, um die ersten und zweiten Ausgangstransistoren in nichtleitende Zustände hoher Impedanz zu versetzen, und in Abwesenheit der Aktivierung des ECL-Pegel-Steuersignals in einem zweiten Modus arbeitet, um den Strompfad zu unterbrechen und den Steuertransistor in einen nichtleitenden Zustand zu versetzen, wodurch die ersten und zweiten Ausgangstransistoren in die Lage versetzt werden, die TTL- -Pegel-Ausgangssignale am Ausgangsanschluß zu erzeugen.
Es ist zu beachten, daß "IBM Technical Disclosure Bulletin Vol 21, Nr. 7, Dezember 1978, S. 2905-2906 "Bipolar Three-state Driver by R D Burke" eine Schaltung mit einer Dreizustands-Totem-Pole-Ausgangsstufe offenbart, die TTL-Pegel-Ausgangssignale erzeugt, wenn sie nicht im dritten, gesperrten Zustand ist. Jedoch sind anders als beim oben angegebenen Stand der Technik und der vorliegenden Erfindung die Signale, deren Pegel umgesetzt werden sollen, Differentialsignale von den Ausgängen der zwei ECL-Flip-Flops statt ECL-Pegel-Signale. Die Schaltungskonfiguration ähnelt jener von Anspruch 1 hinsichtlich der Totem-Pole-TTL-Ausgangsstufe und dem Bereitstellen eines Steuertransistors, der zum Anlegen einer ausreichend geringen Spannung an einen Spannungsknoten verwendet wird, um die Ausgangsstufe in den dritten, gesperrten Zustand zu versetzen, und eines Schalters, der in einem ersten Modus in Abhängigkeit von der Aktivierung eines Steuersignals arbeitet, um einen Strompfad zu bilden, der den Steuertransistor in einen leitenden Zustand versetzt, um eine Spannung an den Spannungsknoten anzulegen, der die ersten und zweiten Ausgangstransistoren in nichtleitende, hochimpedante Zustände versetzt, und in einem zweiten Modus in Abwesenheit der Aktivierung des Steuersignals arbeitet, um das Steuersignal zum Unterbrechen des Strompfades einzustellen, um den Steuertransistor in einen nichtleitenden Zustand zu versetzen, wodurch es den ersten und zweiten Transistoren ermöglicht wird, die Ausgangs-TTL-Pegel-Signale am Ausgangsanschluß zu erzeugen. Es ist jedoch zu beachten, daß es dabei keine positive Referenzspannungsquelle gibt, der Kollektor des Steuertransistors nicht an die positive Versorgungsspannung angeschlossen ist, der Schalter nicht an die negative ECL- Versorgungsspannung angeschlossen ist, und das Dreizustands-Steuersignal nicht ein ECL-Pegel-Signal ist.
Die vorliegende Erfindung schafft eine Schaltung zum Steuern eines Dreizustands-TTL-Busses mit einer ECL-Schaltung. Die Schaltung der vorliegenden Erfindung beschleunigt "Dreizustands"- oder "Tri-State-"-in-"Aktiv"- Übergang durch Eliminieren der Notwendigkeit eines Umsetzers und eines Puffers drastisch. Die Dreizustands-Steuerschaltung der vorliegenden Erfindung akzeptiert echte ECL-Eingaben direkt, wodurch die Verzögerung, Leistung und Dichte-"Kosten" der Umsetzer- und Pufferschaltungen eliminiert werden. Diese Schaltung verbessert ferner die Verzögerungsleistung der Dreizustands-/Aktiv-Übergänge durch Beschränken der Vorrichtungssättigung auf niedrige Pegel.
Die Erfindung wird weiter anhand eines nicht beschränkenden Beispiels unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen:
Figur 1 ein Diagramm ist, das den Stand der Technik zeigt.
Figur 2 ein Schaltplan einer bevorzugten Ausführungsform der vorliegenden Erfindung ist.
Die Ausdrücke "echte TTL" und "echte" ECL" werden hierin im herkömmlichen Sinn verwendet. Die Ausdrücke "echte TTL" und "echte ECL" unterscheiden sich positiv von den Ausdrücken "pseudo-TTL" und "pseudo-ECL". Allgemein sind echte TTL-Spannungen im Bereich von null bis plus fünf Volt, und echte ECL-Spannungen sind negativ im Bereich von null bis minus zwei Volt. Pseudo-TTL-Spannungen haben einen fünf-Volt-Unterschied zwischen den hohen und niedrigen Zuständen, jedoch sind die Spannungen negativ, das heißt, daß pseudo-TTL-Signale von null bis minus fünf Volt rangieren. Pseudo-ECL- Signale haben ungefähr einen Zwei-Volt-Bereich, aber sie sind positiv, das heißt, sie rangieren von null bis plus zwei Volt.
ECL und TTL sind wohlbekannte und allgemein verwendete Arten von Schaltungen. ECL-Signale haben einen "Hoch"-Pegel von -800 Millivolt und einen "Niedrig"-Pegel von -1560 Millivolt. TTL-Signale haben "Hoch"-Werte, die von 2 Volt bis 5 Volt rangieren, und haben "Niedrig"-Pegel, die von 0 Volt bis 800 Millivolt rangieren. Diagramme, die diese Spannungspegel zeigen, sind in der Europäischen Patentanmeldung EP-A-0 317 145 zu sehen.
Die in den Figuren 1 und 2 gezeigten Schaltungen akzeptieren ein echtes ECL- Pegel-Eingangssignal, das als "A" bezeichnet ist, und übersetzen es in ein echtes TTL-Pegel-Ausgangssignal "YA". Das Ausgangssignal "YA" kann zum Steuern eines Busses (hierin nicht spezifisch gezeigt) verwendet werden. Zusätzlich zu den "Hoch"- und "Niedrig"-Zuständen haben die Ausgaben der in den Figuren 1 und 2 gezeigten Schaltungen auch einen "Hochimpedanz"- Zustand. Der Hochimpedanzzustand wird durch ein echtes ECL-Pegel-Signal, das als "CT" bezeichnet ist, frei oder gesperrt geschaltet.
Die in den Figuren 1 und 2 gezeigten Diagramme haben konventionelle durchgezogene Linien, um Schaltungsverbindungen anzuzeigen. Die Figuren 1 und 2 haben ferner gepunktete Linien um einige Teile der Figuren. Diese dünnen gepunkteten Linien stellen keine Schaltungsverbindungen dar. Die dünnen gepunkteten Linien teilen die Schaltung lediglich in verschiedene Teile, um das Erklären, wie die Schaltung arbeitet, zu erleichtern.
In der Figur 1 ist eine typische Übersetzer- oder Umsetzer-Steuerschaltung für echte ECL in echte TTL gezeigt. Wie in der Figur 1 gezeigt ist, enthält die Umsetzer-Steuerschaltung eine Inverterschaltung 11P, die eine echte ECL- Eingabe "A" empfängt, und die ein echtes TTL-Ausgangssignal "C" erzeugt. Das Signal "C" wiederum stellt eine Eingabe an einen TTL-Inverter/Treiber 12P bereit. Ein ECL-Signal, das als "CT" bezeichnet ist, gibt an, ob der Treiber oder die Steuerung mit dem Bus verbunden werden soll oder nicht, das heißt, ob die Steuerung im Hochimpedanz- oder im normalen Hoch-/Niedrig-Zustand ist oder nicht. Das Signal "CT" geht durch einen Umsetzer 14P für eine echte ECL in eine echte TTL, und eine TTL-Puffersteuerung 15P geht an eine Dreizustands- oder Tri-State-Steuerschaltung 16P. Somit wird bei diesem Stand der Technik das Freigabesignal "CT" von einem echten ECL-Signal in ein echtes TTL- Signal umgesetzt, bevor es an die Dreizustands-Steuerschaltung 16P angelegt wird. Diese Umsetzung des Signals "CT" erfordert Zeit und sie ist der Begrenzungsfaktor dafür, wie schnell die Schaltung vom Freigabe- in den Sperrzustand und wieder zurück schalten kann. Das Verlangsamen des Übergangs von der Freigabe zur Sperre verringert die Zahl der Male, die ein Bus zum Übertragen von Signalen von verschiedenen Steuerungen oder Treibern verwendet werden kann.
Eine gemäß der vorliegenden Erfindung aufgebaute Schaltung ist in der Figur 2 gezeigt. Wie durch die gepunkteten Linien in der Figur 2 gezeigt ist, kann die Schaltung zur Erleichterung der Erklärung in drei funktionale Einheiten unterteilt werden. Als erstes gibt es einen herkömmlichen Umsetzer oder Übersetzter 11 für echte ECL in eine echte TTL. Zweitens hat die Schaltung eine herkömmliche TTL-Inverter-Steuerschaltung 12. Das dritte Teil der Schaltung ist eine neue Schaltung 13, die den Dreizustands- oder Hochimpedanz-Modus freigibt/sperrt.
Diese Schaltung besteht aus 16 Transistoren QI bis Q16, 11 Widerständen R1 bis R11 und drei Schottky-Dioden D1 bis D3. Die Transistoren Q4, Q8, Q10, Q12 und Q13 haben eine Schottky-Diode parallel zu ihrer Basis-Kollektor- Verbindung. Der Eingang der Schaltung ist mit "A" bezeichnet, und der Ausgang ist mit "YA" bezeichnet. Das echte ECL-Pegel-Steuersignal, das die Schaltung in den Hochimpedanz-Modus schaltet, ist mit "CT" bezeichnet. Das Schlüsselmerkmal der Schaltung besteht darin, daß das echte ECL-Signal "CT" die Schaltung in einen "Hochimpedanzmodus" schaltet, das heißt, daß die Transistoren Q11 und Q12 beide ausgeschaltet werden, ohne daß zunächst das Signal "CT" in ein TTL-Signal umgesetzt wird.
Der echte-ECL-in-echte-TTL-Umsetzer 11 ist, wie hierin gezeigt ist, mit den Transistoren Q1, Q2 und Q3 aufgebaut, die einen Inverter bilden. Andere Funktionen, wie ODER-, NICHT/ODER- oder UND-Funktionen, können an dieser Stelle in der Schaltung ebenso konfiguriert sein.
Das folgende ist eine genaue Beschreibung, wie die Schaltung Vorrichtungen Q1, Q2, Q3 und R11 betreibt, um eine stromgelenkte Schaltfunktion auszuführen. VrI ist die ECL-Referenzspannung. Ferner sei die Spannung an der Basis des Transistors Q1 auf 0,5 Vbe über VrI geschaltet. Wenn dann Vb (Q1) > VrI ist, dann entwickelt der Transistor Q1 eine volle Vbe und geht in eine vorwärtsaktive Leitung, während der Transistor Q2 < 0,5 Vbe erreicht und als ausgeschaltet betrachtet wird. Somit wird eine Stromquelle Ics1 (Q3/R11) durch Q1 erfüllt. Wenn Vb (Q1) < VrI ist, entwickelt der Transistor Q2 eine volle Vbe und geht in vorwärtsaktive Leitung, während der Transistor QI < 0,5 Vbe erreicht und als ausgeschalten betrachtet wird. Somit wird eine Spannungsquelle Ics1 (Q3/R11) durch Q2 erfüllt. Zu beachten ist, daß Vbe die nominale Vorwärtsspannung des Bipolartransistors Q1 (und Q2) ist. Die Vbe-Spannung ist durch Vorrichtungscharakteristiken als eine Funktion des Vorrichtungsstroms eingestellt. Alle Vorrichtungen in dieser Schaltung sind in geeigneten Dimensionen gestaltet, so daß mit dem definierten nominalen Emitterstrom die Transistoren gleichmäßige Vbe-Spannungen erhalten.
Wenn Vb (Q1) > VrI ist, wird der Q1-Emitterstrom Ie (Q1) eingestellt durch
(i) Ie (Q1) = [Hfe/(Hfe + 1)] * {[VCS - Vbe (Q3)]/R11}.
Wenn Vb (Q1) < VrI ist, wird der Q2-Emitterstrom Ie (Q2) eingestellt durch
(ii) Ie (Q2) = [Hfe/(Hfe + 1)] * {[VCS - Vbe (Q3)]/R11}.
Es sei Vb (Q1) < VrI. Dann wird Ics1 von ECL VCC durch Q2 erfüllt. In diesem Fall erzeugt der Widerstand R1 einen Strom I (R1)
19 (iii) I (R1) = [TTL VCC - Vbe (Q4)]/R1
durch TTL VCC zur Basis des Transistors Q4. Diese übermäßige Basissteuerung zwingt den Transistor Q4 zum Übergang vom vorwärtsaktiven Modus in den Sättigungsmodus. Folglich legt die zur Basis-Kollektor-Funktion des Transistors Q4 parallele Schottky-Diode den Knoten 1 an eine Spannung an, die um VCEsat größer als TTL GND ist. Wir definieren VCEsat, daß sie 0,25Vbe ist. Auf diese Weise wird der V (1) NlEDRlG-Spannungspegel eingestellt.
Es sei Vb (Q1) > VrI. Dann wird Ics1 durch TTLVCC durch Q1, R1, Q5 und R2 wie folgt erfüllt,
(iv) Ic (Q1) = {[Hfe/Hfe + 1) ** 2} * Ics1, und
(v) Ic (Q1) = I (R1) + Ie (Q5)
Für den Widerstand R1 wird ein ausreichend hoher Wert ausgewählt, um sicherzustellen, daß
(vi) Ic (Q1) * R1 > TTL VCC - TTL GND.
Folglich kann R1 alleine Ic (Q1) nicht vollständig erzeugen. Wenn Ics1 in den Q1-Pfad gelenkt wird, beginnt V (2), sich nach unten auf TTL GND hin zu bewegen. Dem Transistor Q4 wird nicht länger ein übermäßiger Basisstrom zugeführt. Er kehrt daher aus dem Sättigungsmodus in einen vorwärtsaktiven Modus zurück. Zu beachten ist, daß die Transistoren Q4 und Q5 konfiguriert sind, um eine starke stabilisierte Rückkoppelung bereitzustellen, so daß der Knoten 1 eine Spannung V (1) = 2Vbe erhält. Auf diese Weise wird der V (1) HOCH- Spannungspegel eingestellt.
TTL-Inverter/Ausgangstreiber: Vorrichtungen D1, D3, Q8, Q9, Q10, Q11, Q12, Q13, R3, R5, R6, R7, R8 und R9 werden zum Ausführen der TTL- Inverter/Treiber-Funktion verwendet. Diese wird wie folgt ausgeführt.
Es sei V (1) = V (1) LOW=VCEsat. Dann ist Vsd (D1) durch den Stromfluß I (R3) eingestellt, der gegeben ist durch
(vii) TTL VCC - [I (R3) * R3] - Vsd (D1) - VCEsat (Q4) = 0
(viii) I (R3) = [TTL VCC - Vsd - VCEsat]/R3
Zu beachten ist, daß Vsd (D1) eine langsame Funktion von I (R3) bei oder nahe des Vsd/Id-Operationspunktes ist. I (R3) ist so gestaltet, daß der Transistor Q8 in einen Modus mit einer ausreichenden Basisstromübersteuerung versehen werden kann, und die Schottky-Diode D1 entwickelt eine nominale Vsd im anderen Modus. Da nun I (R3) über die Diode D1 und den Transistor Q4 zu TTL GND geleitet wird,
(ix) Vb (Q8) = VCEsat + Vsd
Jedoch muß, um eine VCEsat-Spannung am Ausgang YA für Q12 zu erzwingen, gelten
(x) Vb (Q8) = Vbe (Q8) + Vbe (Q12) > = 2Vbe
Da Vb (Q8) = 2Vbe unter Bezugnahme auf die Gleichungen ix und x ist, finden wir, daß eine volle Vbe nicht über den Transistor Q12 aufrechterhalten wird. Daher sind die Transistoren Q8 und Q12 im ausgeschaltenen Modus, und V(4) tendiert zu TTL VCC. Folglich wirkt das Darlington-konfigurierte Transistorpaar Q10 und Q11 als ein Emitterfolger beim Steuern des Ausgangs YA. VOH (YA) ist eingestellt als
(xi) VOH (YA) =TTL VCC - [I(R5) * R5] - Vbe (Q10) - Vbe (Q11).
Es sei V (1) = V (1) HIGH = 2Vbe. Dann ist die Schottky-Diode D1 im Zero- Bias-Modus, und der Stromfluß I (R3) ist gegeben durch
(xii) TTL VCC - [I (R3) * R3] - Vbe (Q8) - Vbe (Q12) = 0
(xiii) I (R3) = [TTL VCC - 2Vbe]/R3
Zu beachten ist, daß Vbe eine langsame Funktion von Ie bei oder nahe des nominalen Vbe/IE-Operationspunktes ist. I (R3) ist so gestaltet, daß der Transistor Q8 eine ausreichende Basisstromübersteuerung bereitstellen kann, um ihn in den gesättigten Modus zu zwingen.
(xiv) Vb (Q8) = Vbe (Q8) + Vbe (Q12) = 2Vbe,
der genau der Wert ist, der bei Vb (Q8) erforderlich ist, um für Q12 eine VDEsat- Spannung am Ausgang YA zu erzwingen. Da unter Bezugnahme auf die Gleichungen x und xiv Vb (Q8) = 2Vbe gilt, finden wir eine Sättigung des Transistors Q8, so daß V (4) tendiert zu
(xv) V (4) = VCEsat (Q8) + Vbe (Q12)
In diesem Fall werden die I (R3)- und I (R5)-Ströme durch Transistoren Q12 und Q13 von TTL VCC auf TTL GND bezogen. I (R3) und I (R5) können definiert werden als
(xvi) I (R3) = [TTL VCC - 2Vbe]/R3
(xvii) I (R5) = [TTL VCC - VCEsat - Vbe]/R3
Aus der Gleichung xv erkennen wir, daß das Darlington-konfigurierte Transistorpaar Q10 und Q11 für alle Ausgangsspannungen ausgeschalten ist, so daß
(xviii) VO (YA) + Vbe (Q11) + Vbe (Q10) > VCEsat (Q8) + Vbe (Q12)
Diese Ungleichung ist für alle gültigen TTL VOL-Werte erfüllt. Aufgrund der kombinierten I(R3) und I(R5)-Ströme, die durch die Transistoren Q12 und Q13 fließen, werden beide Vorrichtungen im Sättigungsmodus betrieben. Folglich ist VOL (YA) eingestellt als
(xix) VOL (YA) = VCEsat (Q12)
Die Vorrichtungen R8, R9 und Q13 verbessern die Randübergangsverzögerungsausführung der Schaltung. Kurz gesagt erhält während des Übergangs von V (5) von ungefähr 0,5Vbe auf Vbe Q13 eine nominale vorwärtsaktive Vbe später als der Transistor Q12, wodurch die von Q12 zum Umschalten von VO (YA) von VOH auf Vol benötigte Zeit verringert wird. Wenn V (5) Übergänge von Vbe auf 0,5Vbe stattfinden, müssen R8, R9 und Q13 so gestaltet sein, daß Q13 den gesättigten Modus verläßt, nach dem Q12 vom gesättigten Modus in den ausgeschaltenen Modus übergegangen ist.
Bei der oben angegebenen Analyse wurde ein einzelner Eingang - A - zum Darstellen der Inverterfunktion verwendet. Jedoch kann diese Schaltungstechnik auch ausgedehnt werden, um Mehrfach-Eingabe-ODER-/NICHT/ODER- Funktionen sowie seriell durchgelassene Mehrfacheingänge und -funktionen zuzulassen.
Echte ECL-Dreizustands-Freigabe-/Sperr-Steuerung: D2, Q6, Q7, Q9, R4, Q14, Q15, Q16 und R10 führen die schnelle Dreizustands- oder Tri-State- Steuerfunktion aus. Der Stromlenkschalter ist konstruiert, um normale interne echte ECL-Pegel bezogen auf VrI zu akzeptieren. CT ist das Dreizustands- Steuereingangssignal, das die nominalen internen echten ECL- Spannungspegel betreibt.
Wenn V (CT) < VrI ist, dann wird der Strom I (R10) durch ECL VCC über den Transistor Q14 bereitgestellt. In diesem Fall ist I (R10) gegeben durch
(xx) I (R10) = [Vrl - Vbe(Q14)]/R10
und die Ausgabe erfolgt nicht in Dreizustandsform, sondern verhält sich vielmehr als eine TECL-in-TTTL-Inverter-/Umsetzersteuerung.
Wenn V (CT) > VrI ist, dann ist der Strom I (R10) durch ECL VCC über Transistoren Q16 und Q15 vom Knoten 4 bereitgestellt. In diesem Fall ist I (R10)
Wenn der Eingang A auf einem niedrigen Pegel ist, dann sind V (1) = VCEsat und V (3) < 2Vbe. Somit ist der Transistor Q8 im ausgeschalteten Modus und V (4) nähert sich TTL VCC. Bei dieser Einstellung schaltet sich, wenn CT aktiviert ist, der Transistor Q16 über den Knoten 4 an die Quelle I (R10). Der Strom wird anfänglich vom Widerstand R5 erzeugt. Jedoch ist der Wert des Widerstands R5 so gewählt, daß
(xxii) Ic (Q16) * R5 > TTL VCC - ECL VCC
Zu beachten ist, daß TTL GND und ECL VCC für diese Schaltung zusammengeschaltet sind, was der Normalzustand ist. Wenn sich die Spannung am Knoten 4 an TTL VCC zu ECL VCC/TTL GND bewegt, geht der Transistor Q9 vom ausgeschalteten in den vorwärtsaktiven Modus über und legt V (4)
(xxiii) V (4) = Vsd (D2) + Vbe (Q7) - Vbe (Q9)
(xxiv) V (4) = Vsd
wirksam über TTL GND/ECL VCC an. Diese V (4)-Spannung stellt sicher, daß die oberen und unteren Steuerungen des TTL-Ausgangs-Totem-Poles im ausgeschalteten Modus sind, wodurch sichergestellt ist, daß der Ausgang YA im Hochimpedanz-Dreizustands-Modus ist.
In diesem Fall wird der Ic (Q16)-Strom von Ie (Q9) und I (R5) wie folgt erzeugt
(xxv) Ic (Q16) = {[TTL VCC - V (4)]/R5} + Ie (Q9)
Wenn der Eingang A auf einem hohen Pegel ist, dann ist V (1) = 2Vbe, die Schottky-Diode D1 hat einen Zero-Bias und V(3) = 2Vbe. In diesen Modus fließt der Strom I (R3) zur Basis des Transistors Q8, was ihn veranlaßt, in den gesättigten Modus einzutreten.
I (R3) = [TTL VCC - Vbe (Q8) - Vbe (Q12)]/R3
Somit schließt der Transistor Q8 V (4) effektiv an
(xxvii) V (4) = Vbe + VCEsat
Nun geht beim Eingang A auf einem hohen Pegel, wenn CT aktiviert ist, der Transistor Q16 über den Knoten 4 zur Quelle I (R10) auf an.
(xxviii) Ic (Q16)= {[Hfe/Hfe + 1] ** 2} I (R10)
In diesem Fall wird der Ic (Q16)-Strom durch I (R3), Ie (Q15) und I (R5) wie folgt erzeugt.
(xxix) I (R3) = [TTL VCC - Vsd (D2) - Vsd (Q8)] R3
(xxx) I (R5) = [TTL VCC - Vsd]/R5
(xxxi) Ic (Q16) = I (R3) + Ie (Q9)
I (R10) ist so gewählt, daß
(xxxii) [Ic (Q16) * R5] > [TTL VCC - TTL GND]
Somit beginnt sich, wenn CT aktiviert ist und I (R10) vom Knoten 4 erzeugt wird, V (4) zu TTL GND/ECL VCC hin zu bewegen, bis der Transistor Q9 V (4) effektiv anlegt an
(xxxiii) V (4) = Vsd
über TTL GND/ECL VCC. Diese V (4)-Spannung stellt sicher, daß obere und untere Steuerung des TTL-Ausgangs-Totem-Poles im ausgeschalteten Modus sind, wodurch sichergestellt ist, daß der Ausgang YA im Hochimpedanz- Dreizustands-Modus ist.
Bei der oben angegebenen Analyse wurde ein einzelnes Dreizustands- Steuersignal - CT - zum Darstellen der Steuerfunktion verwendet, die von der Schaltung ausgeführt wird. Jedoch kann diese Schaltungstechnik ausgedehnt werden, um Mehrfach-Eingabe-ODER-/NICHT/ODER-Funktionen sowie seriell durchgelassene Mehrfacheingabe-UND-Funktionen zuzulassen. Es ist zu beachten, daß die Flexibilität der Steuerschaltungsgestaltung mit universeller Geschwindigkeit und ohne Leistungsnachteil, was durch die vorliegende Erfindung möglich ist, ein bedeutsamer Vorteil bei der Systemgestaltung ist.

Claims

1. Schaltung zum Übertragen von ECL-Pegel-Eingangssignalen und zum Arbeiten in Abhängigkeit von einem ECL-Pegel-Steuersignal, wobei die ECL- Pegel-Eingangs- und -Steuersignale jeweils HOCH- und NIEDRIG-Zustände im Bereich von null Volt und einer Spannung von weniger als null Volt DC haben, um an einem Ausgangsanschluß bereitzustellen

a) TTL-Pegel-Ausgangssignale, die jeweils HOCH- und NlEDRIG-Zustände im Bereich einer positiven Ausgangsspannung und null Volt DC haben, oder

b) einen Zustand hoher Impedanz,

wobei die Schaltung Umsetzereinrichtungen (11,12) zum Umsetzen der ECL-Pegel-Eingangssignale in die TTL-Pegel-Ausgangssignale und eine Ausgangspuffersteuerung (12) umfaßt, die erste und zweite Ausgangstransistoren (Q10, Q12) enthält, die in einer Totem-Pole-Konfiguration zwischen einer positiven Versorgungsspannung und einem Erdpotential von ungefähr null Volt angeschlossen sind, um dazwischen einen Reihenstrompfad zu bilden, wobei der Ausgangsanschluß an einer Verbindung zwischen den ersten und zweiten Ausgangstransistoren ausgebildet ist, woran die TTL-Pegel-Ausgangssignale bereitgestellt werden, wobei die ersten und zweiten Ausgangstransistoren ferner jeweilige Basisleitungen haben, die an einen Spannungsknoten (4) gekoppelt sind, und wobei die Ausgangspuffersteuerung Einrichtungen zum Aktivieren der ersten und zweiten Ausgangstransistoren in Abhängigkeit von den TTL-Pegel-Umsetzerausgangssignalen hat, wobei die Schaltung enthält: eine positive Referenzspannungsquelle (R4, Q6, Q7, D2) zum Erzeugen einer positiven Referenzspannung (Vsd(D2)), die größer als null Volt DC und kleiner als die positive Versorgungsspannung ist,

einen Steuertransistor (Q9) mit einer an die positive Versorgungsspannung angeschlossenen Steuerleitung, einer an den Spannungsknoten (4) angeschlossenen Emitterleitung und einer an die Referenzspannungsquelle angeschlossenen Basisleitung,

einen Schalter (Q14, Q15, Q16, R10), der zwischen den Spannungsknoten (4) und eine negative ECL-Versorgungsspannung (ECL VEE) gekoppelt ist und in einem von der Aktivierung des ECL-Pegel-Steuersignals (CT) abhängigen ersten Modus arbeitet, um einen Strompfad aufzubauen, der den Steuertransistor (Q9) in einen leitenden Zustand versetzt, um den Spannungsknoten (4) an die positive Referenzspannung (Vsd) anzulegen, wobei die positive Referenzspannung (Vsd) einen Wert hat, der niedrig genug ist, um die ersten und zweiten Ausgangstransistoren in nichtleitende Zustände hoher lmpedanz zu versetzen, und in Abwesenheit der Aktivierung des ECL-Pegel-Steuersignals (CT) in einem zweiten Modus arbeitet, um den Strompfad zu unterbrechen und den Steuertransistor (Q9) in einen nichtleitenden Zustand zu versetzen, wodurch die ersten und zweiten Ausgangstransistoren (Q10, Q12) in die Lage versetzt werden, die TTL-Pegel-Ausgangssignale am Ausgangsanschluß zu erzeugen.

2. Schaltung nach Anspruch 1, enthaltend Einrichtungen zum Bereitstellen des ECL-Steuersignals, das angibt, wann der Ausgangspuffer in den Zustand hoher Impedanz geschaltet werden soll.

3. Schaltung nach Anspruch 2, wobei der Tri-State-Steuerschalter einen Stromsteuerschalter (Q14, Q15) enthält, der zum Vergleichen des ECL- Steuersignals mit einer ECL-Referenz (Vref) arbeitet.

4. Schalter nach einem der Ansprüche 1 bis 3, wobei der Umsetzer einen Inverter enthält.

5. Schalter nach einem der Ansprüche 1 bis 4, wobei der Tri-State-Steuerschalter einen Eingangskomparator (Q14, Q15) enthält, der zwischen der negativen ECL-Versorgungsspannung (ECL VEE) und dem Erdpotential (TTL GND) und zum Empfangen und Vergleichen des ECL-Steuersignals mit einem Referenzsignal (Vref) angeschlossen ist.

6. Schaltung nach einem der vorhergehenden Ansprüche, wobei die positive Referenzspannungsquelle einen Durchverbindungstransistor (Q7) enthält, der eine durchgeschaltete Basis-Kollektor-Leitung hat, die an die Basisleitung des Steuertransistors (Q9) und eine mit der ersten Leitung einer Diode (D2) verbundene Emitterleitung angeschlossen ist, wobei die zweite Leitung der Diode mit dem Erdpotential (TTL GND) verbunden ist.

7. Schaltung nach einem der vorhergehenden Ansprüche, wobei die positive Referenzspannungsquelle eine Schottky-Diode (D2) enthält.