DE1807219B2 - J-k-master- slave flip-flop - Google Patents
J-k-master- slave flip-flopInfo
- Publication number
- DE1807219B2 DE1807219B2 DE19681807219 DE1807219A DE1807219B2 DE 1807219 B2 DE1807219 B2 DE 1807219B2 DE 19681807219 DE19681807219 DE 19681807219 DE 1807219 A DE1807219 A DE 1807219A DE 1807219 B2 DE1807219 B2 DE 1807219B2
- Authority
- DE
- Germany
- Prior art keywords
- flop
- flip
- master
- transistor
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the master-slave type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
Ausgehend von diesem Stand der Technik, liegt der Masse verbunden.
Erfindung die Aufgabe zugrunde, bei einem Flip-Flop 60 Der Spannungszustand der an den Emitteranschlüsder
betrachteten Art die Möglichkeit einer genauen sen des Transistors 7] anliegenden Signale bestimmt, ob
Einstellung des Schwellwerts der Eingangsspannung zu der Transistor T0 sperrt bzw. mehr oder weniger Strom
ermöglichen. zieht, da der Strom des Transistors T1- entweder über die
Diese Aufgabe wird durch ein/-/f-Master-Slave-Flip- PN-Grenzschicht von der Basis zum Kollektor oder
Flop der eingangs beschriebenen Art gelöst, welches 65 über eine PN-Grenzschicht von der Basis zu einem der
gemäß der Erfindung dadurch gekennzeichnet ist, daß Emitter fließt. Führen alle Emitter-Eingangssignal-Leidas
Master-Flip-Flop und die Eingangsgatter über eine tungen Plus-Spannung, so liegen alle Basis-Emitter-Diode
an Masse gelegt sind. Übergänge in Sperrichtung, so daß der Strom über den
3 1807
Basis-Kollcktor-Übergang zur Basis des Transistors T1,
fließt und damit letzteren stromziehend macht. Ist dagegen auch nur eines der Emitter-Eingangssignale 0,
se wird die betreffende Basis-Emitter-Strecke leitend,
und der Strom des Transistors T1 fließt über diesen
Emitter und nicht mehr über den Kollektor wie zuvor. Damit erreicht die Basis des Transistors 7'„ kein
Steuerstrom mehr, wodurch dieser Transistor sperrt.
Die Schwellenspannung zur Charakterisierung eines Plus-Eingangs wird durch die Belastung des Ausgangstransistors
T0 sowie durch dessen Basis-Emitter-Spannung Vbc bestimmt, jede Eingangs-Emitter-Spannung
unter diesem Schwellwert macht den betreffenden Basis-Emiuer-Übergang leitend. Liegen dagegen alle
Emitter-Eingangsspannungen oberhalb dieses Schwell-Werts, so genügt der Basisstrom am Transistor T0 zu
dessen Aussteuerung und Sättigung, wodurch die Kollektorspannung absinkt bzw. gegen 0 geht. Erreicht
die Basis des Transistors T0 kein Aussteuerstrom, so sperrt dieser Transistor, wodurch seine Koilektorspannung
gegen den Wert Vx ansteigt. Die Kollektorspannung
am Transistor T0 stellt das Ausgangssignal eines NAND-Gattersdar.
Die Transistoren Ti bis T8 sind vom NPN-Typ und
haben eine geeignete Sättigungscharakteristik zum Gebrauch als Schalttransistor. Die Diode D ist eine
PN-Übergangshalbleiterdiode.
Die Wirkungsweise des /-/C-Master-Slave-Flip-Flops
der vorliegenden Erfindung kann am besten erklärt werden, indem von einem bestimmten Zustand ausgegangen
wird, worauf die Eingänge mit einem bestimmten Prüfmuster beaufschlagt werden. Als Ausgangspunkt
sei Q=L und Q = O, also der »Ein«-Zustand des Flip-Flops angenommen. Das daraufhin angelegte
Prüfmuster sei J\ bis y3 = L, K\ bis Kz = L, »Lösehen«
= L sowie »Vorabsetzen« = L. Daraus ergibt sich nach Abklingen eines Taktimpulses Q = O und
Q = L, also das Komplement des vereinbarten Ausgangszustands.
Wie im folgenden erläutert, muß für den Zustand O=L der Transistor Ti leitend, der Transistor
T2 sperrend, das Gatter G3 am Ausgang Plus und das
Gatter G4 am Ausgang 0 sein.
Erscheint die positive Vorderflanke eines Taktimpulses und befinden sich die J- und /^-Eingänge in dem oben
als Prüfmuster angegebenen Zustand, dann ist am Gatter Gi wegen O = O die UND-Bedingung am
Eingang nicht erfüllt, weshalb sein Ausgang Plus führt. Dagegen haben alle Eingangsleitungen zum Gatter Gi
Plus, wodurch der Basis-Kollektor-Übergang des Transistors Tn des Gatters Gi leitend wird und Strom an
die Basis des Transistors To2 führt. Entsprechend seinem
Basissteuerstrom beginnt also der Transistor T02
Kollektorstrom zu ziehen, wodurch seine Kollektorspannung gegen 0 geht. Ist letztere genügend klein
geworden, beginnt der mit dem Kollektor des Transistors T02 verbundene Emitter des Transistors Tu
Strom zu ziehen, wodurch die Basis des Transistors T04
stromlos gemacht wird und letzterer sperrt. Sobald Transistor T04 sperrt, wird seine Kollektorspannung
angehoben, was bedeutet, daß der mit dem Kollektor des Transistors T04 verbundene Emitter-Anschluß des
Transistors Ta Plus wird. Ein zweiter Emittcranschluß
des Mehrfachemittertransistors Ta, der mit dem Kollektor des Transistors Toi verbunden ist, hat
ebenfalls Plus, und ebenso dessen dritter Emitteran-Schluß,
der an den Anschluß »Vorabsetzen« führt, der vereinbarungsgemäß »Plus« sein soll. Somit zieht keiner
Her drei Emitter des Transistors Ta Strom, wodurch der
219
Transistors T03 leitend wird. Infolgedessen geht der
Ausgang von Gatter G3 auf 0, wodurch rückwirkend über die Verbindung des Kollektars T03 zu einem
Emitteranschluß von T* das Gatter G4 in seinem
Flus-Ausgangszustand bleibt. Das Master-Flip-Flop bleib· damit bis auf weiteres, d. h. bis zum nächsten
Taktimpuls, in dem erreichten Zustand.
Während dieses Ladevorgangs des Master-Flip-Flops isolieren die Transistoren Ti und Ti wirksam das
Slave-Flip-Flop vom Master-Flip-Flop und umgekehrt. Wie oben erwähnt, war der Transistor Ti schon vor
Erscheinen der positiven Taktimpulsflanke leitend. Wenn jedoch der Transistor T04 sperrt, wird der Emitter
des Transistors Ti, der mit dem Kollektor des Transistors T04 verbunden ist, positiver, so daß der
Basis-Emitter-Übergang des Transistors Ti und damit der Transistor Ti sperrt und an seinem Kollektor »Plus«
erscheint. Letzteres wirk! sich jedoch auf das Slave-Flip-Flop nicht aus, da an den beiden UND-Eingängen
seines Gatters Ge außer der Kollektorspannung des Transistors 71 noch die Spannung der Leitung Q liegt.
Da nämlich Q auf 0 verbleibt, bewirkt die Änderung des Zustandes des Transistors Ti keine Veränderung am
Ausgang des Gatters G5.
Vor Erscheinen des Taktimpulses war der Transistor T2 nichtleitend, da sein Emitter mit dem Kollektor des
Transistors T03 verbunden ist und letzterer sperrte. Wird
nun Transistor T03 im Verlaufe der positiven Taktpulsvorderflanke
leitend, bleibt dennoch Transistor T2 gesperrt, da seine mit dem Kollektor To2 verbundene
Basis durch letzteren annähernd 0 Volt hat. Um Transistor T2 leitend zu machen, müßte seine Basisspannung
den Wert
Vbe2 +
ysaturation 2
über der Spannung der Referenzdiode erreichen, wenn Vbc2 die Basis-Emitter-Spannung des Transistors T2 in
Leitrichtung und Vsatumjon2 die Basisspannung ist, die
zum Betrieb des Transistors T2 im Sättigungsbereich erforderlich wäre. Nun ist die Basisspannung des
Transistors T2 identisch mit der Kollektorspannung des Transistors T02. Sie ist annähernd 0 Volt und genügend
klein, um aus dem Mehrfachemitter-Transistor T* über
dessen einen Emineranschluß Strom zu ziehen. Besagte Spannung muß deshalb unter dem Wert
über dem Spannungsfall der Referenzdiode D liegen, wenn Vie4 der Basis-Emitter-Spannungsfall des Transistors
Ti4 und VoflieM die Differenz zwischen dem
Basis-Emitter-Spannungsfall in Leitrichtung und dem
Basis-Kollektor-Spannungsfall in Leitrichtung des Transistors Tm ist. Solange der Wert von
vbe2 + Vsaturation2
gleich oder größer dem von Voe4 - Vo/yi<;,4 ist, liegt die
Basisspannung des Transistors T2 unterhalb des Wertes, der erforderlich wäre, den Transistor T2 niederohmig zu
machen, bevor der Transistor 7',, 3 leitend gemacht ist.
Die niedrige Emitterspannung, die der Transistor T2 hat,
sobald der Transistor T,,:) leitend wird; wirkt sich auf
ersteren nicht aus, so daß der Transistor T2 nichtleitend
bleibt und eine Beeinflussung des Slave-Flip-Flops
durch Setzen oder Rücksetzen des Master-Flop-Flops unterbunden ist. Die Isolation zwischen Master- und
Slave-Flip-Flop wird also durch die Differenz der zwei Spannungen
Vbe2 + Vnniniion?Und Vbe* — VoflicM
gewährleistet. Das /-/C-Master-Slave-Flip-Flop 9 ist frei
von jeglichen internen Zeitbedingungen, wobei speziell die Weitergabetransistoren Ti, T2 den Signaltransport
zur nicht erwünschten Zeit völlig zu unterbinden in der Lage sind. Unerwünschter Signaltransport wird selbst in
dem Fall unterbunden, in dem die obigen zwei Spannungen gleich wären, indem die Durchschaltzeit
durch die Gatter G< und Gj die Zeitspanne darstellt, die
das Absinken des Emitterpotentials des Transistors T2 verzögert.
Dieselben Beziehungen wie zwischen den Transistoren T2, Tdi und Ta existieren auch zwischen den
Transistoren Ti, T0) und Ta infolge der Spiegelbildlichkeit
der Schaltung. Die Kollektorspannung des Transistors Toi muß unter dem entsprechenden Wert
Vbel + Vsa/ural/on 1
liegen, um zu verhindern, daß der Transistor Ti bei abgesunkenem Emitterpotential leitend wird. Das
Master-Flip-Flop enthält also die neu eingebrachte Information, während das Slave-Flip-Flop noch den
bisherigen Informationswert beibehalten hat. Die Transistoren T1 und T2 isolieren beide Flip-Flops
gegenseitig.
Jederzeit nach der Beladung des Master-Flip-Flops kann die negative Rückflanke des Taktpulses auftreten.
In entsprechend der Figur gebauten Schaltkreisen ergab die Prüfung der zum Beladen des Master-Flip-Flops
erforderlichen Zeit einen Wert von 7 ns. Während der Zeit der negativen Rückflanke bleibt wegen des
Blockiereffekts durch Q = 0 das Ausgangssignal aus dem Gatter G\ unverändert. Dagegen wird der an die
Taktpulsleitung 13 führende Emitter des Transistors Tn
leitend, wodurch seinerseits der Transistor T02 sperrend
wird, so daß dessen Kollektorspannung auf Plus geht. Sobald letztere den Wert
Vfie2 + Vsatuntion2
erreicht, wird Transistor T2 leitend. Der mit dem
Kollektor des Transistors T2 verbundene Emitter des Mehrfachemitter-Transislors Ts erhält dadurch Masse-Potential,
so daß ein Strom über ihn, den Transistor T2, den Transistor T& und die Diode D nach Masse fließt.
Der Schwellwert zum Schalten des Gatters Gj wird durch Transistor Ts sowie die Widerstände R» und Rn
bestimmt, während der Spannungsfall über die Transistoren T2, T03 sowie die Diode D über O bzw. L am
Eingang des Gatters Gs entscheidet. Durch den über die Emitterdiode nach Ti abgeführten Strom des Transistors Te wird der nachgeschaltete Transistor Ta
stromlos und hochohmig. Dadurch werden die Transistoren Ts und T4 leitend, jedoch Ts sperrend. Die über
den Arbeitswiderstand Λ12 angelegte Speisespannung
Vca bewirkt somit am Ausgang Q daß dort Plus-Spannung erscheint. Zur gleichen Zelt ist Transistor Tm
sperrend, so daß der Transistor 7\ einen geöffneten
Schaltkreis darstellt. Die Eingänge Q1 T\ und »Vorabset·
zen« des Gatters Ge sind alle Plus, so daß der Transistor Τ* leitend und seine Kollektorspannung gegen O wird.
Damit wird Transistor Te leitend, dagegen werden die
Transistoren T6 und T? sperrend, wodurch an der
Ausgangsleitung Q-O entsteht. Die Informationsübertragung aus dem Master-Flip-Flop zum Slave-Flip-Flop
ist beendet, an den Ausgängen erscheint P-O sowie Q" - L.
Es ist zu ersehen, daß als ursprünglich Q-L war, das Gatter Ge über Ti einmal Null erhalten haben muß so
wie das Gatter Gs über T2 Plus erhielt, was bedeutet, daß
der Transistor Ti leitend und der Transistor T2 sperrend
war. Damit der Transistor Ti leitend ist, muß der S Ausgang des Gatters d Null sein, und damit Transistor
T2 sperrt, muß der Ausgang des Gatters Gi Plus sein,
was bedeutet, daß dessen Transistor T03 sperrt. Die ist
die Rechtfertigung für die Annahme, daß im Ausgangszustand des Flip-Flops der obigen Beschreibung Ti
leitend ist, T2 sperrt, G3 Plus und G* Null abgibt.
Die Wirkungsweise der /-K-Master-Slave-Flip-Flops
bei anderen Eingangssignalkombinationen sowie bei Anlegen des Signals »Löschen« bzw. »Vorabsetzen« ist
ähnlich der soeben beschriebenen. Es ist zu beachten, daß bei Q = Null im Ausgangszustand das Gatter G2
blockiert und das Gatter Gi freigegeben wird, während
mit Q = Null als Ausgangszustand das Gatter G2
freigegeben, Gi jedoch blockiert wird. Ohne vollständige UND-Bedingung an einem der beiden Eingangsgatter
ist keine Zustandsänderung der im Flip-Flop gespeicherten Information möglich. Eine spezielle
Erwähnung verdienen die Eingänge »Löschen« sowie »Vorabsetzen«. Eine Leitung »Vorabsetzen« verzweigt
sich an die Eingänge der Gatter G2, Gs und Ge, wobei
mit etwa null Volt auf dieser Leitung das Master- sowie das Slave-FIiPjJ7IOp gleichzeitig gesetzt wird, so daß
Q=L und Q = Null am Ausgang des Flip-Flops erscheinen. Die Leitung »Löschen« läuft an die
Eingänge der Gatter Gi, G4 und Gs, wobei null Volt auf
dieser Leitung ein gleichzeitiges Zurücksetzen des Master- und Slave-Flip-Flops bewerkstelligt, so daß am
Ausgang Q = Null und ^=L auftreten. Bei normalem
Betrieb des Flip-Flops mittels der /-K-Eingänge und des Taktpulses befinden sich die Leitungen »Löschen«
sowie »Vorabsetzen« auf Pluspotential, wodurch sie den Informationsfluß nicht beeinträchtigen. Umgekehrt
werden die Signale »Löschen« bzw. »Vorabsetzen« im Null-Zustand wirksam, wie zuvor erwähnt. Die davon
betroffenen Emitterleitungen werden auf diese Weise leitend gemacht, wodurch am Ausgang der betroffenen
TTL-Gatter Plus erscheint.
Durch den Anschluß der Weitergabetransistoren Ti. Ti an die Eingabe-UND-Schalter Gi, G2 und an die
Gatter Gj, Ga sowie kollektor- oder ausgangsseitig an
die Gatter Gs, Gt des Slave-Flip-Flops werden viele
Vorteile erzielt. Zum ersten benötigt das /-K-Master-Slave-Flip-Flop
der vorliegenden Erfindung keine Taktpulsleitung an die Weitergabetransistoren. Die
Taktpulsleitung führt lediglich an die Eingänge der Gatter Gi, G2. Dies bedeutet für das Taktpulssignal eine
sehr geringe Belastung, was einen entscheidenden Vorteil bei einer großen Anzahl Flip-Flops in einem
logischen System darstellt. Dadurch aber, daß die Taktpulsanschlüsse auf die UND-Eingänge der Gatter
Gi, G2 beschränkt sind, lassen sich gleichzeitig mehrere
Taktpulssignale an einen Teil der y-K-Elngänge
mitanlegen. Die Taktpulssignale werden dort untereinander und mit den jeweiligen Informationssignalen in
UND-Bedlngung gebracht. Dies ist bei einem In
integrierter Technik hergestellten Schaltkreis besonders wichtig, da nach dem Herstellungsprozeß zusätzliche Verbindungen zu Weitergabe-UND-Schaltem nicht
durchführbar wären,
Dann bewerkstelligen die Weltergabetransistoren Ti,
Tt aufgrund Ihrer Verknüpfung eine Isolation zwischen
Master- und Slave-Flip-Flop 10 bzw. 13 während der Zelt, In der das Mastei'-Flip-Flop beladen wird und so
lange, bis die negative Rückflanke des Taktimpulses
kommt. Die Anordnung gemäß der Erfindung macht Gebrauch von den Spannungsabfällen innerhalb der
Transistoren der Gatter G\ bis Gi1 bzw. 71 und T2, die als
Übergangs- oder Sättigungsspannungen auftreten, wodurch eine gänzliche Beseitigung interner Zeitbedingungen
bzw. unerwünschter Informationsflüsse bei einem Minimum an Bauteilen erzielt wird.
Infolgedessen ist das /-/(-Master-Slave-Flip-Flop
gemäß der vorliegenden Erfindung besonders für die Anwendung in großen Logikanordnungen geeignet, wo
mehrere Taktimpulsleitungen zur Lieferung von Taktimpulsen an viele /-K-Master-Slave-Flip-Flops benötigt
werden. Aus Gründen der Ausbreitungsverzögerung oder anderer Ungleichheiten in Taktpulsleitungen und
Flip-Flops tritt eine leichte seitliche Verschiebung der Taktpulse auf. Dagegen ist das vorliegende /-K-FHp-Flop
relativ unempfindlich. Erreichen die /-/(-Informationssignale
die Gatter Gi, G2 bevor der Taktpuls
ankommt, so tritt doch keine Zustandsänderung innerhalb des Flip-Flops bis zur Ankunft des Taktpulses
ein.
Während der Abwesenheit eines Plus-Taktimpulssignals können die /-K-Informationssignale beliebige
Werte annehmen bzw. sich ändern, ohne den Zustand des Flip-Flops zu ändern. Die einzige Erfordernis für
einen korrekten Funklionsablauf des Flip-Flops ist, daß während der Zeit des Taktimpulses die /-K-Informationseingänge
ihren Zustand beibehalten. Da der Taktimpuls jedoch eine Dauer von nur 7 ns haben kann,
ist letzterer Forderung hinsichtlich der Stabilität des Flip-Flops nicht schwerwiegend.
Die Referenzdiode D erlaubt die Einstellung des Schwellwerts der Eingangsspannung des Flip-Flops
innerhalb eines großen Gleichspannungsbereichs. Die Schwellenspannung, die ein L-Eingangssignal mindestens
haben muß, wird bestimmt durch den Diodenspannungsfall K-Diode der Referenzdiode D plus dem
Spannungsfall V/,t. des Transistors To\ oder Toi, d. h.
erforderliche Schwellenspannung gleich V-Diode plus Vbe von Toi oder T02. Soll also ein Eingangssignal als L
erkannt werden, muß dessen Spannung über der so bestimmten Schwellspannung liegen, um die Basis-Kollektor-Strecke
der Transistoren Tn bzw. Ta leitend zu
machen. Die Referenzdiode D gestattet also eine relativ hohe Gleichstromschwelle am Eingang bei einem
Minimum an Bauteilen zu errichten, wobei die Gatter G\ bis Gi1 eine rechtwinklige Übertragungscharakteristik,
wie sie für viele Logikanorclnungen gewünscht wird, aufweisen.
In der vorstehenden Beschreibung wurden Signalhübe zwischen O Volt und einer bestimmten positiven
Spannung »Plus« angegeben. Es ist auch möglich, den Signalpegel potentialmäßig entsprechend anzuheben
oder abzusenken.
Hierzu 1 Blatt Zeichnungen
709 632/320
Claims (1)
- Der entscheidende Vorteil dieser Ausgestaltung einesPatentanspruch: /-K-Master-Slave-Flip-Flops besteht darin, daß derSchwellwert der Eingangsspannung mit Hilfe der alsy-K-Master-Slave-Flip-Flop mit einer vereinfach- Referenzdiode dienenden Diode innerhalb eines großen ten TTL-Gatter-Anordnung bestehend aus einem 5 Gleichspannungsbereichs eingestellt werden kann.
Master-Flip-Flop, aus zwei mit den Eingängen Die Erfindung wird nachstehend anhand einerdesselben verbunden Eingangs-Gattern, deren einer Zeichnung noch näher erläutert, deren einzige Figur ein Eingang jeweils mit einer Taktimpulsquelle verbun- Schaltbild eines bevorzugten Ausführungsbewpiels den ist, aus einem Slave-Flip-Flop, aus zwei eines erfindungsgemäßen y-K-Master-Slave-Flip-Flops Weitergabe-Gattern zur Weitergabe der lnforma- 10 zeigt.tion aus dem Master-Flip-Flop an das Slave-Flip- Das in der Zeichnung gezeigte /-K-Master-Slave-Flop und aus Ausgangs-Schaltungen, die mit den Flip-Flop setzt sich aus 6 TTL N AN D-Gattern Gi-G6, Ausgängen des Slave-Flip-Flops verbunden sind, um zwei Weitergabetransistoren T1 und T2, sechs Ausgangsdie in diesem gespeicherte Information auszugeben, transistoren T3- Ts, 16 Widerständen R\ - Ri6 und einer dadurch gekennzeichnet, daßdas Master- J5 Referenzdiode D zusammen; es wird von zwei Flip-Flop (10) und die Eingangsgatter (G\, G2) über Spannungen Kvi und Vca gespeist. Die Gatter G1 und G2 eine Diode (D)an Masse gelegt sind. mit den Widerständen /?i - Ra stellen die zwei Eingabe-UND-Schalter zur Beschickung des Master-Flip-Flopsdar. Die Gatter Gj und G4 mit den Widerständen A5 undjo R6 bilden das Master-Flip-Flop, das entsprechend der an den /-/^-Eingängen anstehenden Information zumDie Erfindung betrifft ein /-K-Master-Slave-Flip- Zeitpunkt der Taktpulsvorderflanke beladen wird. Die Flop mit einer vereinfachten TTL-Gatter-Anordnung, Gatter Gi-G4 sind über die Referenzdiode D mit bestehend aus einem Master-Flip-Flop, aus zwei mit den Masse verbunden.Eingängen desselben verbundenen Eingangs-Gattern, 25 Die Transistoren Γι und T2 stellen Weitergabe-UND-deren einer Eingang jeweils mit einer Taktimpulsquelle Schalter dar. Sie gestatten einen Informationsfluß aus verbunden ist, aus einem Slave-Flip-Flop, aus zwei dem Master-Flip-Flop 10 zum Slave-Flip-Flop 15, indem Weitergabe-Gattern zur Weitergabe der Information sie zur Zeit der Vorderflanke des Taktimpulses auf einer aus dem Master-Flip-Flop an das Slave-Flip-Flop und Taktimpulsleitung 13 und des Beladens des Master-Flipaus Ausgangsschaltungen, die mit den Ausgängen des 30 Flops 10 das Master-Flip-Flop 10 vom Slave-Flip-Flop Slave-Flip-Flops verbunden sind, um die in diesem 15 trennen und andererseits zur Zeit der Rückflanke des gespeicherte Information auszugeben. Taktimpulses den Informationsfluß vom Master-Flip-J-K-FWp-Flops dieser Bauart sind bekannt und Flop 10 zum Slave-Flip-Flop 15 ermöglichen,
beispielsweise beschrieben in: »Elektronische Rechen- Die Gatter Gs und Ge mit den Widerständen Ri-R\0anlagen«, 1967, Heft 1, Seite 10/11; »Der Elektroniker«, 35 bilden das Slave-Flip-Flop 15, das zum Zeitpunkt der März 1967, Seite 108/109; »IEE Transactions on Taktpulsrückflanke die binäre Information des Master-Electronic devices«, Dezember 1964, Seite 557/558. Flip-Flops über die Transistoren T\ und T2 erhält. Die Insbesondere beschreibt die Zeitschrift »Der Elektroni- Transistoren T3- Te bilden zusammen mit den Widerker« an der angegebenen Stelle ein /-K-Flip-Flop, das ständen Kn-Ki6 Ausgangstreiber, die dem Flip-Flop nach dem Master-Slave-Prinzip aufgebaut ist und zwei 40 eine niedrige Ausgangsimpedanz und damit die gleichspannungsgekoppelte, intern verbundene, bistabi- Fähigkeit, hohe kapazitive Last zu treiben, sowie Ie Kippstufen (»Master« und »Slave«) aufweist. Das geringe Störanfälligkeit verleihen. Die binären AuS1 »Master«-Flip-Flop besitzt dabei zwei Eingabe-UND- gangssignale des Flip-Flops an dessen Ausgängen Q, Q Schalter, die über eine Taktimpulsquelle ansteuerbar sind mit den Ausgangssignalen dieser Ausgangstreiber sind und deren Information bzw. Schaltzustand über 45 identisch.Kopplungsglieder in Form von Weitergabe-UND- Die sechs gestrichelt umrandeten NAND-GatterSchaltern an das Slave-Flip-Flop übertragbar ist. Gi - G6 haben jeweils einen Eingangstransistor Ti, einen Letzeres besitzt Ausgänge, die durch die Kollektoren Ausgangstransistor T0 sowie die Arbeitswiderstände Ra von Invertern in Form von Transistorschaltungen und Rb. Jeder Eingangstransistor Ti ist ein Mehrfachgebildet werden. 50 emitter-Transistor, dessen Emitteranschlüsse die Ein-NachteÜig an den bekannten/-/C-Master-Slave-Flip- gänge des NAND-Gatters darstellen. Die Basis des Flops ist es. daß der Schwellwert der für die Transistors Ti führt über den Arbeitswiderstand R3 zur Schaltvorgänge erforderlichen Eingangsspannung nicht Speisespannung Vm während der Kollektor mit der oder nicht genau genug eingestellt werden kann, was Basis des Ausgangstransistors T0 verbunden ist. Der besonders in umfangreicheren logischen Schaltungen zu 55 Kollektor des letzteren führt über den Arbeitswider-Schwierigkeiten führen kann, wo durch einen Ausgang stand Rb zur Speisespannung V«.; sein Emitter dagegen des Flip-Flops die Eingänge zahlreicher weiterer ist über die Diode D (im Falle der Gatter Gi - G4) oder Schaltungen angesteuert werden. über einen passiven Widerstand (Gatter G5, G6) mit
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68128167A | 1967-11-07 | 1967-11-07 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1807219A1 DE1807219A1 (de) | 1969-06-19 |
DE1807219B2 true DE1807219B2 (de) | 1977-08-11 |
DE1807219C3 DE1807219C3 (de) | 1978-04-06 |
Family
ID=24734596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1807219A Expired DE1807219C3 (de) | 1967-11-07 | 1968-11-06 | J-K-Master- Slave Flip-Flop |
Country Status (6)
Country | Link |
---|---|
US (1) | US3591856A (de) |
JP (1) | JPS542535B1 (de) |
DE (1) | DE1807219C3 (de) |
FR (1) | FR1590909A (de) |
GB (1) | GB1226025A (de) |
NL (1) | NL6815858A (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2216922C2 (de) * | 1972-04-08 | 1974-04-18 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte Master-Slave-Flipflopschaltung |
US3792292A (en) * | 1972-06-16 | 1974-02-12 | Nat Semiconductor Corp | Three-state logic circuit |
GB1494481A (en) * | 1973-12-21 | 1977-12-07 | Mullard Ltd | Electrical circuits comprising master/slave bistable arrangements |
US3917961A (en) * | 1974-06-03 | 1975-11-04 | Motorola Inc | Current switch emitter follower master-slave flip-flop |
US4356411A (en) * | 1978-12-12 | 1982-10-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Flip-flop circuit |
US4517475A (en) * | 1983-08-29 | 1985-05-14 | Motorola, Inc. | Master-slave flip-flop arrangement with slave section having a faster output transistion and a greater resistance to output degradation |
DE68925799T2 (de) * | 1988-12-21 | 1996-07-11 | Texas Instruments Inc | Einen metastabilen Zustand zulassende Kippschaltung |
US4958090A (en) * | 1989-03-06 | 1990-09-18 | National Semiconductor Corporation | Non-current hogging dual phase splitter TTL circuit |
US6633188B1 (en) * | 1999-02-12 | 2003-10-14 | Texas Instruments Incorporated | Sense amplifier-based flip-flop with asynchronous set and reset |
ES2161175B1 (es) * | 1999-11-08 | 2002-08-01 | Aznar Jose Barrio | Biestable j-k maestro-esclavo con bloqueo de datos. |
US7634749B1 (en) * | 2005-04-01 | 2009-12-15 | Cadence Design Systems, Inc. | Skew insensitive clocking method and apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3193695A (en) * | 1960-03-01 | 1965-07-06 | Sylvania Electric Prod | Bistable circuits |
BE637327A (de) * | 1962-09-27 | |||
US3229119A (en) * | 1963-05-17 | 1966-01-11 | Sylvania Electric Prod | Transistor logic circuits |
US3247399A (en) * | 1963-08-16 | 1966-04-19 | Hughes Aircraft Co | Anti-race flip-flop |
US3430070A (en) * | 1965-02-17 | 1969-02-25 | Honeywell Inc | Flip-flop circuit |
-
1967
- 1967-11-07 US US681281A patent/US3591856A/en not_active Expired - Lifetime
-
1968
- 1968-10-30 GB GB1226025D patent/GB1226025A/en not_active Expired
- 1968-11-06 DE DE1807219A patent/DE1807219C3/de not_active Expired
- 1968-11-07 JP JP8098868A patent/JPS542535B1/ja active Pending
- 1968-11-07 NL NL6815858A patent/NL6815858A/xx unknown
- 1968-11-07 FR FR1590909D patent/FR1590909A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL6815858A (de) | 1969-05-09 |
US3591856A (en) | 1971-07-06 |
DE1807219A1 (de) | 1969-06-19 |
JPS542535B1 (de) | 1979-02-08 |
DE1807219C3 (de) | 1978-04-06 |
GB1226025A (de) | 1971-03-24 |
FR1590909A (de) | 1970-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1011181B (de) | Matrix-Schaltung | |
DE1807219B2 (de) | J-k-master- slave flip-flop | |
DE2019804C3 (de) | Monolithisch integrierbare monostabile Kippschaltung | |
DE1941264C3 (de) | Asynchrone RS-Kippstufe in ECL-Technik | |
DE3525522C2 (de) | ||
DE1537155B2 (de) | Schnellschaltende verknuepfungsschaltung mit transistoren | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE1537236A1 (de) | Im Takt geschalteter,ein- und rueckstellbarer Flip-Flop | |
DE2834869C3 (de) | Verriegelungsschaltung mit Josephson-Elementen | |
DE1153415B (de) | Bistabile Kippstufe mit Vorspannschaltung | |
DE3318957C2 (de) | ||
DE1267249B (de) | Eingangstorschaltung fuer eine bistabile Speicherschaltung | |
DE3335133C2 (de) | ||
DE3713687A1 (de) | Integrierte halbleiterschaltung | |
EP0015364A1 (de) | Multivibrator aus Feldeffekt-Transistoren | |
DE3036170C2 (de) | ||
DE1270102B (de) | Bistabile Kippschaltung | |
AT273245B (de) | Schaltungsanordnung für eine elektronische Sperrkette | |
DE1512450A1 (de) | Bistabile Logikschaltung | |
DE4030605C2 (de) | Gate Array Komponentenanordnung | |
DE1083074B (de) | Kombinierte UND-Torschaltung | |
DE3218919C2 (de) | ||
DE2065294C3 (de) | Binärstufe | |
DE2539938A1 (de) | Schaltungsanordnung zur steuerung der einschaltung und zur ueberwachung eines laststromkreises | |
DE2011378C3 (de) | Astabiler Multivibrator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |