-
Schaltungsanordnung zur Steuerung der Einschaltung und zur Überwachung
eines Laststromkreises.
-
Die Erfindung betrifft eine Schaltungsanordnung zur Steuerung der
Einschaltung und zur Überwachung eines Laststromkreises mittels eines steuerbaren
Lastschalters und einer Stromüberwachungsschaltung.
-
Derartige bekannte Schaltungsanordnungen arbeiten mit einem im Laststromkreis
angeordneten Meßwiderstand, über den der Laststrom fließt und der deshalb entsprechend
belastbar ausgeführt sein muß. Um den Spannungabfall an diesem Meßwiderstand und
somit die Verluste möglichst klein zu halten, wird der Wert dieses Meßwiderstands
im Verhältnis zu dem des Lastwiderstandes sehr klein gewählt. Einerseits sind nun
hochbelastbare, -kleine Meßwiderstände großer Genauigkeit sehr teuer, und andererseits
sind zur Auswertung des geringen Spannungsabfalls am Meßwiderstand mehrere Verstärkerstufen
erforderlich.
-
Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung
der eingangs genannten Art anzugeben, bei der ein durch
einen Meßwiderstand
im Laststromkreis hervorgerufener Spannungsabfall vermieden wird und bei der kein
hochbelastbarer, kleiner Meßwiderstand benötigt wird.
-
Dies wird durch die im Anspruch 1 gekennzeichneten Maßnahmen erreicht.
Es wird somit eine zeitliche Reihenfolge zwischen der Prüfung des Laststromkreises
und seiner Einschaltung eingeführt. Man kann sich dabei damit begnügen, daß man
feststellt, ob Fehler im Laststromkreis vorhanden sind, beispielsweise ob der Lastwiderstand
eine Unterbrechung aufweist oder kurzgeschlossen ist oder ob der Lastschalter im
offenen Zustand einen vorgeschriebenen Übergangswiderstandswert nicht unterschreitet.
Durch diese vorangehende Prüfung ist die Wahrscheinlichkeit sehr groß, daß der gewünschte
Laststrom nachher auch tatsächlich fließt.
-
Gemäß den im Anspruch 2 gekennzeichneten Merkmalen erfährt die Stromüberwachungs
schaltung eine besondere, vorteilhafte Ausbildung.
-
Mit einer derartig ausgebildeten Schaltungsanordnung ist es auch möglich,
zusätzlich festzustellen, ob nach der Weitergabe des Einschaltbefehls an den steuerbaren
Lastschalter ein Laststrom tatsächlich fließt. Diese Feststellung macht die Überwachung
noch sicherer. Daher schlägt die Erfindung weiter die im Anspruch 7 gekennzeichnete
Maßnahme vor.
-
Die Erfindung wird nun anhand von Ausführungsbeispielen näher erläutert.
Es zeigen: Fig. 1 ein Prinzipschaltbild der Schaltungsanordnung gemäß der Erfindung
mit einer Stromüberwachungsschaltung, einem Lastschalter und einem Lastwiderstand,
Fig.2
eine erste Ausführung der Schaltungsanordnung gemäß Fig.1 und Fig.3 eine zweite
Ausführung der Schaltungsanordnung gemäß Fig.1.
-
Die Schaltungsanordnung in Fig.1 umfaßt eine Stromüberwachungsschaltung
P, einen steuerbaren Lastschalter T, einen Lastwiderstand L und eine Spannungsquelle
mit den Anschlüssen U und 0 zur Versorgung der Last mit Strom. Das Steuersignal
zur Einschaltung des steuerbaren Lastschalters T- wird- diesem Lastschalter von
einem Eingang E über die Stromüberwachungsschaltung P zugeführt, d.h., die Stromüberwachungsschaltung
P ist im Steuerweg des steuerbaren Lastschalters T eingefügt. Der Lastwiderstand
L ist über den steuerbaren Lastschalter T an die Anschlüsse 0 und U der Spannungsquelle
angeschlossen, wobei der schalterseitige Anschluß des Lastwiderstands mit A bezeichnet
ist. Die Stromüberwachungsschaltung P ist derart ausgebildet, daß sie nach ihrer
mit dem Steuersignal am Eingang E erfolgenden Einschaltung den Lastwiderstand L
mittels einer zum Anschluß A führenden Verbindung mit einem Prüfstrom überwacht,
nach der Feststellung des Vorhandenseins eines Prüfstroms, der über einem vorgeschriebenen
Mindestwert oder/und unter einem vorgeschriebenen Höchstwert liegt, diese Feststellung
speichert und davon abhängig die Einschaltung des steuerbaren Lastschalters veranlaßt.
-
In dem ersten näher dargestellten Ausführungsbeispiel gemäß Fig.2
finden sich die Schaltungen T, P und L in übereinanderliegenden Abschnitten wieder.
Der steuerbare Lastschalter T ist durch einen (Leistungs-) Transistor T1 gebildet,
dessen Kollektor-Emitter-Strecke in Reihe mit dem Lastwiderstand L
an
den Anschlüssen 0 und U der Spannungsquelle liegt, dem Verstärkerstufen vorgeschaltet
sein können, wie durch die gestrichelte Verbindung angedeutet ist, und dem eine
invertierte NANSSchaltung U1 vorgeschaltet ist.
-
Die Stromüberwachungsschaltung P weist einen zwischen den Anschlüssen
U und A liegenden Stromzweig auf,der durch die Reihenschaltung der Kollektor-Emitter-Strecke
eines Transistors T2, eines verhältnismäßig hochohmigen MeßwiderstanQ M und einer
Diode D gebildet ist. Der Transistor T2 wird vom Eingang E her über einen Inverter
I2 und erforderlichenfalls über durch die gestrichelte Verbindung angedeutete Verstärkerstufen
gesteuert.
-
Am Meßwiderstand M liegt eine Reihenschaltung aus der Basis-Emitter-Strecke
eines Transistors T3 und einer Zenerdiode Z, wobei der gemeinsame Verbindungspunkt
des Emitters und der Zenerdiode über einen Widerstand W mit einem negatives Potential
führenden Anschluß -U verbunden ist. Der Transistor T3 und die Zenerdiode können
als Vergleichs- und Auswerteschaltung bezeichnet werden. Der Kollektor des Transistors
3 ist über eine Verzögerungsschaltung V mit dem Steuereingang einer Flipflopschaltung
FF verbunden, deren zum Steuereingang gehöriger Ausgang an den einen Eingang der
invertierten NAg}Schaltung U1 und deren Rückstelleingang an den Ausgang des Inverters
I2 angeschlossen ist. Der andere Eingang der invertierten NAND-Schaltung Ul ist
an den Eingang E geführt.
-
Eine NOR-Schaltung Ol ist ferner mit ihren beiden Eingängen an den
Steuereingang der Flipflopschaltung FF und an dem zum Rückstelleingang gehörigen
Antivalenzausgang der Flipflopschaltung FF angeschlossen. Ein Ausgang S dieser NOR-Schaltung
dient zur Abgabe eiens Gut-Schlecht-Signals.
-
Die in einem gestrichelten Kästchen ZT angeordneten Schaltungen V,
FF und 01 bilden einen zentralisierbaren Teil der Stromüberwachungsschaltung. Dieser
Teil kann also gemeinsam für mehrere Laststromkreise mit ihren Prüfstromkreisen
vorgesehen sein, wobei allerdings nur jeweils ein Lastwiderstand zur gleichen Zeit
angesteuert werden darf.
-
Im folgenden wird die Arbeitsweise der in Fig.2 dargestellten Schaltungsanordnung
beschrieben.
-
Es sei vorausgeschic;kt, daß das Steuersignal am Eingang E zur Einschaltung
des Transistors T1 durch ein 1-Signal gebildet wird und daß 1-Signale durch positives
Potential und O-Signale durch Nullpotential gekennzeichnet sind. Im Ruhezustand
der Stromüberwachungsschaltung P tritt am Eingang E ein O-Signal und damit am Ausgang
des Inverters I2 ein 1-Signal auf, das den Transistor T2 sperrt und die Flipflopschaltung
FF zurückstellt, so daß am Antivalenzausgang ein 1-Signal und am anderen, mit der
NAND-Schaltung U1 verbundenen Ausgang ein 0-Signal auftritt. Die NAND-Schaltung
U1 gibt deshalb an ihrem Ausgang ein l-Signal ab, das den Transistor T1 sperrt.
-
Da der Transistor T2 gesperrt ist, kann kein Strom über den Prüfstromkreis
und über die Zenerdiode Z fließen. Um keinen Strom vom Anschluß O über die Glieder
L, A, M, Z, W zum Anschluß -U fließen zu lassen, können die Zenerdiode Z und der
Widerstand W so gewählt sein, daß die Spannung -U zum Betrieb der Zenerdiode Z im
Zenerbereich nicht ausreicht. Zur Verhinderung eines solchen Stromes kann aber auch
die Diode D eingesetzt sein, wie in Fig.2 gezeigt ist. Im Auswertestromkreis bleibt
somit der Transistor T3 gesperrt, dessen Kollektor ein O-Signal an die Verzögerungsschaltung
V und damit an den Steuereingang der Flipflopschaltung FF legt. An den Eingängen
der NOR -Schaltung Ol sind daher ein 1-Signal
und ein O-Signal vorhanden,
so daß am Ausgang S ein 0- oder Schlecht-Signal ansteht.
-
Tritt am Eingang E das Steuersignal mit seinem 1-Wert auf, so wird
der Transistor T2 eingeschaltet, der den Prüfstromkreis schließt und für die Durchsteuerung
der Zenerdiode Z sorgt.
-
Der Meßwiderstand M und die Zenerspannung der Zenerdiode Z sind hier
so gewählt, daß beim Überschreiten eines vorgeschriebenen Mindestwerts des Prüfstroms
der Transistor T3 in den leitenden Zustand gerät. Dabei wird ein Vergleich der am
Meßwiderstand M abfallenden Spannung mit der Zenerspannung ausgeführt. Bleibt aufgrund
eines Fehlers im Laststromkreis der Transistor T3 gesperrt, so bleiben die geschilderten
Signalzustände an den Eingängen der NOR -Schaltung 01 erhalten, die weiterhin ein
0- oder Schlecht-Signal am Ausgang S abgibt; der Transistor T1 wird in diesem Fall
nicht durchgeschaltet, da sich das Signal am mit der .NAND;-Schaltung U1 verbundenen
Ausgang der Flipflopschaltung FF nicht ändert. Gerät der Transistor T3 dagegen aufgrund
des fehlerlosen Last stromkreises in den leitenden Zustand, so wird das an seinem
Kollektor auftretende 1-Signal zunächst mit der Verzögerungsschaltung V verzögert.
Bei der Schließung des Prüfstromkreises mit dem Transistor T2 kann nämlich aufgrund
von Kapazitäten, die dem Lastwiderstand L parallel liegen können, ein Prüfstrom
fließen, der den vorgeschriebenen Mindestwert überschreitet, obwohl der Laststromkreis
sonst fehlerhaft sein kann. Es würde in diesem Fall also fälschlicherweise eine
Gut-Aussage in die Flipflopschaltung FF eingespeichert werden. Die Verzögerungsschaltung
V verhindert eine solche Einspeicherung während der Ladung dieser Kapazitäten. Nach
der Verzögerungszeit tritt ein 1-Signal am Steuereingang der Flipflopschaltung FF
auf, das diesen umschaltet, so daß nun an den Eingängen der. NAND-
Schaltung
U1 zwei 1-Signale auftreten; aufgrund des dann am Ausgang der NAND-Schaltung U1
auftretenden 0-Signals wird der Transistor T1 durchgeschaltet. Auch beim Auftreten
des 1-Signals am Steuereingang der Flipflopschaltung FF und bei deren Umschaltung
wird am Ausgang S weiterhin ein 0- oder Schlecht-Signal abgegeben, weil an den Eingängen
der NOR-Schaltung 01 ein O-Signal und ein 1-Signal vorhanden sind. Erst dann, wenn
ein Laststrom über den Transistor T1 fließt, wird die Diode D gesperrt, damit der
Prüfstrom unterbrochen, dann der Transistor T3 gesperrt und damit ein O-Signal über
die Verzögerungsschaltung V an den Steuereingang der Flipflopschaltung FF gelegt,
so daß nun beide Eingänge der NOR-Schaltung 01 Nullsignale aufweisen und ein 1-
oder Gut-Signal am Ausgang S abgegeben wird. Die NOR-Schaltung 01 gibt also nur
dann ein Gut-Signal ab, wenn festgestellt ist, daß ein richtiger Prüfstrom fließt
und daß anschließend ein Laststrom fließt.
-
Wird das Steuersignal am Eingang E vom 1-Wert auf den O-Wert gebracht,
so tritt an dem mit dem Eingang E verbundenen Eingang der NkND-Schaltung U1 ebenfalls
ein O-Signal auf, so daß an ihrem Ausgang ein 1-Signal ansteht und somit der Transistor
T1 gesperrt wird. Das am Ausgang des Inverters I2 auftretende 1-Simalstellt die
Flipflopschaltung FF zurück und sperrt den Transistor T2 wieder. An den Eingängen
der NOR-Schaltung Ol treten nun wieder ein 1-Signal und ein O-Signal auf, so daß
am Ausgang S wieder ein 0- oder Schlecht-Signal vorhanden ist.
-
In dem zweiten näher dargestellten Ausführungsbeispiel gemäß Fig.3
finden sich ebenfalls die Schaltungen T, P und L in übereinanderliegenden Abschnitten
wieder. Gleiche Schaltungen
wie in Fig.2 sind mit gleichen Bezugszeichen
versehen. Es werden im folgenden nur die zur Anordnung in Fig.2 unterschiedlichen
Teile beschrieben.
-
Anstelle der NAND'-Schaltung Ul in Fig.2 ist dem Transistor Tl in
Fig.3 ein Inverter 11 vorgeschaltet, dessen Eingang mit dem Ausgang der Flipflopschaltung
FF verbunden ist.
-
An den Meßwiderstand M sind zwei Vergleichs- und Auswerteschaltungen
angeschlossen, von denen die eine anspricht, wenn der Prüfstrom einen vorgeschriebenen
Mindestwert überschreitet, und von denen die andere anspricht, wenn der Prüfstrom
einen vorgeschriebenen Höchstwert überschreitet. Die erste Vergleichs-und Auswerteschaltung
wird mit einem Transistor T3 gebildet, während die zweite mit einem Transistor T4
gebildet ist, wobei das Ansprechen dem Sperren dieser Transistoren entspricht.
-
Zwischen dem Kollektor des Transistors T2 und dem Nullpotential führenden
Anschluß liegt ein Spannungsteiler aus Widerständen W3, W4 und W5. An den gemeinsamen
Verbindungspunkt der Widerstände W3, W4 ist der Emitter des Transistors T3 angeschlossen,
der mit seiner Basis über einen Widerstand W1 mit dem Kollektor des Transistors
T2 und über eine Diode D1 mit dem Anschluß A verbunden ist und dessen Kollektor
an den Steuereingang einer Sperrschaltung SP geführt ist. In ähnlicher Weise ist
an den gemeinsamen Verbindungspunkt der Wiederstände W4, W5 der Emitter des Transistors
T4 angeschlossen, der mit seiner Basis über einen Widerstand W2 mit dem Kollektor
des Transistors T2 und über eine Diode D2 mit dem Anschluß A verbunden ist und dessen
Kollektor an den Sperreingang der Sperrschaltung SP geführt ist. Der Ausgang der
Sperrschaltung SP ist an den Eingang der Verzögerungsschaltung V angeschlossen.
-
Der Beschreibung der Arbeitsweise der Schaltungsanordnung in Fig.3
sei vorausgeschickt, daß den leitenden Zuständen der
Transistoren
T3, T4 Nullsignale und den nichtleitenden Zuständen dieser Transistoren 1-Signale
entsprechen sollen.
-
Im Ruhezustand der Schaltungsanordnung sind der Transistor T2- und
damit die Transistoren T3, T4 im nichtleitenden Zustand. An den Eingängen der Sperrschaltung
SP treten 1-Signale auf; an ihrem Ausgang ist daher ein O-Signal vorhanden, womit
der Transistor T1 gesperrt ist.
-
Liegt nach der Einschaltung des Transistors T2 der Prüstrom unter
dem vorgeschriebenen Mindestwert, so kann der dadurch hervorgerufene Spannungsabfall
am Meßwiderstand M nicht die Sperrung der Transistoren T3, T4 bewirken; diese Transistoren
werden in diesem Fall durchgesteuert. Damit erscheinen an den Eingängen der Sperrschaltung
SP O-Signale, so daß auch an ihrem Ausgang ein Signal auftritt. Es erfolgt keine
Durchschaltung des Transistors T1. Liegt der Prüfstrom dagegen über dem vorgeschriebenen
Mindestwert und unter dem vorgeschriebenen Höchstwert, so kann der Spannungsabfall
am Meßwiderstand M den Transistor T3, nicht jedoch den Transistor T4 sperren. In
diesem Fall erscheint am Steuereingang der Sperrschaltung SP ein 1-Signal und an
ihrem Sperreingang ein 0-Signal, so daß an ihrem Ausgang ein 1-Signal auftritt,
mit dem über die Schaltungen V, FF, I1 der Transistor T1 durchgeschaltet wird. Liegt
der Prüfstrom andererseits über dem vorgeschriebenen Höchstwert, so kann der Spannungsabfall
am Meßwiderstand M beide Transistoren T3, T4 sperren. In diesem Fall erscheinen
an den Sperrgattereingängen 1-Signale, die ein O-Signal am Ausgang des Sperrgatters
SP zur Folge haben.
-
Der Transistor T1 wird nicht durchgeschaltet. Es erfolgt somit nur
eine Einschaltung des Laststromkreises, wenn der Prüfstrom innerhalb eines vorgeschriebenen
Wertbereichs liegt.
-
Die Rückstellung der Flipflopschaltung FF und die Ausschaltung des
Transistors T1 erfolgen wieder abhängig vom Verschwinden des 1-Signals am Eingang
E, wie vorher anhand der Fig.2 beschrieben wurde.
-
7 Patentansprüche 2 Blatt Zeichnungen mit 3 Figuren