DE4142775C2 - Verfahren zum Überprüfen eines in einem Schaltkreis integrierten Zeitglieds - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Überprüfen eines in einem Schaltkreis integrierten Zeitglieds nach dem Oberbegriff des Anspruchs 1.

In einem Schaltkreis integrierte Zeitglieder (Timer) werden zur definierten Steuerung zeitlicher Vorgänge eingesetzt. Ein Zeitglied besteht aus einer Vielzahl hintereinandergeschalteter Logik-Gatter (beispielsweise Flip-Flops), die mit einer bestimmten Taktrate ange­ steuert werden und die eine Art "Zählerkette" bilden. Im normalen Betriebsmodus des Zeitglieds wird beim Ein­ schalten bzw. beim Anlegen der Spannungsversorgung über den sog. "Power-on-Reset" für die Zählerkette ein defi­ nierter Ausgangszustand vorgegeben (beispielsweise alle invertierenden Flip-Flop-Ausgänge auf "0" oder "1"); durch Hochzählen oder Abwärtszählen - mit einer von ei­ nem Oszillator vorgegebenen Taktrate - wird nach einem bestimmten Zeitintervall der Endzustand des Zeitglieds erreicht (beispielsweise alle invertierenden Flip-Flop- Ausgänge auf "1" oder "0") und der Timer-Ausgang umge­ schaltet.

In vielen Fällen muß - beispielsweise vor Inbetriebnah­ me des integrierten Schaltkreises oder zu Testzwecken - überprüft werden, ob die Logik-Gatter des Zeitglieds das gewünschte Schaltverhalten in den anderen logischen Zustand zeigen; dieser Funktionstest ist jedoch bei ei­ nem aus vielen Logik-Gattern aufgebauten Zeitglied - d. h. bei langen Zählerketten - sehr zeitaufwendig, da das Schalten aller Logik-Gatter vom Ausgangszustand zum komplementären logischen Zustand abgewartet werden muß. Beispielsweise hat bei einem Timer, der aus 28 Flip- Flops mit dem Ausgangszustand "0" aufgebaut ist, erst nach 228 Takten jedes Flip-Flop zumindest einmal auf eine logische "1" umgeschaltet - bei einer Taktrate von 18 kHz entspricht dies einer Testzeit von ca. 4 Stun­ den.

Um die Testzeit für den Funktionstest langer Zählerket­ ten zu reduzieren, werden die Zählerketten mittels ei­ ner speziellen Mimik ("Scan Path") in ein Schieberegi­ ster umgewandelt, das eine an seinem Eingang anliegende vorgegebene Pulsfolge getaktet weiterschiebt; anhand der am Ausgang des Schieberegisters ausgegebenen Puls­ folge kann in einer wesentlich kürzeren Zeit erkannt werden, ob alle Logik-Gatter umgeschaltet haben. Für diesen (verkürzten) Funktionstest sind bei der inte­ grierten Schaltung 4 zusätzliche Anschlußpins erforder­ lich: ein Anschlußpin zur Aktivierung des Funktions­ tests, ein Anschlußpin als Dateneingang zum Eingeben der Pulsfolge, ein Anschlußpin als Takteingang zum Ver­ schieben der Pulsfolge und ein Anschlußpin für den Da­ tenausgang zur Auswertung der Pulsfolge. Diese 4 benö­ tigten Anschlußpins stehen jedoch nicht bei allen inte­ grierten Schaltkreisen zur Verfügung; falls sie zusätz­ lich vorgesehen werden müssen, werden durch die größere Chipfläche auch der Platzbedarf und die Kosten der integrierten Schaltung erhöht.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Überprüfen eines Zeitglieds gemäß dem Oberbegriff des Anspruchs 1 anzugeben, mit dem der verkürzte Funktions­ test ohne den Bedarf zusätzlicher Anschlußpins durchge­ führt werden kann.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen des Anspruchs 1 gelöst.

Vorteilhafte Weiterbildungen des Verfahrens ergeben sich aus den Unteransprüchen.

Gemäß dem Verfahren der Erfindung erfolgt die Anwahl bzw. Aktivierung des Funktionstests, das Bereitstellen des Takts sowie das Eingeben und Auswerten der Pulsfol­ ge während des Funktionstests über lediglich zwei An­ schlußpins des integrierten Schaltkreises (IC): über den bei jedem IC vorhandenen Anschlußpin für die Ver­ sorgungsspannung und über den Anschlußpin für den Schaltungsausgang.

Unter Zuhilfenahme einer im Schaltkreis integrierten Auswerteschaltung wird der Ablauf des Funktionstests über die beiden genannten Anschlußpins folgendermaßen gesteuert:

• - Die Anwahl bzw. Aktivierung des Funktionstests wird über die Spannung am Anschlußpin für den Schaltungsausgang realisiert; übersteigt diese Spannung (erstmalig) den Wert der Versorgungsspan­ nung - dies kann im Betriebsmodus nie auftreten und wird beispielsweise durch externe Mittel er­ reicht - wird der Funktionstest aktiviert, das Zeitglied in ein Schieberegister umgewandelt und das Taktsignal vom Oszillator-Takt im Betriebsmo­ dus auf den Takt im Testmodus umgeschaltet.
• - Das Taktsignal für den Funktionstest wird am An­ schlußpin für den Schaltungsausgang extern vorge­ geben, von der Auswerteschaltung verarbeitet und dem Takteingang des Schieberegisters zugeführt.
• - Die Daten für die Pulsfolge des Funktionstests werden am Anschlußpin für die Versorgungsspannung sowohl eingegeben als auch ausgewertet. Die Puls­ folge wird über die Variation der Spannung an die­ sem Anschlußpin gebildet und dem Dateneingang des Schieberegisters zugeführt. Die am Ausgang des Schieberegisters ausgegebene Pulsfolge wird über die Beobachtung der - mittels der Auswerteschal­ tung erzeugten - Variation der Spannung am An­ schlußpin für die Versorgungsspannung ausgewertet.

Das erfindungsgemäße Verfahren vereinigt mehrere Vor­ teile in sich:

• - Für den Funktionstest werden nur 2 - bereits vor­ handene - Anschlußpins des integrierten Schalt­ kreises benötigt; es sind daher keine zusätzlichen Anschlußpins erforderlich, wodurch der Platzbedarf und damit der Kostenaufwand derartiger integrier­ ter Schaltkreise gesenkt werden kann.
• - Das Verfahren ist unkompliziert: der Funktionstest kann auf einfache Weise aktiviert, durchgeführt und ausgewertet werden.
• - Der Funktionstest kann - falls erforderlich bzw. gewünscht - sehr einfach deaktiviert werden.

Weiterhin soll das erfindungsgemäße Verfahren anhand der in der Figur dargestellten Schaltungsanordnung be­ schrieben werden.

Diese zeigt den integrierten Schalt­ kreis IC mit den integrierten Komponenten Zeitglied TIM bzw. Schieberegister SR, Oszillator OSZ und Auswerte­ schaltung AS. Der integrierte Schaltkreis IC besitzt beispielsweise ein Transistorgehäuse mit 3 externen An­ schlußpins: dem Anschlußpin P₁ für den Schaltungsaus­ gang G, dem Anschlußpin P₂ für die Versorgungsspannung U_S und dem Anschlußpin P₃ für Bezugspotential GND. Das Zeitglied TIM bzw. das Schieberegister SR weist folgende Eingänge und Ausgänge auf:

• - Der POR-Eingang ("Power-on-Reset") ist an die POR- Leitung angeschlossen, die zur Initialisierung beim Anlegen der Versorgungsspannung dient.
• - Der ZA-Schaltausgang des Zeitglieds ist - bei­ spielsweise über einen Transistor - mit dem Schal­ tungsausgang G des integrierten Schaltkreises IC (Anschlußpin P₁) verbunden.
• - Der TE-Eingang ist der Takteingang des Zeitglieds bzw. Schieberegisters im Betriebsmodus bzw. Test­ modus und mit dem Taktausgang BTA des Oszillators OSZ oder mit der Auswerteschaltung AS verbunden.
• - Der TDE-Eingang ("Testdaten"-Eingang) ist der Ein­ gangsanschluß für die Pulsfolge im Testmodus.
• - Der TDA-Ausgang ("Testdaten"-Ausgang) ist der Aus­ gangsanschluß für die Pulsfolge im Testmodus.
• - Der DTE-Eingang ("Aktivierung-Test"-Eingang) dient zum Aktivieren des Testmodus.

Die Auswerteschaltung AS umfaßt:

• - das Logikglied LG mit dem Taktausgang TTA zur Er­ zeugung bzw. Aufbereitung des Takts im Testmodus und dem Selectausgang SA zur Auswahl des Taktsi­ gnals (BTS im Betriebsmodus, TTS im Testmodus) so­ wie mit dem an die POR-Leitung angeschlossenen POR-Eingang und dem mit dem Anschlußpin P₁ verbun­ denen Stromeingang IE
• - das mit dem Taktausgang TTA des Logikglieds LG verbundene und vom Selectausgang SA des Logik­ glieds angesteuerte erste Schaltelement S₁; dieses dient zur Umschaltung zwischen den beiden Taktsi­ gnalen BTS und TTS
• - eine Verbindungsleitung zwischen dem Selectausgang SA des Logikglieds LG und dem Aktivierungseingang DTE des Zeitglieds TIM, über die der Funktionstest deaktiviert werden kann
• - einen Komparator K, dessen Ausgang mit dem Testda­ teneingang TDE des Schieberegisters SR verbunden ist; am positiven Eingang E₊ des Komparators K ist ein Widerstandsteiler - bestehend aus den Wider­ ständen R₀, R₁ und R₂ - angeschlossen, am negati­ ven Eingang E_- liegt eine Referenzspannung U_Ref an
• - ein zweites Schaltelement S₂, das zum Widerstand R₂ des Spannungsteilers parallelgeschaltet ist und dessen Schalterstellung über den Testdatenausgang TDA des Schieberegisters SR gesteuert wird.

Weiterhin ist gemäß der Figur mit dem Anschlußpin P₂ ein Anschluß eines externen (Vor-) Widerstands R_V ver­ bunden sowie eine Verbindung vom Anschlußpin P₂ über ein drittes Schaltelement S₃ zum Anschlußpin P₁ vorge­ sehen; der andere Anschluß des Widerstands R_V ist mit einem Netzgerät NG verbunden.

Der Ablauf des Funktionstests im Testmodus des ICs ge­ staltet sich gemäß diesem Ausführungsbeispiel wie folgt:

• a) Anwahl/Aktivierung:
  Durch die Stromquelle I wird bei geschlossenem dritten Schaltelement S₃ am Anschlußpin P₁ eine Aktivierungsspannung U_A angelegt, die größer als die Versorgungsspannung U_S im Testmodus ist (bei­ spielsweise U_A = ca. 15,8 V bei einer Versorgungs­ spannung U_S von 15 V). Dies wird vom Logikglied LG der Auswerteschaltung AS erkannt und daraufhin zum einen das Zeitglied TIM in die Schieberegister­ struktur SR umgewandelt und zum andern das Schalt­ element S₁ durch den Selectausgang SA des Logik­ glieds LG vom Taktausgang BTA des Oszillators OSZ auf den Taktausgang TTA des Logikglieds LG umge­ schaltet.
• b) Takterzeugung:
  Der durch die Stromquelle I mit dem dritten Schaltelement S₃ erzeugte Strom I_T kann durch Öff­ nen und Schließen des dritten Schaltelements S₃ moduliert werden. Der Strom I_T beträgt beispiels­ weise 1,2 mA; dieser wird dem mit dem Anschlußpin P₁ verbundenen Stromeingang IE des Logikglieds LG zugeführt und über den Taktausgang TTA des Logik­ glieds LG sowie das erste Schaltelement S₁ als Taktsignal TTS auf den Takteingang TE des Schiebe­ registers SR gegeben; bei jedem am Takteingang TE eintreffenden Taktsignal TTS wird der Inhalt des Schieberegisters SR um eine Stelle weitergescho­ ben.
• c) Eingabe der Daten bzw. der Pulsfolge:
  Am Anschlußpin P₂ liegt eine von der Spannung am Netzgerät NG und dem Vorwiderstand R_V abhängige Spannung an (beispielsweise 15 V), die über den Widerstandsteiler R₀ (beispielsweise 50 kΩ), R₁ (beispielsweise 90 kΩ) und R₂ (beispielsweise 10 kΩ) dem positiven Eingang E₊ des Komparators K zugeführt wird; an diesem Eingang E₊ liegt eine Spannung U_K von beispielsweise 10 V an. Überschreitet die Spannung U_K den Komparator-Schwell­ wert U_Ref am negativen Eingang E_- des Komparators K (beispielsweise U_Ref = 8 V), steht am Ausgang des Komparators K ein "High"-Pegel an, der dem Testdateneingang TDE des Schieberegisters SR als logische "1" zugeführt wird. Entsprechendes gilt für den umgekehrten Fall: unterschreitet die Span­ nung U_K den Schwellwert U_Ref des Komparators K, steht am Ausgang des Komparators K ein "Low"-Pegel an, der als logische "0" dem Testdateneingang TDE des Schieberegisters SR zugeführt wird. Über die Variation der Spannung am Netzgerät NG (und damit der Spannung am Anschlußpin P₂) kann also die dem Testdateneingang TDE des Schieberegisters SR zuge­ führte Pulsfolge für den Funktionstest beliebig vorgegeben werden.
• d) Auswerten der Daten bzw. der Pulsfolge:
  Die am Testdateneingang TDE des Schieberegisters SR eingegebene Pulsfolge wird im Schieberegister SR bei jedem am Takteingang TE des Schieberegi­ sters SR eintreffenden Taktsignal TTS weiterge­ schoben und letztendlich am Testdatenausgang TDA des Schieberegisters SR ausgegeben. Das dem Wider­ stand R₂ des Spannungsteilers parallelgeschaltete zweite Schaltelement S₂ wird in Abhängigkeit der am Testdatenausgang TDA ausgegebenen Pulse ange­ steuert: bei einer logischen "1" am Testdatenaus­ gang TDA ("High"-Pegel) bleibt das zweite Schalt­ element S₂ geöffnet, so daß die Spannung am Span­ nungsteiler R₀, R₁, R₂ den vom Vorwiderstand R_V und dem Netzgerät NG festgelegten Wert beibehält. Liegt am Testdatenausgang TDA dagegen eine logi­ sche "0" an ("Low"-Pegel), wird das zweite Schalt­ element S₂ geschlossen und der Widerstand R₂ kurz­ geschlossen bzw. überbrückt; somit stellt sich eine geringere Spannung am Spannungsteiler ein (beispielsweise ΔU = 1 V), die als Spannungsände­ rung am Anschlußpin P₂ detektiert werden kann. Die Widerstandswerte der Widerstände R₀, R₁, R₂ des Spannungsteilers und der Schwellwert des Kom­ parators K müssen so gewählt werden, daß sowohl die Dateneingabe für die Test-Pulsfolge am Testda­ teneingang TDE als auch die Auswertung der am Testdatenausgang TDA ausgegebenen Pulsfolge unab­ hängig voneinander gehandhabt werden können. Dies kann dadurch realisiert werden, daß der Spannungs­ abfall am Widerstand R₂ (beispielsweise 1 V) klei­ ner als die Spannungsdifferenz an den Komparator­ eingängen wird. Damit ist sichergestellt, daß die durch einen Polaritätswechsel am Testdatenausgang TDA verursachte Spannungsänderung am Anschlußpin P₂ (beispielsweise 1 V) die ebenfalls über diesen Anschlußpin P₂ gesteuerte Dateneingabe nicht be­ einflußt.
• e) Deaktivierung des Funktionstests:
  Diese erfolgt durch Anheben der Spannung am An­ schlußpin P₂ für die Versorgungsspannung U_S über die Einschaltschwelle (POR-Schwelle) von bei­ spielsweise 18 V.

Claims (18)

1. Verfahren zum Überprüfen eines in einem Schaltkreis (IC) integrierten Zeitglieds (TIM), das aus hinterein­ andergeschalteten Logik-Gattern aufgebaut ist, wobei zur Überprüfung des Schaltverhaltens der Logik-Gatter ein Funktionstest vorgesehen ist, bei dem das Zeitglied (TIM) in ein Schieberegister (SR) umgewandelt und eine vorgegebene, vom Schieberegister (SR) getaktet verscho­ bene Pulsfolge ausgewertet wird, dadurch gekennzeich­ net, daß der Funktionstest mittels zweier Anschlußpins (P₁, P₂) des integrierten Schaltkreises (IC) und einer im Schaltkreis (IC) integrierten, mit den beiden An­ schlußpins (P₁, P₂) verbundenen Auswerteschaltung (AS) durchgeführt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Durchführung des Funktionstests der Anschlußpin (P₂) für die Versorgungsspannung (U_S) des integrierten Schaltkreises (IC) und der Anschlußpin (P₁) für den Schaltungsausgang (G) des integrierten Schaltkreises (IC) verwendet werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Anwahl bzw. Aktivierung des Funktionstests und die Taktvorgabe für das Schieberegister (SR) über den Anschlußpin (P₁) für den Schaltungsausgang (G) erfolgt, und daß die Eingabe und Auswertung der Daten der Puls­ folge über den Anschlußpin (P₂) für die Versorgungs­ spannung (U_S) vorgenommen wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Anwahl des Funktionstests und die Taktvorgabe über eine extern erzeugte Variation der Spannung am Anschlußpin (P₁) für den Schaltungsausgang (G) erfolgt.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Spannung am Anschlußpin (P₁) für den Schal­ tungsausgang (G) durch ein Netzgerät (NG) verändert werden kann, das über einen Vorwiderstand (R_V) mit die­ sem Anschlußpin (P₁) verbunden ist.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Funktionstest aktiviert wird, wenn die Spannung am Anschlußpin (P₁) für den Schal­ tungsausgang (G) die Versorgungsspannung (U_S) des inte­ grierten Schaltkreises (IC) erstmals übersteigt, und daß bei der Aktivierung des Funktionstests das Zeit­ glied (TIM) in das Schieberegister (SR) umgewandelt wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß bei der Aktivierung des Funktionstests das vom Taktausgang (BTA) eines im Schaltkreis (IC) integrier­ ten Oszillators (OSZ) erzeugte Taktsignal (BTS) abge­ schaltet wird, und daß dem Takteingang (TE) des Schie­ beregisters (SR) ein extern erzeugtes und von der Aus­ werteschaltung (AS) verarbeitetes Taktsignal (TTS) für den Funktionstest zugeführt wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Umschalten zwischen dem Taktsignal (BTS) des Oszillators (OSZ) und dem Taktsignal (TTS) für den Funktionstest über ein Logikglied (LG) der Auswerte­ schaltung (AS) gesteuert wird, dessen Selectausgang (SA) ein erstes, mit dem Taktausgang (BTA) des Oszilla­ tors (OSZ) verbundenes Schaltelement (S₁) ansteuert.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zur Bildung des Taktsignals (TTS) für den Funktionstest dem Logikglied (LG) der Auswerte­ schaltung (AS) ein am Anschlußpin (P₁) für den Schal­ tungsausgang (G) eingeprägter modulierter Strom (I_T) zugeführt wird, und daß das vom Logikglied (LG) gebil­ dete und am Taktausgang (TTA) des Logikglieds (LG) an­ stehende Taktsignal (TTS) für den Funktionstest über das erste Schaltelement (S₁) dem Takteingang (TE) des Zeitglieds (TIM) bzw. des Schieberegisters (SR) zuge­ führt wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der modulierte Strom (I_T) mittels eines dritten Schaltelements (S₃) gebildet wird, das zwischen den An­ schlußpin (P₁) für den Schaltungsausgang (G) und den mit einer Stromquelle (I) verbundenen Anschlußpin (P₂) für die Versorgungsspannung (U_S) geschaltet ist.

11. Verfahren nach einem der Ansprüche 1 bis 10, da­ durch gekennzeichnet, daß die dem Dateneingang (TDE) des Zeitglieds (TIM) bzw. des Schieberegisters (SR) zu­ geführte Pulsfolge für den Funktionstest durch eine ex­ tern erzeugte Variation der Spannung am Anschlußpin (P₂) für die Versorgungsspannung (U_S) gebildet wird.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Spannung am Anschlußpin (P₂) für die Versor­ gungsspannung (U_S) durch das Netzgerät (NG) verändert werden kann, das über den Vorwiderstand (R_V) mit diesem Anschlußpin (P₂) verbunden ist.

13. Verfahren nach Anspruch 11 oder 12, dadurch gekenn­ zeichnet, daß die Variation der Spannung am Anschlußpin (P₂) für die Versorgungsspannung (U_S) von der Auswerte­ schaltung (AS) in eine, dem Dateneingang (TDE) des Zeitglieds (TIM) bzw. Schieberegisters (SR) zugeführte Pulsfolge umgewandelt wird.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Pulsfolge mittels eines Widerstandsteilers (R₀, R₁, R₂) und eines Vergleicherglieds (K) der Auswerte­ schaltung (AS) gebildet wird.

15. Verfahren nach einem der Ansprüche 1 bis 14, da­ durch gekennzeichnet, daß die Auswertung der am Daten­ ausgang (TDA) des Schieberegisters (SR) anstehenden Pulsfolge über eine extern beobachtete Variation der Spannung am Anschlußpin (P₂) für die Versorgungsspan­ nung (U_S) erfolgt.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß ein mit dem Datenausgang (TDA) des Schieberegisters (SR) verbundenes zweites Schaltelement (S₂) in Abhän­ gigkeit des Logikpegels der Pulsfolge am Datenausgang (TDA) betätigt wird, und daß die am Anschlußpin (P₂) für die Versorgungsspannung (U_S) anstehende Spannung über die Betätigung dieses Schaltelements (S₂) variiert wird.

17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß durch das Betätigen des zweiten Schaltelements (S₂) das Teilerverhältnis des Spannungsteilers (R₀, R₁, R₂) der Auswerteschaltung (AS) variiert wird.

18. Verfahren nach einem der Ansprüche 1 bis 17, da­ durch gekennzeichnet, daß durch den mit dem Selectaus­ gang (SA) des Logikglieds (LG) verbundenen Aktivie­ rungseingang (DTE) des Zeitglieds (TIM) die Aktivierung des Funktionstests gesperrt werden kann.