DE19831088C2 - Schaltungsanordnung zur Überprüfung einer Tri-State-Erkennungsschaltung - Google Patents
Schaltungsanordnung zur Überprüfung einer Tri-State-ErkennungsschaltungInfo
- Publication number
- DE19831088C2 DE19831088C2 DE19831088A DE19831088A DE19831088C2 DE 19831088 C2 DE19831088 C2 DE 19831088C2 DE 19831088 A DE19831088 A DE 19831088A DE 19831088 A DE19831088 A DE 19831088A DE 19831088 C2 DE19831088 C2 DE 19831088C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit arrangement
- switches
- voltage
- state
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318502—Test of Combinational circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Circuits Of Receivers In General (AREA)
- Eye Examination Apparatus (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung
zur Überprüfung einer Tri-State-Erkennungsschaltung. In
der Digital-Technik wird aus Gründen der Miniaturisierung
und der Einsparung von Anschlüssen bzw. Anschlußklemmen
mit sog. Tri-State-Logik gearbeitet, bei der an der Anschluß
klemme drei unterscheidbare Logikzustände herrschen können.
Diese Zustände sind:
- 1. Anschlußklemme auf logisch "1" (Versorgungsspannung)
- 2. Anschlußklemme auf logisch "0" (Masse) und
- 3. hochohmiger Zustand, bei dem die Anschlußklemme als solche auf undefiniertem Potential ist und durch eine Zusatzbeschaltung auf ein von Versorgungsspannung und Masse verschiedenes Potential gelegt werden kann.
Aus der DE 197 36 216 A1 ist eine Schaltung zur Erkennung
des Schaltzustandes eines Tri-State-Ausgangs bekannt. Diese
Schaltung ermöglicht es, den hochohmigen Zustand eines
Tri-State-Ausgangs zu erkennen und zwar unabhängig davon,
ob der Tri-State-Ausgang dynamisch ist oder ob er im Ruhezu
stand, d. h. statisch "low" oder "high", ist.
Die US 3,764,995 A beschreibt eine programmierbare, computer
gesteuerte Testeinrichtung. In der Testeinrichtung können
verschiedene Testprogramme zum Test unterschiedlicher
analoger, digitaler oder digitalanaloger elektronischer
Komponenten gespeichert sein. Entsprechend der ange
schlossenen zu überprüfenden Schaltung wird ein geeignetes
Testprogramm abgearbeitet.
Bei sicherheitsrelevanten Anwendungen, wie z. B. Unfallschutz
gitter, Lichtschranken und ähnliches, bei denen Ausfall
sicherheit gefordert wird, beispielsweise im Falle einer
Fehlfunktion der Erkennungsschaltung eine überwachte Maschine
in den sicheren Zustand gebracht werden soll, ist es erfor
derlich, die Erkennungsschaltung auf ihre Funktionsfähigkeit
zu überprüfen. Aufgabe der Erfindung ist es daher, eine
Schaltungsanordnung zur Überprüfung einer Tri-State-Erken
nungsschaltung zu schaffen, die alle möglichen Fehler der
Erkennungsschaltung sicher feststellt.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen
Merkmale gelöst. Vorteilhafte Ausgestaltungen und Weiterbil
dungen der Erfindung sind den Unteransprüchen zu entnehmen.
Das Grundprinzip der Erfindung besteht darin, die drei
Zustände an der Erkennungsschaltung durch steuerbare Schalter
zu simulieren. Der Anschluß, der die drei Zustände annehmen
kann, ist in der Mitte eines symmetrischen Spannungsteilers
zwischen Versorgungsspannung und Masse angeschlossen.
Die Erkennungsschaltung hat Komparatoren, die auf einen
Spannungsabfall an Widerständen des Spannungsteilers anspre
chen. Die steuerbaren Schalter legen im aktiven Zustand
diese Widerstände und damit einen Anschluß der Komparatoren
auf Versorgungsspannung oder Masse, womit unabhängig vom
momentanen zu erkennenden Zustand an dem Anschluß das Aus
gangssignal der Komparatoren auf einen definierten Wert
(logisch "0" oder logisch "1") gezwungen wird. Durch abwech
selndes Öffnen und Schließen der einzelnen steuerbaren
Schalter wird damit auch eine Zustandsänderung am Ausgang
der Komparatoren erzwungen. In einer Testsequenz werden
alle zulässigen Kombinationen von Stellungen der steuerbaren
Schalter durchlaufen, so daß nicht nur der statische Zustand
der Ausgangssignale der Komparatoren abgefragt wird, sondern
auch deren dynamischer Zustand, d. h. ob sie ein- oder aus
schalten. Zur Erhöhung der Ausfallsicherheit ist die Schal
tungsanordnung zweikanalig ausgelegt.
Der Spannungsteiler weist vier in Reihe liegende Widerstände
auf.
Der zu über
wachende Anschluß ist in ein erstes Paar von in Reihe
liegenden Widerständen mit Versorgungsspannung und über
ein zweites, hierzu symmetrisches Paar von in Reihe liegenden
Widerständen mit Masse verbunden. Dadurch fließt ständig
ein elektrischer Strom über den Anschluß, was den Vorteil
hat, daß externe Schalter, die den Anschluß in den jeweiligen
elektrischen Zustand versetzen, stets unter Strom geschaltet
werden.
Der gemeinsame Verbindungspunkt der Widerstände eines Paares
bildet den "Meßeingang" des zugeordneten Komparators. Dieser
Punkt wird durch die steuerbaren Schalter auf Versorgungs
spannung oder Masse gezwungen, unabhängig vom Zustand des
Anschlusses, da dieser von dem gemeinsamen Verbindungspunkt
der Widerstände eines Paares durch jeweils einen Widerstand
elektrisch "entkoppelt" ist.
Vorzugsweise werden die steuerbaren Schalter in einer
Testsequenz in allen erlaubten Kombinationen abwechselnd
aktiviert und deaktiviert, so daß die Komparatoren im Laufe
eines vollen Testzyklus sowohl einschalten als auch aus
schalten müssen. Somit werden nicht nur statisch die Zustände
der einzelnen Komparatoren überprüft, sondern es findet
auch eine dynamische Prüfung des. Umschaltens der Komparatoren
statt. Vorzugsweise ist eine Testsequenz so aufgebaut,
daß auf eine Prüfphase mit einem aktivierten steuerbaren
Schalter eine "Lesephase" folgt, in der der Zustand des
Anschlusses abgefragt wird.
Die Komparatoren sind vorzugsweise als invertierende
Komparatoren ausgebildet, d. h. sie führen an ihrem Ausgang
eine logische "1", wenn sie nicht "angesprochen" haben,
d. h. der Spannungsabfall an dem ihnen zugeordneten Widerstand
unterhalb einer Ansprechschwelle liegt und eine logische
"0", wenn sie angesprochen haben, d. h. der Spannungsabfall
an dem zugeordneten Widerstand oberhalb der Ansprechschwelle
liegt.
Im folgenden wird die Erfindung anhand eines Ausführungsbei
spieles im Zusammenhang mit der Zeichnung ausführlicher
erläutert. Es zeigt:
Fig. 1 ein Prinzipschaltbild der Schaltungsanordnung
nach der Erfindung; und
Fig. 2 ein detaillierteres Schaltbild der Schaltungs
anordnung nach Fig. 1.
Die Schaltungsanordnung fragt den elektrischen Zustand
einer Klemme K1 ab, die drei "Zustände" einnehmen kann,
nämlich:
- 1. Versorgungsspannung Vcc,
- 2. Massepotential und
- 3. hochohmiger Zustand.
Diese Zustände können beispielsweise wie folgt realisiert
werden:
- 1. Über einen Schalter S1 wird die Klemme K1 mit Versorgungsspannung Vcc verbunden;
- 2. über einen Schalter S2 wird die Klemme K1 mit Massepotential verbunden; und
- 3. sind beide Schalter S1 und S2 geöffnet, so ist das Potential der Klemme K1 an sich undefiniert und nur durch eine externe Beschaltung festgelegt, was als hochohmiger Zustand bezeichnet wird und in einer dreiwertigen Logik - auch Tri-State-Logik genannt - von den anderen beiden Zuständen unterschieden werden kann.
Die Klemme K1 liegt in der Mitte eines symmetrischen
Spannungsteilers aus den Widerständen R3, R1 und R2, R4.
Der Spannungsteiler insgesamt liegt zwischen Versorgungs
spannung Vcc und Masse. Die Widerstände R1 und R2 haben
den gleichen Widerstandswert von beispielsweise 1,8 kOhm;
ebenso haben die Widerstände R3 und R4 den gleichen Wider
standswert von beispielsweise 560 Ohm, wobei also in einem
praktischen Ausführungsbeispiel die Widerstände R3 und
R4 kleiner sind als die Widerstände R1 und R2. Sind beide
Schalter S1 und S2 offen, so liegt an der Klemme K1 genau
die halbe Versorgungsspannung Vcc an. Hervorzuheben ist,
daß die Klemme K1 bei dieser Schaltung stets stromdurch
flossen ist, was die Sicherheit des Schaltens des Schalters
S1 und/oder S2 erhöht.
Je nach Schaltzustand der Schalter S1 und S2 fließen unter
schiedlich große Ströme durch den Spannungsteiler R1-R4,
womit auch der Spannungsabfall an den Widerständen R3 und
R4 vom Schaltzustand der Schalter S1 und S2 abhängt. Ist
beispielsweise der Schalter S1 geschlossen, die Klemme
K1 also auf Versorgungsspannung Vcc, so fließt über die
Widerstände R3 und R1 kein Strom, sondern nur über die
Widerstände R2 und R4. Der Spannungsabfall am Widerstand
R3 wird damit zu Null, der Spannungsabfall am Widerstand
R4 relativ groß. Ist die Klemme K1 dagegen auf Massepotenti
al, d. h. S1 ist geöffnet und S2 geschlossen, so fließt
nur ein Strom von Vcc über R3 und R1 zu Masse; der
Spannungsabfall an R3 ist groß, an R4 dagegen Null.
Sind beide Schalter S1 und S2 geöffnet, die Klemme K1 im
hochohmigen Zustand, so fließt der Strom von Vcc über R3,
R1, R2 und R4 zu Masse. Der Spannungsabfall an R3 und R4
ist gleich groß und hat einen kleineren Wert als in den
beiden anderen genannten Fällen. Dieser Wert sei als
mittlerer Wert bezeichnet.
Zur Unterscheidung der drei genannten Zustände wird der
Spannungsabfall an den Widerständen R3 und R4 durch Kompara
toren 1 bzw. 2 überwacht. Diese sind so eingestellt, daß
sie bei dem großen und dem mittleren Spannungsabfall an
ihren Ausgängen 01 bzw. 02 einen Schaltzustand einnehmen,
hier eine logische "0" und bei dem Spannungsabfall Null
den anderen Schaltzustand, hier eine logische "1". Für
die drei möglichen Zustände der Klemme K1 (Masse = GND;
hochohmig = Z; Versorgungsspannung = Vcc) ergeben sich
für die Ausgänge 01 und 02 der Komparatoren 1 und 2 die
in der folgenden Tabelle 1 angegebenen Werte, die die
einzelnen Zustände voneinander unterscheiden.
Der Zustand 01=02=1 ist somit verboten. Zur Überprüfung
der einwandfreien Funktion sieht das Lösungsprinzip der
Erfindung vor, die Schaltzustände der Schalter S1 und S2
in einer internen Schaltung zu simulieren, wofür steuerbare
Schalter 3-6 vorgesehen sind. Je ein Paar von Schaltern
3, 4; 5, 6 liegt in Reihenschaltung zwischen Versorgungs
spannung Vcc und Masse, wobei der gemeinsame Verbindungspunkt
der Schalter 3 und 4 mit dem gemeinsamen Verbindungspunkt
P1 der Widerstände R1 und R3 und der gemeinsame Verbindungs
punkt der Schalter 5 und 6 mit dem gemeinsamen Verbindungs
punkt P2 der Widerstände R2 und R4 verbunden ist. Die
Schalter 3 und 5 simulieren somit den Zustand des Schalters
S1 und die Schalter 4 und 6 den des Schalters S2.
Wird beispielsweise der Schalter 3 durch ein Steuersignal
an einer Steuerleitung 7 geschlossen, so wird Versorgungs
spannung Vcc an den Punkt P1 gelegt. Der Spannungsabfall
an R3 wird damit zu Null, der Spannungsabfall an R4 steigt
und der Komparator 2 führt am Ausgang 02 eine logische
"0", während der Ausgang 01 des Komparators 1 auf logisch
"1" liegt. In entsprechender Weise wird bei geöffnetem
Schalter 3 und geschlossenem Schalter 4 der Punkt P1 auf
Masse gelegt. An R3 ist ein großer Spannungsabfall. Der
Ausgang 01 des Komparators 1 ist dann auf logisch "0".
Am Widerstand R4 ist kein Spannungsabfall. Der Ausgang
02 des Komparators 2 ist auf logisch "1". Sind beide Schalter
3 und 4 geöffnet, was dem hochohmigen Zustand der Klemme
K1 entspricht, so ist an beiden Widerständen R3 und R4
der gleiche mittlere Spannungsabfall. Beide Komparatoren
1 und 2 führen an ihren Ausgängen eine logische "0".
Die Schaltungsanordnung ist zweikanalig ausgelegt. Der
zweite Kanal wird durch die Schalter 5 und 6 mit den Steuer
leitungen 8 und 8' gebildet sowie den Punkt P2.
Die Prüfung der Schaltungsanordnung mittels der Schalter
3 bis 6 erfolgt unabhängig von der Stellung der Schalter
S1 und S2 und wird als dynamischer Test durchgeführt, d. h.
es werden Änderungen der Schaltzustände an den Ausgängen
01 und 02 herbeigeführt. Der Schaltzustand der Schalter
S1 und S2 beeinflußt die Prüfung nicht, da die Klemme K1
und damit die Schalter S1 und S2 von den Prüfpunkten P1
und P2 durch die Widerstände R1 und R2 "entkoppelt" sind.
Ist beispielsweise S1 geschlossen, K1 also auf Versorgungs
spannung und der Spannungsabfall an R3 damit Null, so bewirkt
ein Schließen des Schalters 4, daß der Punkt P1 auf Masse
potential gezogen wird, womit an R3 ein Spannungsabfall
entsteht und der Ausgang 01 auf logisch "0" umschaltet.
Bei Ablauf eines Prüfzyklus werden auch alle möglichen
Fehler aufgedeckt, und zwar unabhängig von der Stellung
der Schalter S1 und S2. Hierzu wird zyklisch eine Testsequenz
innerhalb weniger Mikrosekunden durchlaufen, die sich mit
der Abfrage des Zustandes der Klemme K1 abwechselt, wobei
die in der folgenden Tabelle 2 wiedergegebenen Zustände
überprüft werden.
Die mit "---" bezeichneten Zustände der Ausgänge 01 und
02 werden dabei nicht ausgewertet, da sie von der Stellung
der Schalter S1 und S2 abhängen können.
Im Ausgangszustand sind die vier Schalter 3 bis 6 offen,
der Zustand an der Klemme K1 wird abgefragt und an den
Ausgängen 01 und 02 entsprechend der Tabelle 1 wiedergegeben.
Es werden dann die in Tabelle 3 wiedergegebenen Testsequenzen
SQ durchlaufen.
In der Testsequenz 0 wird der Schalter 3 geschlossen, der
Punkt P1 geht auf Versorgungsspannung. Am Widerstand R3
fällt keine Spannung ab, der Ausgang 01 wird zu "1",
unabhängig von der Schalterstellung S1 und S2. Am Ausgang
02 liegt das durch die Stellung des Schalters S1 und S2
dem Zustand der Klemme K1 entsprechende Ausgangssignal
an. In der nächsten Sequenz 1 wird der Schalter 3 wieder
geöffnet, der Zustand der Klemme K1 wird abgefragt und
mindestens einer der beiden Ausgänge 01 oder 02 muß auf
logisch "0" sein. In der Sequenz 2 wird der Schalter 5
geschlossen und P2 auf Versorgungsspannung gelegt. Der
Ausgang 02 muß auf logisch "0" umschalten. Bei der Sequenz
3 werden wieder alle Schalter geöffnet und überprüft, ob
mindestens einer der Ausgänge 01 oder 02 eine logische
"0" führt. In der Sequenz 4 wird der Schalter 4 geschlossen,
der Punkt P1 also auf Masse gelegt. Der Ausgang 01 muß
dann auf logisch "0" liegen. In der Sequenz 5 werden wieder
alle Schalter geöffnet und mindestens eines der beiden
Signale 01 oder 02 muß auf logisch "0" liegen.
In der Sequenz 6 wird der Schalter 6 geschlossen. Der
Punkt P2 also auf Masse gelegt. Der Ausgang 02 muß dann
eine "1" führen. In der letzten Sequenz 7 werden wieder
alle Schalter 3 bis 6 geöffnet und mindestens eines der
Signale 01 oder 02 muß auf logisch "0" liegen.
Mit diesen Prüfungen wird also festgestellt, ob sich beide
Ausgänge 01 und 02 in beiden Richtungen umschalten, d. h.
sowohl einschalten als auch ausschalten lassen. Damit werden
alle möglichen Fehler erkannt. Ist beispielsweise einer
der Komparatoren 1 oder 2 defekt, so läßt sich das zuge
ordnete Ausgangssignal 01 oder 02 nicht mehr umschalten,
was durch die Testsequenz aufgedeckt wird.
Auch wird dabei eine Eigenprüfung der Prüfschaltung durch
geführt. Läßt sich z. B. einer der Schalter 3 bis 6 nicht
mehr umschalten, beispielsweise weil ein entsprechender
Transistor durchlegiert ist, wird der Fehler ebenfalls
durch die Testsequenz aufgedeckt, da dann das Umschalten
bei den oben beschriebenen Testsequenzen nicht immer durch
geführt wird. Auch ein Leitungsbruch an der Klemme K1 wird
erkannt, da in den Testsequenzen 1, 3, 5 und 7 der Tabelle
3 mindestens eines der Signale an 01 oder 02 logisch "0"
sein muß. Bei einem Leitungsbruch sind aber R1 und R2 hoch
ohmig, es fließt also kein Strom über die Strecke Vcc-R3-R1-
R2-R4-Masse; beide Ausgänge 01 und 02 sind dann auf logisch
"1", was als unzulässiger Zustand (vgl. Tabelle 2) definiert
ist, wodurch auch dieser Fehler erkannt wird.
Fig. 2 zeigt ein detaillierteres Schaltbild der Schaltungs
anordnung nach der Erfindung, wobei gleiche Bezugszeichen,
wie in Fig. 1, gleiche bzw. funktionell einander entspre
chende Teile bezeichnen.
Der Komparator 1 der Fig. 1, dessen Eingangsanschlüsse
parallel zum Widerstand R3 liegen, hat einen Widerstand
10, der an den Punkt P1 angeschlossen ist. Ein Widerstand
11 ist mit dem anderen Anschluß des Widerstandes 10 und
mit Versorgungsspannung verbunden. Parallel zu dem Widerstand
11 liegt eine Basis-Emitterstrecke eines Transistors 12,
dessen Kollektor mit einer Reihenschaltung aus Widerständen
13 und 14 verbunden ist, wobei der Widerstand 14 mit Masse
verbunden ist. Der gemeinsame Verbindungspunkt der Wider
stände 13 und 14 ist mit der Basis eines weiteren Transistors
15 verbunden, dessen Emitter geerdet und dessen Kollektor
über einen Widerstand 16 mit einer positiven Spannung Ub
von z. B. +5 V verbunden ist und der Logik-Spannung eines
an den Anschluß 01 angeschlossenen Mikroprozessors ent
spricht. Der Widerstand 16 wirkt dabei als sogenannter
Pull-up-Widerstand. Der Ausgang 01 ist schließlich noch
zwischen einem Spannungsteiler aus Widerständen 17 und
18 gelegt. R17 und R18 sind für die Kanalentkopplung der
beiden Microcontroller vorgesehen.
Ist der Widerstand R3 stromlos, d. h. fällt an ihm keine
Spannung ab, so sperrt der Transistor 12, die Basis des
Transistors 15 liegt damit auf Masse und auch der Transistor
15 sperrt, so daß sein Kollektor über den Pull-up-Widerstand
16 auf der Spannung Ub liegt. Der Ausgang 01 führt damit
eine logische "1". Bei ausreichend großem Spannungsabfall
an R3 schaltet der Transistor 12 durch, die Basisspannung
am Transistor 15 steigt damit an, so daß auch dieser durch
schaltet. Der Ausgang 01 geht damit auf logisch "0".
In ähnlicher Weise liegt auch parallel zum Widerstand R4
ein Komparator mit Widerständen 19 und 20 und einem Transis
tor 21, dessen Kollektor über einen Pull-up-Widerstand
22 mit der Spannung Ub verbunden ist. Auch hier liegt der
Ausgang 02, d. h. der Kollektor des Transistors 21, zwischen
einem Spannungsteiler aus den Widerständen 23 und 24. Ist
kein Spannungsabfall am Widerstand R4, so sperrt der Tran
sistor 21 und am Ausgang 02 liegt über dem Pull-up-Widerstand
22 die Spannung +Ub. Bei ausreichend hohem Spannungsabfall
am Widerstand R4 schaltet der Transistor 21 durch und der
Ausgang 02 geht auf logisch "0", d. h. Massepotential.
Die Schalter 3 bis 6 sind hier als Transistorschalter aufge
baut. Die Schalter 3 und 5 bzw. 4 und 6 sind jeweils bau
gleich, weshalb ihre Bauteile mit den gleichen Bezugszeichen
versehen sind, die bei den Schaltern 5 und 6 lediglich
durch einen ' unterschieden sind. Der Schalter 3 hat einen
Transistor 29, dessen Emitter mit Versorgungsspannung Vcc
und dessen Kollektor mit dem Punkt P1 verbunden ist. Die
Basis des Transistors 29 liegt zwischen zwei Widerständen
27 und 28. Der Widerstand 28 ist mit Versorgungsspannung
Vcc verbunden. Der Widerstand 27 ist mit dem Kollektor
eines Transistors 26 verbunden, dessen Emitter auf Masse
liegt. Über einen Widerstand 25 ist die Basis des Transistors
26 mit Masse verbunden. Die Basis des Transistors 26 bzw.
26' ist über einen Basisvorwiderstand 25a mit einem Steuer
eingang 7 bzw. 8 verbunden. Wird an den Steuereingang 7
bzw. 8 eine positive Steuerspannung gelegt, so schaltet
der Transistor 26 bzw. 26' durch. Die Basisspannung des
Transistors 29 wird erniedrigt, so daß dieser ebenfalls
durchschaltet, wodurch der Punkt P1 auf Versorgungsspannung
gelegt wird.
Der Schalter 4 enthält einen Transistor 32, dessen Kollektor
mit dem Punkt P1 und dessen Emitter mit Masse verbunden
ist. Ein Basiswiderstand 31 ist mit Masse verbunden. Weiter
hin ist die Basis des Transistors 32 über einen Widerstand
30 mit dem Steuereingang 7' bzw. 8' verbunden. Wird an
den Steuereingang 7' bzw. 8' eine Steuerspannung gelegt,
so schaltet der Transistor 32 durch und verbindet den Punkt
P1 mit Masse.
In analoger Weise sind die Schalter 5 und 6 mit dem
Steuereingang 8 bzw. 8' an den Punkt P2 angeschlossen.
Die Ansteuerung der Schalter 3 bis 6 erfolgt über inver
tierende Gatter 33, 34 bzw. 33', 34'. Der Eingang des Gatters
33 ist mit einem Steuereingang A für den ersten Kanal verbun
den. Der Ausgang des Gatters 33 ist mit dem Steuereingang 7'
des Schalters 4 und einem Eingang des Gatters 34 verbunden,
dessen Ausgang mit dem Steuereingang 7 verbunden ist. In
analoger Weise sind die Gatter 33' und 34' mit den Steuer
eingängen 8 und 8' der Schalter 5 und 6 verbunden. Der
Eingang des Gatters 33' ist mit einem Steuereingang B verbun
den, an den das Testsignal für den zweiten Kanal angelegt
wird. Die Gatter 33 und 34 bzw. 33' und 34' haben jeweils
Enable-Eingänge, die paarweise mit Eingängen ENAQ bzw.
ENBQ verbunden sind. Für die in Tabelle 3 angegebenen
Testsequenzen ergibt sich folgende Zuordnung der An
steuersignale:
Die Ansteuerung erfolgt durch einen, bzw. beim zweikanaligen
Betrieb durch zwei Mikroprozessoren entsprechend dem Mikro
prozessor µP der Fig. 1. Die Mikroprozessoren überprüfen
dann bei den einzelnen Schaltzuständen Signale an den Aus
gängen 01 und 02 und bewirken bei Feststellung eines Fehlers
die geeigneten Schaltmaßnahmen, wie z. B. das Stillsetzen
einer Maschine.
Claims (8)
1. Schaltungsanordnung zur Überprüfung einer Tri-State-
Erkennungsschaltung, mit
steuerbaren Schaltern (3, 4; 5, 6), die die drei Zustände (logisch "1", logisch "0", hochohmig) am Eingang (P1, P2) der Erkennungsschaltung (1, 2) simulieren,
einem symmetrischen Spannungsteiler, der vier in Reihe liegende Widerstände (R3, R1, R2 und R4) und in seiner Mitte einen Anschluß (K1) aufweist, der die drei Zustände annimmt, wobei ein erster Zweig (R3, R1) des Spannungsteilers zwischen Versorgungsspannung und dem Anschluß (K1) und ein zweiter Zweig (R2, R4) zwischen dem Anschluß (K1) und Masse liegt und der Eingang der Erkennungsschaltung durch die gemeinsamen Verbindungspunkte (P1, P2) der Widerstände der beiden Zweige gebildet ist,
Komparatoren (1, 2), die jeweils auf einen Spannungs abfall an einem der Widerstände (R3, R4) der beiden Zweige ansprechen, wobei der Verbindungspunkt jedes Zweiges mit einem Meßeingang des zugeordneten Komparators (1, 2) und mindestens einer der beiden Verbindungspunkte (P1, P2) mit einem Paar zugeordneter steuerbarer Schalter (3, 4 bzw. 5, 6) verbunden ist, die im aktiven Zustand das Potential an den Widerstän den (R3, R4) unabhängig von dem zu erkennenden Zustand des Anschlusses (K1) auf Versorgungsspannung oder Masse legen.
steuerbaren Schaltern (3, 4; 5, 6), die die drei Zustände (logisch "1", logisch "0", hochohmig) am Eingang (P1, P2) der Erkennungsschaltung (1, 2) simulieren,
einem symmetrischen Spannungsteiler, der vier in Reihe liegende Widerstände (R3, R1, R2 und R4) und in seiner Mitte einen Anschluß (K1) aufweist, der die drei Zustände annimmt, wobei ein erster Zweig (R3, R1) des Spannungsteilers zwischen Versorgungsspannung und dem Anschluß (K1) und ein zweiter Zweig (R2, R4) zwischen dem Anschluß (K1) und Masse liegt und der Eingang der Erkennungsschaltung durch die gemeinsamen Verbindungspunkte (P1, P2) der Widerstände der beiden Zweige gebildet ist,
Komparatoren (1, 2), die jeweils auf einen Spannungs abfall an einem der Widerstände (R3, R4) der beiden Zweige ansprechen, wobei der Verbindungspunkt jedes Zweiges mit einem Meßeingang des zugeordneten Komparators (1, 2) und mindestens einer der beiden Verbindungspunkte (P1, P2) mit einem Paar zugeordneter steuerbarer Schalter (3, 4 bzw. 5, 6) verbunden ist, die im aktiven Zustand das Potential an den Widerstän den (R3, R4) unabhängig von dem zu erkennenden Zustand des Anschlusses (K1) auf Versorgungsspannung oder Masse legen.
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet,
daß die Schaltungsanordnung mit zwei unabhängig
voneinander arbeitenden Kanälen (7, 7'; 8, 8')
ausgestattet ist, wobei beide Verbindungspunkte (P1,
P2) mit einem Paar zugeordneter steuerbarer Schalter
(3, 4 bzw. 5, 6) verbunden sind.
3. Schaltungsanordnung nach einem der Ansprüche 1 oder
2, dadurch gekennzeichnet,
daß die Komparatoren (1, 2) invertierende Komparatoren
sind, so daß ihr Ausgang (01, 02) eine logische "0"
führt, wenn eine Differenzspannung an ihren Eingängen
einen vorgegebenen Schwellwert überschreitet und eine
logische "1" führt, wenn die Differenzspannung an
ihren Eingängen unter dem Schwellwert liegt.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekenn
zeichnet,
daß der Ausgang der Komparatoren (1, 2) jeweils durch
einen Pull-up-Widerstand (16, 22) mit einer Logik
spannung (Ub) verbunden ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis
4, dadurch gekennzeichnet,
daß je ein in Reihe geschaltetes Paar steuerbarer
Schalter (3, 4 bzw. 5, 6) zwischen Versorgungsspannung
und Masse liegt und daß der gemeinsame Verbindungspunkt
jedes Paares der Schalter mit einem Eingang (P1 bzw.
P2) eines zugeordneten Komparators (1, 2) verbunden
ist.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis
5, dadurch gekennzeichnet,
daß der Anschluß (K1) unabhängig von dessen elek
trischem Zustand durch den Spannungsteiler im
störungsfreien Betrieb stets stromdurchflossen ist.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis
6, dadurch gekennzeichnet,
daß mindestens ein Mikroprozessor (µP) fortlaufend
und zyklisch Steuersignale für vorgegebene Sequenzen
von Schaltstellungen der steuerbaren Schalter (3-6)
erzeugt.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekenn
zeichnet,
daß die Steuersequenzen fortlaufend abwechselnd,
jeweils einen der steuerbaren Schalter (3-6) aktivieren
und anschließend alle steuerbaren Schalter (3-6)
deaktivieren, wobei in der letzt genannten Phase der
Zustand des Anschlusses (K1) abgefragt wird, während
bei aktiviertem steuerbarem Schalter (3-6) eine
Eigenprüfung durchgeführt wird.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19831088A DE19831088C2 (de) | 1998-07-10 | 1998-07-10 | Schaltungsanordnung zur Überprüfung einer Tri-State-Erkennungsschaltung |
IT1999MI001472A IT1313223B1 (it) | 1998-07-10 | 1999-07-02 | Disposizione circuitale per controllare un circuito di riconoscimentotri-state. |
FR9908983A FR2781058B1 (fr) | 1998-07-10 | 1999-07-07 | Agencement de circuit pour le controle d'un circuit de reconnaissance ternaire |
US09/351,097 US6418546B1 (en) | 1998-07-10 | 1999-07-09 | Circuit for checking a tristate detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19831088A DE19831088C2 (de) | 1998-07-10 | 1998-07-10 | Schaltungsanordnung zur Überprüfung einer Tri-State-Erkennungsschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19831088A1 DE19831088A1 (de) | 2000-02-24 |
DE19831088C2 true DE19831088C2 (de) | 2001-02-08 |
Family
ID=7873715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19831088A Expired - Lifetime DE19831088C2 (de) | 1998-07-10 | 1998-07-10 | Schaltungsanordnung zur Überprüfung einer Tri-State-Erkennungsschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6418546B1 (de) |
DE (1) | DE19831088C2 (de) |
FR (1) | FR2781058B1 (de) |
IT (1) | IT1313223B1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10039142B4 (de) * | 2000-08-07 | 2006-12-28 | Leuze Lumiflex Gmbh + Co. Kg | Verfahren zur Überwachung eines Zuganges zu einem Gefahrenbereich |
US7098833B2 (en) * | 2004-06-04 | 2006-08-29 | Texas Instruments Incorporated | Tri-value decoder circuit and method |
CN104991184B (zh) * | 2015-07-29 | 2018-05-25 | 英特格灵芯片(天津)有限公司 | 一种芯片片上三态信号检测装置及其检测方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3764995A (en) * | 1971-12-21 | 1973-10-09 | Prd Electronics Inc | Programmable test systems |
DE19736216A1 (de) * | 1996-09-24 | 1998-03-26 | Siemens Ag | Einrichtung zur Diagnose des Zustands eines Tristate-Ausgangs |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432440A (en) * | 1991-11-25 | 1995-07-11 | At&T Global Information Solutions Company | Detection of tri-state logic signals |
US5714892A (en) * | 1996-04-04 | 1998-02-03 | Analog Devices, Inc. | Three state logic input |
JP2861973B2 (ja) * | 1996-10-11 | 1999-02-24 | 日本電気株式会社 | 半導体集積論理回路のテスト回路 |
TW347468B (en) * | 1997-10-28 | 1998-12-11 | Winbond Electronics Corp | Three-step level detector without standby-current |
US6133753A (en) * | 1998-11-25 | 2000-10-17 | Analog Devices, Inc. | Tri-state input detection circuit |
-
1998
- 1998-07-10 DE DE19831088A patent/DE19831088C2/de not_active Expired - Lifetime
-
1999
- 1999-07-02 IT IT1999MI001472A patent/IT1313223B1/it active
- 1999-07-07 FR FR9908983A patent/FR2781058B1/fr not_active Expired - Fee Related
- 1999-07-09 US US09/351,097 patent/US6418546B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3764995A (en) * | 1971-12-21 | 1973-10-09 | Prd Electronics Inc | Programmable test systems |
DE19736216A1 (de) * | 1996-09-24 | 1998-03-26 | Siemens Ag | Einrichtung zur Diagnose des Zustands eines Tristate-Ausgangs |
Also Published As
Publication number | Publication date |
---|---|
FR2781058A1 (fr) | 2000-01-14 |
FR2781058B1 (fr) | 2005-07-15 |
US6418546B1 (en) | 2002-07-09 |
DE19831088A1 (de) | 2000-02-24 |
ITMI991472A1 (it) | 2001-01-02 |
ITMI991472A0 (it) | 1999-07-02 |
IT1313223B1 (it) | 2002-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4005609B4 (de) | Verfahren und Vorrichtung zur Funktionsüberwachung eines elektrischen Verbrauchers | |
DE19936858C1 (de) | Aktoranordnung, insbesondere zur Ansteuerung eines Einspritzventils einer Brennkraftmaschine | |
DE4441070C2 (de) | Sicherheitsschalteranordnung | |
EP0132850B1 (de) | Selbstprüfender Näherungsschalter | |
EP1363306A2 (de) | Sicherheitsschalter, Sicherheitskreis mit Sicherheitsschaltern und Verfahren zum Betrieb eines Sicherheitsschalters | |
DE102013219950A1 (de) | Elektronische Schaltungsanordnung | |
DE19831088C2 (de) | Schaltungsanordnung zur Überprüfung einer Tri-State-Erkennungsschaltung | |
EP0660043B1 (de) | Steuereinrichtung zur Betätigung von Schalteinrichtungen nach einem Zeitprogramm | |
EP0755581B1 (de) | Überspannungsschutzeinrichtung | |
DE2701896C3 (de) | Fehlersuchgerät für elektrische Kreise | |
EP1594021A1 (de) | Schaltungsanordnung sowie Verfahren zum Testen von Relaisschaltkontakten einer digitalen Ausgangsschaltung | |
WO1999027552A1 (de) | Schaltung zur überwachung eines wechselstromschalters | |
EP1538453A1 (de) | Vorrichtung und Verfahren zur Fehlerdiagnose an digitalen Ausgängen einer Steuerbaugruppe | |
EP0332055B1 (de) | Schaltungsanordnung zum Erkennen fehlerhafter Pegelzustände digitaler Signale, die auf eine Busleitung eingespeist werden | |
WO1990008437A2 (de) | Ankopplung eines busteilnehmers | |
EP2887764A2 (de) | Haushaltsgerät und Überwachungsverfahren für ein Haushaltsgerät | |
DE10244534B4 (de) | Schaltungsanordnung sowie Verfahren zur Erkennung von Fehlersituationen in gekoppelten Systemen | |
EP0763877B1 (de) | Kommunikationssystem | |
BE1029028B1 (de) | Manuell rückstellbare Schaltvorrichtung | |
EP0404995B1 (de) | Integrierte Schaltungsanordnung | |
EP3817173B1 (de) | Schutzleiter-überwachungseinrichtung, stromverteilervorrichtung und verfahren zum durchführen eines funktionstests | |
DE2539938A1 (de) | Schaltungsanordnung zur steuerung der einschaltung und zur ueberwachung eines laststromkreises | |
EP0660042B1 (de) | Schaltungsanordnung zur Kopplung von spannungsführenden Leitungen mit einem Mikroprozessor | |
DE2460245A1 (de) | Funktionsueberwachungsanordnung fuer schaltkreise mit im betrieb geringem stromverbrauch, insbesondere fuer komplementaere mos-schaltkreise | |
DE2442185C3 (de) | Schaltung zur Funktionsprüfung einer elektronisch phasengesteuerten Antennenanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LEUZE LUMIFLEX GMBH + CO. KG, 82256 FUERSTENFELDBRUCK |
|
R071 | Expiry of right |